DE2527076A1 - Integriertes schaltungsbauteil - Google Patents

Integriertes schaltungsbauteil

Info

Publication number
DE2527076A1
DE2527076A1 DE19752527076 DE2527076A DE2527076A1 DE 2527076 A1 DE2527076 A1 DE 2527076A1 DE 19752527076 DE19752527076 DE 19752527076 DE 2527076 A DE2527076 A DE 2527076A DE 2527076 A1 DE2527076 A1 DE 2527076A1
Authority
DE
Germany
Prior art keywords
area
substrate
conductivity
pocket
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752527076
Other languages
English (en)
Other versions
DE2527076B2 (de
Inventor
Heshmat Khajezadeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2527076A1 publication Critical patent/DE2527076A1/de
Publication of DE2527076B2 publication Critical patent/DE2527076B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/007Autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

Dipl.-lng. H. Sauerland · Qi\-ing R. König · Dipl.-lng. K. Bergen Patentanwälte · Aoaa Düsseldorf 30 · Cecilienallee 7B · Telefon 432732
16. Juni 1975 29 918 B
RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)
"Integriertes Schaltungsbauteil"
Die Erfindung betrifft integrierte Schaltungsbauteile des monolithischen, grenzschichtisolierten Typs sowie ein Verfahren zur Herstellung derartiger Bauteile. Integrierte Schaltungen dieser Art werden gewöhnlich in Siliziumscheiben hergestellt, die aus einem Substrat relativ hohen spezifischen Widerstandes eines Leitfähigkeitstyps, gewöhnlich p-leitend, und einer Epitaxialschicht relativ hohen spezifischen Widerstands entgegengesetzter Leitfähigkeit, die auf dem Substrat gezüchtet ist, zusammengesetzt sind.
In einer einzigen Halbleiterscheibe werden gewöhnlich mehrere getrennte Schaltungen zur gleichen Zeit hergestellt, wobei diese Schaltungen häufig Bipolartransistoren aufweisen. Diese Transistoren können Kollektorbereiche besitzen, die aus Teilen der Epitaxialschicht selbst gebildet werden, und Basis- sowie Emitterbereiche, die durch Einbringen geeigneter Leitfähigkeitsmodifizierer in die Kollektorbereiche hergestellt sind.
Integrierte Schaltungsbauteile dieser Art umfassen gewöhnlich unter jedem Transistor eine hochleitende Tasche im Substrat nahe der Grenzschicht zwischen dem Substrat
fu 509382/0737
und der Epitaxialschicht, um den Kollektor-Sättigungswiderstand zu reduzieren. Diese hochleitende Tasche ist bisher so angeordnet worden, daß sie unterhalt) eines wesentlichen Teils des Emitterbereichs des Transistors liegt. Um die gewünscht hohe Leitfähigkeit zu erzeugen, ist das Dotierniveau in der Tasche relativ hoch, wodurch die Gefahr von Defekten oder Fehlordnungen im Kristallgitter des Substrats gegeben ist. Diese Defekte können sich bis in die Epitaxialschicht fortsetzen, wenn diese auf dem Substrat gezüchtet wird, und somit die Leistung bzw. das Betriebsverhalten des Transistors verschlechtern.
Es ist bereits vorgeschlagen worden, diesen Nachteil dadurch zu beheben, daß auf den Teil der hochleitenden Tasche verzichtet wird, der direkt unterhalb des Emitters liegt. Wenngleich diese Lösung die durch Kristalldefekte in der Epitaxialschicht hervorgerufenen Schwierigkeiten vermeidet, hat sie doch einige andere Probleme aufgeworfen, die ihre Anwendung bei bestimmten Transistoren, insbesondere solchen, die relativ groß sind und die zur Aufnahme relativ hoher Ströme vorgesehen sind, ungeeignet bzw. unbrauchbar machte Bauteile, bei denen ein Teil der vergrabenen Tasche unter dem Emitter weggelassen ist, zeigen häufig unannehmbar erhöhten Kollektor-Sättigungswiderstand. Auch sind parasitäre pnp-Vorgänge bei p-Basis-Bereichen, n-Epitaxialschichten und p-Substraten beobachtet worden.
Aufgabe der Erfindung ist es, ein Bauteil der eingangs genannten Art vorzuschlagen, das die vorerwähnten Nachteile nicht aufweist. Ausgehend von einem integrierten Schaltungsbauteil, das gemäß dem Oberbegriff des Hauptanspruchs aufgebaut ist, wird diese Aufgabe dadurch gelöst, daß die Dichte an Leitfähigkeitsmodifizierem
509882/0737
in einem nicht unerheblichen Teilbereich desjenigen Teils des Taschenbereichs, der dem Zentralgebiet des Emitterbereichs gegenüberliegt, geringer ist als die Dichte an Leitfähigkeitsmodifizierem in den Teilen des Taschenbereichs, die dem äußeren Umfangsgebiet des Emitterbereichs gegenüberliegen.
Anhand der beigefügten Zeichnung, in der ein Ausführungsbeispiel dargestellt ist, wird die Erfindung nachfolgend näher erläutert. Es zeigen:
Fig. 1 einen teilweisen Querschnitt durch ein Ausführungsbeispiel eines erfindungsgemäßen integrierten Schaltungsbauteils;
Fig. 2 eine teilweise Draufsicht auf eine Substratoberfläche, aus der die anfängliche Form eines Taschenbereichs bei einem Ausführungsbeispiel deutlich wird;
Fig. 3 einen Querschnitt entlang der Linie 3-3 in Fig. 2; und
Fig. 4 einen Querschnitt durch die Taschenbereiche nach Fig. 2 und 3, nachdem eine Epitaxialschicht für das Bauteil gebildet worden ist.
Das erfindungsgemäße Bauteil ist in Fig«, 1 insgesamt mit der Ziffer 10 bezeichnet; in dieser Figur ist ein Teil eines integrierten Schaltungsbauteils gezeigt. Wenngleich die Darstellung nur einen Transistor enthält, ist es für den Fachmann selbstverständlich, daß das Bauteil 10 viele Transistoren sowie auch andere Komponenten, wie Widerstände und Kondensatoren, aufweisen kann.
509882/0737
Das Bauteil 10 ist ein monolithisches, integriertes Schaltungsbauteil des grenzflächenisolierten Typs. Es enthält ein Substrat 12 eines Leitfähigkeitstyps, im vorliegenden Beispiel p-leitend. Auf dem Substrat 12 befindet sich ein schichtförmiger Körper 14 aus Halbleitermaterial mit gegenüber dem Substrat entgegengesetzter Leitfähigkeit. Mit dem Ausdruck "entgegengesetzter Leitfähigkeit" ist gemeint, daß der schichtförmige Körper 14 in seiner ursprünglichen Form bei diesem Beispiel η-leitend ist» Der Körper 14 kann epitaktisch auf der Oberfläche eines geeignet vorbereiteten Substrats 12 gebildet werden.
Der Schichtkörper 14 enthält einen Bipolartransistor, der an die obere, ebene Fläche 16 der Schicht angrenzt. Der Transistor besteht aus einem Basisbereich 18, im vorliegenden Beispiel p-leitend, der im Schichtkörper 14 an dessen Oberfläche grenzt. Im Basisbereich 18 ist ein Emitterbereich 20 vorgesehen, der beim dargestellten Ausführungsbeispiel relativ hoch n-(n+)-leitend ist, und der, obwohl dies durch eine Draufsicht nicht näher dargestellt ist, eine bestimmte Fläche und Form in der Ebene der Oberfläche 16 einnimmt. Wenn das Bauteil zum Betrieb bei relativ hoher Leistung vorgesehen ist, wird der Emitterbereich 20 normalerweise verlängert, so daß sein Umfang/Flächenverhältnis relativ hoch ist. Diese Überlegungen sind grundsätzlich bekannt.
Ein Kollektor-Kontaktdiffusionsbereich 22 dient der Herstellung Ohm1sehen Kontakts mit dem Material des Schichtkörpers 14, das bei diesem Ausführungsbeispiel den Kollektor des Bipolartransistors bildet. Außerdem befinden sich im Schichtkörper 14 p+-leitende Isolier-
509882/0737
_ 5 —
Diffusionsbereiche 24, die sich durch den Schichtkörper 14 von dessen Oberfläche 16 aus bis zum Substrat 12 erstrecken und dadurch den Transistor gegenüber anderen Komponenten des Bauteils isolieren.
Auf der Oberfläche 16 des Körpers 14 ist ein konventioneller, passivierender und isolierender Überzug 26, beispielsweise aus thermischem Siliziumdioxid, vorgesehen. Auf der Isolierschicht 26 befindet sich ein Emitteranschluß 28, von dem sich ein Teil 30 durch eine Öffnung 32 der Schicht 26 bis zum Kontakt mit dem Emitterbereich 20 erstreckt. Ein Basiskontakt 34 erstreckt sich durch eine Öffnung 36 in der Isolierschicht 26, so daß Verbindung mit dem Basisbereich hergestellt werden kann. Außerdem ist ein Kontakt 38 auf der Isolierschicht 26 vorgesehen, der sich mit einem Teil 40 durch eine Öffnung 42 in der Isolierschicht 26 erstreckt und damit Kontakt mit dem Bereich 22 schafft.
Bei den meisten integrierten Schaltungsbauteilen der vorliegenden Art ist im Substrat gegenüber dem Gebiet des Emitterbereichs ein vergrabener, taschenartiger Bereich des einen Leitfähigkeitstyps, d.h. im vorliegenden Fall η-leitend, vorgesehen, der sich unterhalb dieses Emitterbereichs erstreckt. Der eingeschlossene, vergrabene Taschenbereich dient der Reduzierung des Kollektor-Sättigungswiderstandes des Transistors. Er wirkt wie ein niedriger Widerstand parallel mit anderem Material des Kollektors mit niedriger Dotierkonzentration und dient somit dazu, den Gesamtwiderstand des Kollektors zu erniedrigen. Auch im Bauteil 10 befindet sich ein vergrabener n+-Bereich, der im vorliegenden Beispiel mit der Bezugsziffer 44 bezeichnet ist. Die besondere Ausbildung dieser vergrabenen Tasche 44
509882/0737
stellt den erfindungsgemäßen Unterschied gegenüber dem Stand der Technik dar.
Wie die nachfolgende Beschreibung der Erfindung zeigt, besitzt der Bereich bzw. die vergrabene Tasche einen besonderen Aufbau. Bei diesem erfindungsgemäßen Aufbau ist die Dichte der Leitfahigkeitsmodifizierer in einem nicht unbeträchtlichen Teil desjenigen Taschenbereichs, der direkt gegenüber dem Zentralgebiet bzw. der Zentralfläche des Emitterbereichs liegt, geringer als die Dichte der Leitfahigkeitsmodifizierer in den Teilbereichen der Tasche, die dem äußeren Randgebiet bzw. der äußeren Randfläche des Emitterbereichs gegenüberliegen, und als in den Teilen, die unterhalb der Peripherie des Emitterbereichs liegen. Das bedeutet mit anderen Worten, daß es einen Teil der Tasche 44, in der Zeichnung mit 46 bezeichnet, gibt, der weniger stark dotiert ist als der Rest der vergrabenen Tasche 44. Der weniger stark dotierte Taschenbereich 46 liegt vollkommen innerhalb einer durch die zwei gestrichelten Linien 48 in Fig. 1 begrenzten Zone, die nach oben projiziert, den Emitterbereich 20 schneiden und zwischen sich ein Zentralgebiet des Emitterbereichs 20 einschließen,, Rechts und links von dem durch die gestrichelten Linien 48 in Fig. 1 definierten bzw. begrenzten Gebiet ist der Aufbau identisch mit den bekannten Anordnungen. Zwischen den gestrichelten Linien 48, wo die Dotierstoffkonzentration in der Tasche 44 geringer ist, gibt es weniger Versetzungen, die sich während des Wachsprozesses nach oben in die Epitaxialschicht ausbreiten können; dadurch wird die Ausbeute verbessert.
Das erfindungsgemäße Verfahren wird unter Bezugnahme auf die Fig. 2 bis 4 beschrieben. Dabei werden nur
509 8 82/0737
die für das Verfahren essentiellen Schritte und Merkmale erläutert, während konventionelle Maßnahmen, wie "beispielsweise Reinigen und Polieren, nicht besonders erwähnt werden.
Im vorliegenden Beispiel wird von einem p-leitenden, polierten Substrat 12 mit einem spezifischen Widerstand zwischen ungefähr 5 und ungefähr 10 Ohm-cm ausgegangen. Mittels konventioneller Maskentechnik und fotolithographischen Verfahren wird in das Substrat 12 ein Bereich 44s relativ hoher η-Leitung, in den Fig. 2 und durch die Beschriftung n++ verdeutlicht, hergestellt.
Die Taschendiffusion kann durch bekannte Niederschlagsund nachfolgende Einlagerungstechniken (Eintreiben) durchgeführt werden. Für das Niederschlagen nach Anbringen der entsprechend geeigneten Maske auf der Oberfläche des Substrats 12 werden die maskierten Substrate oder Scheibchen in einen Zweizonen-Ofen gegeben, in dem sie auf eine Temperatur von ungefähr 1200 C erhitzt werden. In einer kälteren Zone des Ofens wird eine Quelle für Donator-Fremdstoffe, z.B. eine Antimonquelle, wie Antimontrioxid, SbpO-,, auf eine Temperatur von ungefähr 6000C erwärmt. Das Niederschlagen wird vorzugsweise für eine Zeitdauer von ungefähr 2 Stunden durchgeführt, um den Bereich 44s herzustellen, der somit eine niedergeschlagene Diffusionsquelle von Antimon an der Oberfläche des Substrats 12 enthält.
Die Form des niedergeschlagenen Quellenbereichs 44s für die Taschendiffusion entspricht der in Fig. 2 dargestellten, wenn ein länglicher Emitter zur Anwendung kommt. Die Quelle 44s ist mit einem länglichen Schlitz 50 versehen, d.h. einem nicht diffundierten Bereich,
509882/0737
der einem nicht unerheblichen Teil des Gebiets unterliegt, über dem der Emitter schließlich angeordnet wird. Bei einem AusfUhrungsbeispiel des erfindungsgemäßen Verfahrens war für den Emitter eine Breite von 0,025 mm vorgesehen. Der Schlitz 50 war so gestaltet, daß er eine Anfangsbreite von ungefähr 60% der Breite des Emitters, in diesem Beispiel 0,015 mm besaß. Es hat sich herausgestellt, daß die Zone 46 der vergrabenen Tasche 44 nicht unter dem gesamten Emitter liegen muß, jedoch unter mindestens ungefähr 60% des Emittergebiets liegen sollte, um gewünscht wirkungsvoll zu sein.
Die erfindungsgemäße Gestaltung der Tasche 44 wird hier dadurch erreicht, daß die Quelle 44s vor und während des Aufwachsens bzw. Züchtens des Schichtkörpers 14 eingelagert bzw. eingetrieben wird. Vor dem Herstellen der Schicht 14 wird das Substrat 12 vorzugsweise auf eine Temperatur von ungefähr 12000C in oxydierender Atmosphäre für eine Zeitdauer von ungefähr 2 bis ungefähr 5 Stunden erhitzt. Dies führt zur Diffusion von Donatoren von dem Quellenbereich 44s aus in das Substrat 12, einschließlich eines nicht unerheblichen Betrags an Seitendiffusion. Bei einem Beispiel wurde das Einlagern während vier Stunden durchgeführt, was zu einem spezifischen Flächenwiderstand von ungefähr 12 bis ungefähr 14 Ohm/Quadrat und einer Grenzschichttiefe von ungefähr 0,8 bis ungefähr 10 Mikrometer führte.
Als nächster Verfahrensschritt muß der Schichtkörper 14 gezüchtet bzw. aufgewachsen werden, was in herkömmlicher Art geschieht, z.B. durch thermische Zersetzung von Siliziumtetrachlorid (SiClO. Das Ergebnis dieses Verfahrensschrittes ist in Fig. 4 dargestellt, die auch zeigt, daß die vergrabene Tasche sich etwas in den Körper 14
509882/0737
erstreckt. Dies resultiert aus einer Diffusion von Leitfähigkeitsmodifizierern in den Körper 14 während dessen Herstellung. Die Diffusionsbedingungen werden jedoch so gewählt, daß die Seitendiffusion in den Schlitz 50 nicht stark genug ist, um den Schlitz völlig zu schließen, wie dies in Fig. 4 dargestellt ist. Dies geschieht, um zu ermöglichen, daß der Schlitz 50 durch Seitendiffusion während weiterer Behandlung geschlossen wird, z.B. während der Diffusion der Isolierbereiche 24 sowie der anderen Bereiche des Bauteils 10. Die Verteilung der Leitfähigkeitsmodifizierer, die durch Seitendiffusion hervorgerufen wird, ist derart, daß ihre Dichte im Bereich bzw., Teil 46 der Tasche 44 als eine Funktion des Äbstands parallel zur Oberfläche des Bauteils von der äußeren Umfangsflache des Emitterbereichs zu seinem Zentrum hin abnimmt.
Von diesem Herstellungsstadium an läuft das Verfahren vollkommen herkömmlich ab. Als nächstes werden die Isolier-Diffusionsbereiche 24 hergestellt, wonach eine sogenannte B- und R-D±ffusion durchgeführt wird, um sowohl den Basisbereich 18 als auch irgendwelche Widerstände, die im Bauteil 10 erforderlich sind, zu bilden. Schließlich wird eine Diffusion durchgeführt, um den Emitterbereich 20 und den Kollektor-Kontaktbereich 22 sowie andere ähnliche Bereiche herzustellen, wonach herkömmliche Behandlungen vorgenommen werden, um den Oxidüberzug und die die Leiter 28, 34 und 38 ergebende Metallisierung zu erreichen. Während dieser letzteren Behandlung findet wieder weitere Diffusion in der Tasche 44 statt, die schließlich zu der in Fig. 1 dargestellten Konfiguration führt.
Obgleich die Herstellung der vergrabenen Tasche 44 im Rahmen dieser Anmeldung unter Anwendung von Diffusions-
509882/0737
Behandlungen und unter Einbeziehung der Seitendiffusion als hauptsächliches Mittel zum Erreichen der gewünscht niedrigeren Dotierstoffkonzentration im Bereich 46 beschrieben wurde, ist es selbstverständlich, daß auch andere Maßnahmen im Rahmen der Erfindung zur Anwendung kommen können, solange sie zur Herstellung eines Bereichs führen, in dem die Dichte an Leitfähigkeitsmodifizierern in der vergrabenen Tasche in dem Gebiet, das dem Zentralgebiet des Emitterbereichs am nächsten liegt, geringer ist. So kann beispielsweise eine Zone niedrigerer Dotierstoffkonzentration im Substrat 12 durch herkömmliche Ionenimplantation erreicht werden anstatt durch Seitendiffusion.
Der sich ergebende Aufbau stellt ein integriertes Schaltungsbauteil dar, das mit erheblich besserer Ausbeute hergestellt werden kann, als dies bisher möglich war. Das Hauptproblem hoher Leckströme bei bisher bekannten Bauteilen ist auf lokalisierte Durchschläge zwischen den Emitter-Basis- und Basis-Kollektor-Ubergangen zurückgeführt worden, und dieses Durchschlagen wird in der Tat durch Versetzungen hervorgerufen, die sich als Folge der hohen Dotierung der vergrabenen n+-Schicht der bekannten Bauteile ergibt. Die Reduzierung der Dotierstoff-Konzentration im Bereich 46 der vergrabenen Tasche 44 hat zu einer erheblichen Abnahme dieser Versetzungen geführt. Die Tatsache, daß beim erfindungsgemäßen Bauteil die n+-Tasche jedoch unter dem gesamten Emitter vorhanden ist, bedeutet, daß nennenswerte parasitäre pnp-Tätigkeit nicht eintritt.
509882/0737

Claims (7)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
    Patentansprüche;
    Integriertes Schaltungsbauteil, bestehend aus einem Substrat eines Leitfähigkeitstyps, einem schichtförmigen Körper aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps auf dem Substrat sowie aus einen Bipolartransistor definierenden Bereichen im Schichtkörper, nämlich einem Basisbereich des genannten einen Leitfähigkeitstyps in dem Schichtkörper und einem Emitterbereich entgegengesetzter Leitfähigkeit in dem Basisbereich, die eine vorbestimmte Fläche in der Ebene der Oberfläche einnehmen, und einem Taschenbereich der erstgenannten Leitfähigkeit im Substrat, der der Gesamtfläche des Emitterbereichs gegenüberliegt und sich darunter erstreckt, dadurch gekennzeichnet, daß die Dichte an Leitfähigkeitsmodifizierern in einem nicht unerheblichen Teilbereich desjenigen Teils (46) des Taschenbereichs (44), der dem Zentralgebiet des Emitterbereichs (20) gegenüberliegt, geringer ist als die Dichte an Leitfähigkeitsmodifizierern in den Teilen des Taschenbereichs (44), die dem äußeren Umfangsgebiet des Emitterbereichs (20) gegenüberliegen.
  2. 2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Dichte der Leitfähigkeitsmodifizierer in dem der Zentralfläche bzw. dem Zentralgebiet des Emitterbereichs (20) gegenüberliegenden Teilbereich (46) des Taschenbereichs (44) als eine Funktion der Entfernung parallel zur Ober-
    509882/0737
    fläche (16) von der Außenfläche bzw. dem Außengebiet des Emitterbereichs (20) zu dessen Zentrum hin abnimmt.
  3. 3. Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der erstgenannte Leitfähigkeitstyp ein p-Typ ist.
  4. 4. Integriertes Schaltungsbauteil, bestehend aus einem Halbleitersubstrat eines Leitfähigkeitstyps, einer Epitaxialschicht aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps auf dem Substrat, in der Epitaxialschicht vorgesehenen Abschnitten, die einen Emitter-, Basis- und Kollektorbereiche umfassenden Bipolartransistor definieren, sowie einem Taschenbereich des genannten entgegengesetzten Leitfähigkeitstyps benachbart bzw. an oder in der Grenzschicht zwischen dem Substrat und der Epitaxialschicht, dadurch g e k e· η η ζ e i c h η e t , daß ein Teil des Taschenbereichsunterhalb des Emitterbereichs verläuft, wobei d±e Dichte an Leitfähigkeitsmodifizierern in diesem Teil des Taschenbereichs von einem relativ hohen Wert unterhalb der Außengebiete oder -flächen des Emitterbereichs auf einen relativ niedrigen Wert unterhalb des Zentralgebiets des Emitterbereichs abfällt.
  5. 5. Bauteil nach Anspruch 4, dadurch gekennzeichnet, daß das Halbleitermaterial monokristallines Silizium ist.
  6. 6. Verfahren zum Herstellen eines vorzugsweise grenzschichtisolierten, integrierten Schaltungsbauteils, das aus einem Substrat aus Halbleitermaterial eines Leitfähigkeitstyps, einem Halbleiterkörper des entgegen-
    509882/0737
    gesetzten Leitfähigkeitstyps mit einer planaren Oberfläche auf dem Substrat, einem in dem Körper angeordneten Bipolartransistor mit einem an der genannten Oberfläche über eine vorbestimmte Fläche vorbestimmter Form anliegenden Emitterbereich, und aus einer relativ hochleitenden Tasche des entgegengesetzten Leitfähigkeitstyps nahe bzw. an der Grenzschicht zwischen dem Substrat und dem Körper besteht, wobei zumindest ein Teil der Tasche der Gesamtfläche bzw. dem Gesamtgebiet des Emitters gegenüberliegt, dadurch gekennzeich net , daß ein Teil der Tasche relativ hoher Leitfähigkeit durch Einführen von Leitfähigkeitsmodifizierem des genannten entgegengesetzten Leitfähigkeitstyps in das Substrat in solch einer Form gebildet wird, daß'ein Teilbereich, über dem später ein nicht unerheblicher Teil des Emitterbereichs liegt, während dieses Herstellungsschritts keine Modifizierer empfängt, und daß vor oder nach dem erwähnten Behandlungsschritt Leitfähigkeitsmodifizierer in den genannten Teilbereich eingeführt werden, um einen anderen Teil der Tasche zu bilden, der relativ niedrigere Leitfähigkeit besitzt.
  7. 7. Verfahren'zum Herstellen eines Halbleiterbauteils gemäß einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß benachbart zur oder an einer Oberfläche eines Halbleitersubstrats eines Leitfähigkeitstyps ein Bereich gebildet wird, der Leitfähigkeitsmodifizierer des entgegengesetzten Typs enthält, und dieser Bereich in der Ebene der Oberfläche eine solche Konfiguration hat, daß ein Teil des Substrats an bzw. nahe der Oberfläche und innerhalb der durch diesen Bereich gebildeten Grenzen zunächst frei von Leitfähigkeitsmodifizierem des genannten entgegengesetzten Typs gehalten wird, daß auf
    509882/0737
    ■Χ"
    - 14 -
    der Oberfläche über dem Bereich ein Halbleiterkörper des genannten entgegengesetzten Leitfähigkeitstyps hergestellt und im Körper Gebiete gebildet werden, die einen einen Basisbereich in dem Schichtkörper und einen Emitterbereich in dem Basisbereich aufweisenden Bipolartransistor definieren, wobei der Emitterbereich gegenüberliegend zu dem genannten Teil des Substrats angeordnet und das Substrat auf eine vorbestimmte Temperatur erwärmt wird, die hoch genug ist, um zur Diffusion von Leitfähigkeitsmodifizierern während eines oder beider den genannten Schichtkörper und die den Transistor definierenden Bereiche herstellenden Verfahrensschritte zu führen, wobei die Dauer dieser Wärmebehandlung lang genug gewählt wird, um den genannten Teil des Substrats benachbart zur Oberfläche völlig in Material des genannten entgegengesetzten Leitfähigkeitstyps zu verwandeln.
    509882/07 37
DE2527076A 1974-06-21 1975-06-18 Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung Withdrawn DE2527076B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US481747A US3916431A (en) 1974-06-21 1974-06-21 Bipolar integrated circuit transistor with lightly doped subcollector core

Publications (2)

Publication Number Publication Date
DE2527076A1 true DE2527076A1 (de) 1976-01-08
DE2527076B2 DE2527076B2 (de) 1979-08-30

Family

ID=23913224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2527076A Withdrawn DE2527076B2 (de) 1974-06-21 1975-06-18 Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (10)

Country Link
US (1) US3916431A (de)
JP (1) JPS5113585A (de)
BE (1) BE830336A (de)
CA (1) CA1018676A (de)
DE (1) DE2527076B2 (de)
FR (1) FR2275883A1 (de)
GB (1) GB1476555A (de)
IT (1) IT1038765B (de)
NL (1) NL7507394A (de)
SE (1) SE406990B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128777A (en) * 1974-09-04 1976-03-11 Hitachi Ltd Kisei pnpn sairisutanohatsuseioboshishita shusekikairosochi no seizohoho
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
US4079408A (en) * 1975-12-31 1978-03-14 International Business Machines Corporation Semiconductor structure with annular collector/subcollector region
US4388634A (en) * 1980-12-04 1983-06-14 Rca Corporation Transistor with improved second breakdown capability
US4571275A (en) * 1983-12-19 1986-02-18 International Business Machines Corporation Method for minimizing autodoping during epitaxial deposition utilizing a graded pattern subcollector
US5311054A (en) * 1991-03-25 1994-05-10 Harris Corporation Graded collector for inductive loads
JP2006186225A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482111A (en) * 1966-03-04 1969-12-02 Ncr Co High speed logical circuit
US3510736A (en) * 1967-11-17 1970-05-05 Rca Corp Integrated circuit planar transistor
NL161923C (nl) * 1969-04-18 1980-03-17 Philips Nv Halfgeleiderinrichting.
US3590345A (en) * 1969-06-25 1971-06-29 Westinghouse Electric Corp Double wall pn junction isolation for monolithic integrated circuit components

Also Published As

Publication number Publication date
GB1476555A (en) 1977-06-16
DE2527076B2 (de) 1979-08-30
FR2275883A1 (fr) 1976-01-16
AU8215675A (en) 1976-12-23
US3916431A (en) 1975-10-28
BE830336A (fr) 1975-10-16
CA1018676A (en) 1977-10-04
SE7506734L (sv) 1975-12-22
NL7507394A (nl) 1975-12-23
JPS5113585A (de) 1976-02-03
SE406990B (sv) 1979-03-05
IT1038765B (it) 1979-11-30

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE3022122C2 (de)
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2940975T1 (de)
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2627922A1 (de) Halbleiterbauteil
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
BHN Withdrawal