DE2101278A1 - Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2101278A1
DE2101278A1 DE19712101278 DE2101278A DE2101278A1 DE 2101278 A1 DE2101278 A1 DE 2101278A1 DE 19712101278 DE19712101278 DE 19712101278 DE 2101278 A DE2101278 A DE 2101278A DE 2101278 A1 DE2101278 A1 DE 2101278A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
zone
decoupling capacitance
channel
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712101278
Other languages
English (en)
Other versions
DE2101278C2 (de
Inventor
Charles Yu Cheng Putnam Valley Dhaka Vir Abhimanyu Krolikowski Walter Frank Hopewell Junction N Y Chen (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2101278A1 publication Critical patent/DE2101278A1/de
Application granted granted Critical
Publication of DE2101278C2 publication Critical patent/DE2101278C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H01L27/0794—Combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, den 4. Januar 1971 gg-schu
Anmelderin:
International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: Docket FI 969 070
Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit integrierter, parallelgeschalteter, der StörSpannungsunterdrückung dienender Serienschaltung eines Dämpfungswiderstandes und einer Entkopplungskapazität.
Bei vielen integrierten Halbleiteranordnungen wird auf einem N -Substrat eine P -Epitaxieschicht aufgewachsen, wobei die Epitaxieschicht selbst als Dämpfungswiderstand dient, der in Serie zu einer Entkopplungskapazität liegt. Bei Schaltvorgängen in der Halbleiteranordnung werden in Folge der vorhandenen Induktanzen Störspannungen erzeugt. Eine Serienschaltung aus Dämpfungswiderstand und Entkopplungskapazität ist geeignet, diese Störspannungen zu unterdrücken, wenn diese Serienschaltung parallel zur Halbleiteranordnung geschaltet ist. Der Wert des Dämpfungswiderstandes ist von Wichtigkeit, da er für die bewirkte Dämpfung maßgeblich ist.
Bei Halbleiteranordnungen, bei denen derartige Maßnahmen vorgesehen werden müssen, hat es sich gezeigt, daß es außerordentlich
109832/1519
schwierig ist, die aufzuwachsende P -Epitaxieschicht hinsichtlich ihrer Dicke und ihres spezifischen Widerstandes so exakt festzulegen, daß die erforderlichen elektrischen Eigenschaften erreicht werden.
Zur Lösung dieses Problems ist bereits vorgeschlagen worden, den Schichtwiderstand der P -dotierten Seite einer Entkopplungskapazität als Dämpfungswiderstand zu verwenden. In diesem Fall wirkt die P -Epitaxieschicht nicht mehr als Serienwiderstand. Ein derariter Aufbau weist jedoch mehrere Nachteile auf. Zunächst ist es schwierig, den Wert des Dämpfungswiderstandes festzulegen. Außerdem ist die zwischen den einzelnen Anordnungen auftretende kapazetive Kopplung zu groß, um Anordnungen hoher Schaltgeschwindigkeit zu erhalten. Schließlich ist es bei bekannten Anordnungen erforderlich, daß die unterhalb den in der Oberfläche der integrierten Anordnung gebildeten Transistoren und Widerständen liegende Entkopplungskapazität sehr großflächig ist und daß die Energiezufuhr von der Rückseite des Substrats aus erfolgen muß.
Es ist die der Erfindung zugrunde liegende Aufgabe, bei einer mehrschichtigen, integrierten Halbleiteranordnung eine die die Störspannungsunterdrückung bewirkende Serienschaltung eines Dämpfungswiderstandes und einer Entkopplungskapazität vorzusehen, die die genannten Nachteile der bekannten Anordnungen nicht aufweist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die integrierte Halbleiteranordnung eine in einem Halbleitersubstrat liegende, als Entkopplungskapazität verwendete P -Zone, eine auf der Substratoberfläche aufgewachsene erste Epitaxieschicht, eine auf der ersten aufgewachsene zweite N -Epitaxieschicht und einen beide Epitaxieschichten durchquerenden, als Dämpfungswiderstand verwendeten und bis in die Entkopplungskapazitatszone reichenden P+-Kanal enthält und daß in der zweiten Epitaxieschicht, die die
Docket Π 969 070 109832/1519
Halbleiteranordnung vervollständigenden Halbleiterelemente angeordnet sind.
Die erste Epitaxieschicht ist vorteilhafterweise vom N~- oder P -Leitfähi^keitstyp. Es kann sich auch um eine Intrinsic-Schicht handeln.
Vorteilhafte Ausführungsbeispiele bestehen darin, daß zusätzliche, die Halbleiterelemente isolierende P -Isolationskanäle durch beide Epitaxieschichten getrieben sind und mit der als Entkopplungskapazität verwendeten P -Zone in Verbindung stehen. Weiterhin können zusätzliche, der Stromverteilung dienende N -Kanäle vom W Substrat ausgehend beide Epitaxieschichten durchqueren.
Ein vorteilhaftes Verfahren zur Herstellung der integrierten Halbleiteranordnung besteht darin, daß in das Substrat die die Entkopplungskapazität bildende P -Zone eingebracht wird, daß auf das Substrat die erste Epitaxieschicht aufgewachsen wird, in die die P -Zone ausdiffundiert, daß in die erste Epitaxieschicht ein einen Teil des Dämpfungswiderstandes bildender P -Kanal eingebracht wird, daß auf die erste die zweite Epitxieschicht aufgewachsen wird, in die der P -Kanal ausdiffundiert, daß in die zweite Epitaxieschicht ein den P -Kanal bis zur Oberfläche fortsetzender P -Kanal eingebracht wird, und daß in der zweiten Epitaxie- Mk schicht die die Halbleiterelemente bildenden Halbleiterzonen eingebracht werden.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens besteht darin, daß jeweils gleichzeitig mit den den Dämpfungswiderstand bildenden P -Kani
gebracht werden.
bildenden P -Kanälen entsprechend dotierte P -Isolationszonen ein-
Insbesondere ist es von Vorteil, daß die den Dämpfungswiderstand bildenden P+-Kanäle und die die Entkopplungskapazität bildende P -Zone durch Diffusionen hergestellt werden.
Docket FI 969 070 10 9 8 3 2/1519
Ein wesentlicher Vorteil der Erfindung liegt darin, daß nicht eine ganze Schicht, sondern daß ein beispielsweise durch Diffusion herstellbarer P -Kanal als Dämpfungswiderstand verwendet wird, dessen Eigenschaften sich leicht bestimmen und einhalten lassen.
Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels. Dabei zeigen die Figuren 1-7 ein Ausführungsbeispiel einer erfindungsgemäßen integrierten Halbleiteranordnung in einzelnen, aufeinanderfolgenden Verfahrensschritten.
Der Herstellungsprozeß beginnt in Schritt eins mit der Vorbereitung eines N -dotierten Siliciumsubstrat 11 mit einem typischen, spezifischen Widerstand von 0,01 Ohm-cm. Die Dicke und der spezifische Widerstand stellen unkritische Größen dar. Der spezifische Widerstand sollte jedoch um oder unter 0,01 0hm-cm betragen.
Im Schritt zwei ist auf der Oberfläche des Substrats 11 eine Maske 12 aufgebracht, die aus Siliciumdioxyd besteht und etwa eine Dicke von 50OO R aufweist. Es wird zunächst eine P -Bordiffusion in das N -Substrat durchgeführt. Dabei entsteht ein Übergang mit einer Ausdehnung von etwa 2,5 χ 2,5 mm, der die Entkopplungskapazität 13 bildet. Die Diffusion erfolgt bei hoher
Temperatur (1100 0C) in einer die Bor-Störstellen enthaltenden
19 Gasatmosphäre mit einer Oberflächenkonzentration von 10 Atomen/cm und mit einer Tiefe von 1 . Anstelle von Bor könnte auch Indium oder Gallium verwendet werden, wobei unterschiedliches Maskenmaterial zu verwenden wäre. Nach Bildung der P+-Zone wird die Maske 12 erneuert und erhält eine Maskenöffnung im Bereich des einzudiffundierenden N -Kanals 14. Es erfolgt eine Diffusion von Phosphor bei lOOO C aus einer POCI.,-Atmosphäre, wobei eine Störstellenkonzentration von
20 3
10 Atomen/cm erreicht wird. Anstelle von Phosphor kann als Dotierungsmaterial beispielsweise auch Arsen verwendet werden.
1 0 f " ι ? I 1 ζ 1 9
Docket 969 070 J - / ι ο I a
Der N -Kanal 14 beeinflußt die Stromverteilung an der Unterseite des Substrats 11. Die Diffusionstiefe des Kanals 14 beträgt mehrere Mikron.
Im Schritt drei wird die Maske 12 vollständig entfernt. Anschließend wird eine Intrinsic-Epitaxieschicht oder eine nur schwach N - oder P -dotierte Epitaxieschicht mit hohem spezifischen Widerstand auf dem Substrat 11 aufgewachsen. An diese Stelle wird der wesentlichste Vorteil gegenüber bekannten Halbleiteranordnungen erzielt. Bei bekannten Anordnungen wird diese ganze Epitaxieschicht 15 als Dämpfungswiderstand verwendet. Das bedeutet, daß die kritischen Toleranzen der Dicke und mk des spezifischen Widerstandes der Schicht genau eingehalten werden müssen. Selbstverständlich muß es sich dabei um eine P~-dotierte Schicht handeln. Bei der erfindungsgemäßen Halbleiteranordnung dagegen, wird diese Epitaxieschicht 15 nicht als Dämpfungswiderstand verwendet und sie muß nicht notwendigerweise" P -dotiert sein. Außerdem kann es sich um eine Intrinsic-Epitäxieschicht handeln, obgleich auch eine schwache P - oder N -Dotierung vorhanden sein kann. Beim betrachteten Ausführungsbeispiel wird die Intrinsic-Epitaxieschicht 15 durch Reduktion von SiH. bei 1150 C aufgewachsen. Die Dicke der Epitaxieschicht beträgt etwa 6 Mikron. Diese Dicke ist außerordentlich unkritisch, wenn für einen ausreichend hohen spezifischen J& Widerstand und für eine ausreichende Dicke gesorgt wird, um ^
die kapazitive Kopplung zwischen den aktiven Elementen und der Entkopplungskapazität zu reduzieren. Im allgemeinen kann die Dicke zwischen 5 und 7 Mikron betragen. Der spezifische Widerstand kann im Bereich von 1 - 100 Ohm-cm liegen, minimale spezifische Widerstände von 10-15 Ohm-cm sind vorzuziehen. Beim betrachteten Ausführungsbeispiel beträgt der spezifische Widerstand 10 Ohm-cm.
Wie durch die gestrichelten Linien unmittelbar am Anschluß der diffundierten P -Zone 13 angedeutet, erfolgt eine Ausdiffusion der P+-Phosphorzone 13 in die aus Silicium bestehende Epitaxie-
1 0 9 P 3 2 / 1 5 1 9 Docket FI 969 0 70
schicht 15. Diese Ausdiffusion ist von wesentlicher Bedeutung für den Gegenstand der Erfindung. Es ist wichtig, daß diese Ausdiffusion in den nachfolgenden Prozeßschritten nicht über den Bereich der Intrinsic-Epitaxieschicht 15 hinaus erfolgt. Beim betrachteten Ausführungsbeispiel erstreckt sich die Ausdiffusion etwa 2 bis 3 Mikron in die Epitaxieschicht 15 hinein.
Wie aus Schritt vier zu ersehen ist, wird in die Epitaxieschicht 15 ein N -Kanal 16 eindiffundiert, der die Stromverteilung beeinflußt. Als Dotierungsmaterial dient beispielsweise Phosphor.
20 3 Die erzielte Konzentration beträgt 10 Atome/cm . Die Diffusion erfolgt bei 1000 0C. Selbstverständlich muß auch bei dieser Diffusion zunächst eine geeignete Maske aufgebracht werden.
Im Schritt vier erfolgt auch nach geeigneter Maskierung die Diffusion des N -Subkollektors 17. Als Dotierungsmaterial dient
21 3
Arsen. Die Konzentration beträgt 10 Atome/cm . Die Diffusionstemperatur beträgt 1100 0C.
An dieser Stelle muß auf ein weiteres, wesentliches, erfindungsgemäßes Merkmal eingegangen werden. Dieses Merkmal besteht darin, daß ein P -Kanal 18 gebildet wird, der den Dämpfungswiderstand bildet und mit der die Entkopplungskapazität bildenden P -Zone 13 zusammenwirkt. Dieser Kanal weist eine Störstellenkonzentration auf, die wesentlich höher ist als die der sie umgebenden
18 19 3
Epitaxieschicht 15 und beispielsweise 10 - 10 Atome/cm beträgt. Die absolute Höhe dieser Störstellenkonzentration ist unkritisch. Beim betrachteten Ausführungsbeispiel wird der Kanal 18 durch Diffusion von Bor bei etwa 1050 0C gebildet. Gleichzeitig mit der Diffusion des Dämpfungswiderstandes werden die Isolationsdiffusionen 19a und 19b durchgeführt, die eine Isolation gegenüber weiteren, auf dem Substrat untergebrachten integrierten Schaltungen bewirken. Durch die gleichzeitige Diffusion dieser Isolationszonen und des den Dämpfungswiderstand bildenden Kanals 18 wird das erfindungsgemäße Verfahren vereinfacht.
Docket Pi 969 070 10 9 S 3 2/ 1 5 1 9
Es sei hier noch einmal darauf hingewiesen, daß der Dämpfungswiderstand 18 das erfindungsgemäße Merkmal darstellt, das die größten Vorteile gegenüber bekannten Strukturen bietet. Bei den bekannten Stukturen wird die gesamte Epitaxieschicht 15 selbst als Dämpfungswiderstand verwendet. Die Festlegung dieses Widerstandes ist dabei außerordentlich schwierig. Bei der erfindungsgemäßen Struktur dagegen dient als Dämpfungswiderstand ein besonderer Kanal, dessen Eigenschaften sich über das verwendete Dotierungsmaterial, die Konzentration der Störstellen usw. sehr einfach einstellen lassen.
Energiezuführungs- und Energieabführungsleitungen sind an das A Substrat 11 und an ein Element 26 (Figur 7) angeschlossen. Im Gegensatz zu den bekannten Strukturen mit der Epitaxieschicht 15 als Dämpfungswiderstand ergibt sich bei der erfindungsgemäßen Struktur eine definierte Stelle, an der die Energie abgeführt werden kann. Dies ist der Kanal 18, dessen Widerstand durch Erhöhung der Störstellenkonzentration in einfacher Weise erniedrigt, bzw. durch Erniedrigung der Störstellenkonzentration in einfacher Weise erhöht werden kann. Das bedeutet, daß durch die leichte Steuerbarkeit der die Entkopplungskapazität 13 und den Dämpfungswiderstand 18 bildenden Diffusionen eine Halbleiteranordnung erzielt werden kann, deren Toleranzen leicht steuerbar sind, wobei gleichzeitig ein wesentlich vereinfachtes Her- _ stellungsverfahren anwendbar ist. Schließlich kann man feststel- w len, daß durch die erfindungsgemäße Struktur eine sehr gleichmäßige Energieverteilung in bezug auf mehrere in einem gemeinsamen Monolithen untergebrachte Halbleiteranordnungen erreicht werden kann.
Im Verfahrensschritt fünf wird auf der Intrinsic-Epitaxieschicht 15 durch Reduktion von SiH. bei 1150 0C eine N~-Epitaxieschicht 20 aufgewachsen. Als Störstellen dienen Arsen in einer Konzentration von dennoch 15 Atomen/cm . Die Dicke dieser Epitaxieschicht 20 beträgt etwa 2 Mikron. Während des Aufwachsprozesses erfolgt eine Ausdiffusion der verschiedenen Diffusionszonen aus der
Docket 969 070 1 0 S ' ·> 2 / 1 5 1 9
Intrinsic-Epitaxieschicht 15 in die Epitaxieschicht 20. Es handelt sich dabei um die Kanäle 16, 18, 19a, 19b, 19c und um den Subkollektor 17.
Schritt fünf zeigt weiterhin die Bildung eines Widerstandes 21 durch maskierte N- oder P-Diffusion. Die Diffusionstiefe beträgt 10 000 A. Nach dieser Diffusion und erneuter Bildung einer Maske mit Öffnungen im Bereich des Subkollektors 17 und des N -Ka-
+ 20
nals 14 erfolgt eine N -Diffusion einer Konzentration von 10 Atome/cm . Bei dieser Diffusion wird ein N -Verbindungskanal 22 zum Subkollektor 17 und ein N -Verbindungskanal 23 zum Stromverteilungskanal 14 gebildet.
Im Schritt sechs werden gleichzeitig P -Diffusionen durchgeführt, die die Basis bilden und die Verbindung zur Entkopplungskapazität und den Isolationszonen herstellen. Dazu wird zunächst die Siliciumdioxydschicht 12a auf der Epitaxieschicht 20 erneuert und mit entsprechenden Maskenöffnungen versehen. Durch diese Maskenöffnungen erfolgt die Diffusion von Bor, so daß eine Konzentration von
19 3 +
10 Atomen/cm erreicht wird. Als Ergebnis erhält man eine P Basisdiffusion 24, P -Isolationszonen 25a, 25b und 25c, die die Verbindung zu den Isolationszonen 19a, 19b und 19c herstellen, und einen P -Verbindungskanal 26, der über den Dämpfungswiderstand 18 die Verbindung zur Entkopplungskapazitatszone 13 herstellt.
Im Verfahrensschritt sieben erfolgen abschließende Maßnahmen, also z. B. die Diffusion einer N -Emitterzone 27 im Bereich der Basis 24. Außerdem wird der Verbindungskanal 26 mit einem metallischen Kontakt 28 versehen, so daß eine niederohmige Verbindung zur Entkopplungskapazitätszone 13 entsteht. Über eine an der Unterseite der Anordnung angebrachte Metallisierung 29 kann die Stromverteilung erfolgen.
Im beschriebenen Ausführungsbeispiel besteht die mehrlagige Struktur aus Silicium. Selbstverständlich können bei entsprechender Anpassung der Parameter auch andere Halbleitermaterialien ver-
Docket FI 969 070 1 Cl '!- - 2 / "' E 1 9
wendet werden. Ebenso sind andere Störstellenmaterialien verwendbar. Auch die Diffusionsprozesse sind durch vergleichbare Prozesse zu ersetzen, wenn dadurch entsprechende, dotierte Zonen gebildet werden. Dasselbe gilt für die epitaktischen Aufwachsprozesse .
Docket Fl 969 υ/O

Claims (10)

  1. - 10 -
    PATENTANSPRÜCHE
    Integrierte Halbleiteranordnung mit integrierter, parallelgeschalteter, der Störspannungsunterdrückung dienender Serienschaltung eines Dämpfungswiderstandes und einer Entkopplungskapazität, dadurch gekennzeichnet, daß sie eine in einem Halbleitersubstrat liegende, als Entkopplungskapazität verwendete P -Zone, eine auf der Substratoberfläche aufgewachsene erste Epitaxieschicht, eine auf der ersten aufgewachsene zweite N -Epitaxieschicht und einen beide Epitaxiesichten durchquerendenden, als Dämpfungswiderstand verwendeten und bis in die Entkopplungskapazitätszone reichenden P -Kanal enthält und daß in der zweiten Epitaxieschicht die die Halbleiteranordnung vervollständigenden Halbleiterelemente angeordnet sind.
  2. 2. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht vom N - oder p--Leitfähigkeitstyp ist.
  3. 3. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht eine Intrinsic-Schicht ist.
  4. 4. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht einen spezifischen Widerstand größer 10 Ohm-cm ciufweist.
  5. 5. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das die Halbleiterdinordnung vervollständigende Halbleiterelement ein Transitor ist und sich aus einer entgegengesetzt zur als Entkopplungskapasittit verwendeten P -Zone dotierten Emitterzone und einer entsprechend der P -Zone dotierten Basiszone zusammensetzt.
    BAD ORiGINAL
    Docket Π 9fi9 ü/o 1098T2/1R19
  6. 6. Integrierte Halbleiteranordnung nach den Ansprüchen 1-5, dadurch gekennzeichnet, daß zusätzliche, die Halbleiterelemente isolierende P -Isolationskanäle durch beide Epitaxieschichten getrieben sind und mit der als Entkopplungskapazität verwendeten P -Zone in Verbindung stehen.
  7. 7. Integrierte Halbleiteranordnung nach den Ansprüchen 1-6,
    dadurch gekennzeichnet, daß zusätzliche, der Stromverteilung dienende N -Kanäle vom
    taxieschichten durchqueren.
    lung dienende N -Kanäle vom Substrat ausgehend beide Epi-
  8. 8. Verfahren zur Herstellung integrierter Halbleiteranordnungen nach den Ansprüchen 1-8, dadurch gekennzeichnet, daß in das Substrat die die Entkopplungskapazität bildende P -Zone eingebracht wird, daß auf das Substrat die erste Epitaxieschicht aufgewachsen wird, in die die P -Zone ausdiffundiert, daß in die erste Epitaxieschicht ein einen Teil des Dämpfungswiderstandes bildender P -Kanal eingebracht wird, daß auf die erste die zweite Epitaxieschicht aufgewachsen wird, in die der P -Kanal ausdiffundiert, daß in die zweite Epitaxieschicht ein dem P -Kanal bis zur Oberfläche fortsetzender P -Kanal eingebracht wird und daß in die zweite Epitaxieschicht die die Halbleiterelemente bildenden Halbleiterzonen eingebracht werden. Ü|
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß jeweils gleichzeitig mit den den Dämpfungswiderstand bildenden P+-Kanälen entsprechend dotierte P+-Isolationszonen eingebracht werden.
  10. 10. Verfahren nach den Ansprüchen 8-9, dadurch gekennzeichnet, daß die den Dämpfungswiderstand bildenden P -Kanäle und die die Entkopplungskapazität bildende P -Zone durch Diffusionen hergestellt werden.
    Docket FI 969 070 10 9 8 3 2/1519
    Leerseite
DE2101278A 1970-01-26 1971-01-13 Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2101278C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US545370A 1970-01-26 1970-01-26

Publications (2)

Publication Number Publication Date
DE2101278A1 true DE2101278A1 (de) 1971-08-05
DE2101278C2 DE2101278C2 (de) 1982-05-06

Family

ID=21715953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2101278A Expired DE2101278C2 (de) 1970-01-26 1971-01-13 Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US3619735A (de)
JP (1) JPS49756B1 (de)
DE (1) DE2101278C2 (de)
FR (1) FR2077312B1 (de)
GB (1) GB1315583A (de)
NL (1) NL7100928A (de)
SE (1) SE370466B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6082870U (ja) * 1983-11-14 1985-06-08 日新建鉄株式会社 公衆電話用引出し式踏み台
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
US6849909B1 (en) * 2000-09-28 2005-02-01 Intel Corporation Method and apparatus for weak inversion mode MOS decoupling capacitor
US7600208B1 (en) 2007-01-31 2009-10-06 Cadence Design Systems, Inc. Automatic placement of decoupling capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1535920A (fr) * 1966-12-13 1968-08-09 Texas Instruments Inc Procédé de fabrication de circuits intégrés
FR1563412A (de) * 1967-05-09 1969-04-11
DE1943300B2 (de) * 1968-09-05 1975-10-16 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Monolithisch integrierte Halbleitervorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047388A (de) * 1962-10-05
US3404295A (en) * 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3423653A (en) * 1965-09-14 1969-01-21 Westinghouse Electric Corp Integrated complementary transistor structure with equivalent performance characteristics
US3430110A (en) * 1965-12-02 1969-02-25 Rca Corp Monolithic integrated circuits with a plurality of isolation zones
US3474309A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Monolithic circuit with high q capacitor
US3560277A (en) * 1968-01-15 1971-02-02 Ibm Process for making semiconductor bodies having power connections internal thereto
US3544863A (en) * 1968-10-29 1970-12-01 Motorola Inc Monolithic integrated circuit substructure with epitaxial decoupling capacitance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1535920A (fr) * 1966-12-13 1968-08-09 Texas Instruments Inc Procédé de fabrication de circuits intégrés
FR1563412A (de) * 1967-05-09 1969-04-11
DE1943300B2 (de) * 1968-09-05 1975-10-16 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Monolithisch integrierte Halbleitervorrichtung

Also Published As

Publication number Publication date
NL7100928A (de) 1971-07-28
FR2077312A1 (de) 1971-10-22
FR2077312B1 (de) 1974-02-15
JPS49756B1 (de) 1974-01-09
US3619735A (en) 1971-11-09
GB1315583A (en) 1973-05-02
DE2101278C2 (de) 1982-05-06
SE370466B (de) 1974-10-14

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2063952A1 (de) Bipolartransistor
DE2364752A1 (de) Halbleitervorrichtung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3022122C2 (de)
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
EP0000909A1 (de) Lateraler Transistor
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2364753A1 (de) Halbleitervorrichtung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133980C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1639353C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises

Legal Events

Date Code Title Description
8126 Change of the secondary classification
D2 Grant after examination
8339 Ceased/non-payment of the annual fee