DE1639353C3 - Verfahren zur Herstellung einer integrierten Halbleiteranordnung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiteranordnung, bei dem eine epitaktische Halbleiterschicht des einen Leitungstyps auf einem Halbleitersubstrat des entgegengesetzten Leitungstyps erzeugt und durch Ausbildung von hochdotierten Isolierzonen des entgegengesetzten Leitungstyps, die durch beidseitige Diffusion von den einander gegenüberliegenden Seiten der epitaktischen .Halbleiterschicht her erhalten werden, in mehrere Inseln des einen Leitungstyps unterteilt wird, wobei in wenigstens einer dieser Inseln durch Eindiffusion einer Basis- und einer Emitterzone ein erster Transistor hergestellt wird, dessen Kollektorzone durch den unveränderten Teil der Inseln gebil- : det wird, und wobei in einer weiteren Insel mindestens ein weiteres Schaltungselement derart gebildet wird, daß eine Zone dieses Schaltungselements gleichzeitig mit der Ausbildung der Isolierzonen eindiffundiert wird.

Ein solches Verfahren, bei dem zugleich mit de fcoliereoneii z.B. «ag Zone einer PN-Diede und oder die Basiszone eines Transistors gebildet w« den, dessen Kollektorzone durch den unveränderte Teil der zugehörigen Insel gebildet wird, isi z. B. i der NL-OS 64 I i 372 beschrieben.

Die Isolierung zwischen den Inseln ist durch di Obergänge zwischen den Inseln und der Unterlag' mit den Isolierzoaen gesichert, welche Übergang auf geeignete Weise vorgespannt werden können.

Bei der Herstellung integrierter HalWeiteranord nungen ist es leicht, durch verschiedene bekannt* Verfahren Transistorstrukturen zu erhalten, die ent weder vom NPN-Typ oder vom PNP-Typ sind. Da üblichste Verfahren besteht aus zwei aufeinanderfol genden Diffusionen in eine Insel zum Erzeugen dei Basis und des Emitters des Transistors, wahrend di« Insel selbst den Kollektor des Transistors bildet; eir so hergestellter Transistor wird Transistor mit diffundierter Basis und Emitter genannt.

Dagegen ergeben sich bei der Herstellung monolithischer integrierter Halbleiteranordnungen mit gleichzeitig einem oder mehreren PNP-Transistoren und einem oder mehreren NPN-Ti ansistoren große Schwierigkeiten. Es wird bemerkt, daß PNP-Transistoren und NPN-Transistoren als einander komplementäre Transistoren bezeichnet werden.

Nach einem aus der FR-PS 14 04 680 bekannten Verfahren wird auf übliche Weise in einer Insel ein erster Transistor mit diffundiertem Emitter und Basis angeordnet, während in einer anderen Insel ein zweiter Transistor des komplementären Typs angeordnet wird, der einen diffundierten Emitter aufweist, der neben einem diffundierten Kollektor liegt. Der diffundierte Emitter und Kollektor des zweiten Transistors werden gewöhnlich gleichzeitig mit der diffundierten Basis des ersten Transistors angeordnet. Die Verstärkung eines solchen zweiten Transistors ist häufig sehr schlecht.

Ein zweiter komplementärer Transistor kann auch dadurch erhalten werden, daß gleichzeitig mit der Basis des ersten Transistors in einer anderen Insel der Emitter des zweiten Transistors angeordnet wird, wobei die Insel selbst die Basis det, zweiten Transistors und die Unterlage den Kollektor bildet. Dieser zweite Transistor ist vom gleichen Typ und hat also die gleiche Verstärkung wie der parasitäre Transistor, der mit dem ersten Transistor zusammenhängt. Der Emitter, die Basis und der Kollektor dieses parasitären Transistors werden durch die Basis und den Kollektor des ersten Transistors bzw. durch die Unterlage gebildet. Es ist gewöhnlich erwünscht, daß der parasitäre Transistor eine sehr geringe Verstärkung aufweist, aber dann hat auch der zweite Transistor eine sehr geringe Verstärkung, was oft nachteilig ist.

Der Erfindung liegt die Aufgabe zugrunde, ein einfaches Verfahren ohne zusätzliche Arbeitsvorgänge zu schaffen, mit dem zueinander komplementäre Transistoren mit guten Eigenschaften hergestellt , werden können. '

Der Erfindung liegt die Erkenntnis zugrunde, daß dies möglich ist, wenn der Emitter des zweiten Transistors gleichzeitig mit den Isolierzonen angeordnet wird.

Erfindungsgemäß wird die genannte Aufgabe bei einem Verfahren der eingangs genannten Art da* durch gelöst, daß durch die gleichzeitig mit der Aus-

bildung der Isolierzonen erfolgenden DiSusion die Die Figur zeigt ein Subsirat 1 vom P-Typ und

Emitteraone mindestens eines zweiten, gegenüber Inseln vom N-Typ. Es ist einleuchtend, daß das Ver-

dem ersten Transistor komplementären Transistors fahren nach der Erfindung nicht auf diese Leitungs-

erzeugt wird, dessen Basiszone durch dea unver- typen beschränkt ist Die Leitungstypen können ver-

äaderten Teil der dazugehöiigeo insel und dessen 5 tauscht sein, wobei die Letfungstypen der späteren

KoUektorzone durch das HafU&tersubstrajL gebadet Diffusionen entsprechend si ändern sind,

wird, und daß eist danach die Basis- trad die East- Die Insel 3 enthält Gebiete 7 und 8, die die Basis

terzone des ersten Transistors eindiffundiert werden. und den Emitter eiaes Transistors Tl mit diffundier-

Das Verfahren nach der Erfindung hat zahlreiche ter Basis und Emitter bilden, wobei die Masse der Vorteile. Durch die Erfindung wird es möglich, eine u> Insel 3 den Kollektor dieses Transistors bildet Ein

hohe Verstärkung für den genannten zweiten Tran- Koltektorkontakt 9 ist im Material der Insel 3 ge-

sistor, der dem genannten ersten Transistor mit dif- bildet.

fundierter Bask und Emitter zugehört, zu erreichen. Die insel 4 enthält ein Gebiet 10, das den Emit-

Diese Verstärkung kann insbesondere etwa 40mal ter eiaes Transistors Γ 2 mit diffundiertem, einzigem

höher sein als die Verstärkung eines bereits oben 15 Emitter bildet, dessen Diffustonsfront 11a sich in

genannten Transistors mit diffundiertem Emitter einem kleinen Abstand h vom Übergang 66 befin-

und Kollektor, der auf die beschriebene Weise zu- det, und einen Basiskontakt 12. Der Transistor Tl

oammea mit einem Transistor mit diffundierter Basis mit diffundiertem, einzigem Emitter wird durch das

und Emitter erhalten worden ist. Ein wichtiger Vor- Emittergebiet 10 gebildet, das durch den Übergang

teil ist weiter, dsß der Emitter des zweiten Transi- 20 11, die Basiszone 4 und die \->m Substrat 1 gebildete

stors nach dem Verfahren nach der Erfindung viel Kollektorzone begrenzt ist. Ein Basiskontakt 12 wird

tiefer diffundiert werden kann als die Basiszone in der Insel 4 gebildet,

des ersten Transistors. Fig. Ib zeigt ein bekanntes Schaltbild einer mono-

Außerdem kann das Verfahren nach der Erfin- lithischen Halbleiterschaltung mit komplementären

dung leicht ausgeführt werden und ist dabei mit 35 Transistoren, welche Schaltung zur Anpassung von

dem Planarverfahren vereinbar. Impedanzen bestimmt ist und vorzugsweise mit einer

Die vorliegende Erfindung ist nicht auf eine inte- integrierten Halbleiteranordnung mit komplementä-

grierte Halbleiteranordnung mit nur zwei Transisto- ren Transistoren Π und Tl nach der Erfindung

ren beschränkt. Sie bezieht sich weiter auf ein Ver- hergestellt ist.

fahren zur Herstellung einer integrierten Halbleiter- 30 Der Eingang für Signale befindet »ich beim

anordnung, in der noch ein weiterer Transistor an- Punkt E auf der Basis 7 des NPN-Transistors Tl

geordnet wird und das dadurch gekennzeichnet ist, mit diffundierter Basis und Emitter 8, und der Aus-

daß durch die gleichzeitig mit der Ausbildung der I so- gang befindet sich beim Punkt 8 auf dem Emitter

lierzonen erfolgende Diffusion die Emitterzone min- 10 des Transistors Tl mit diffundiertem, einzigem

destens eines dritten, gegenüber dem ersten Transi- 35 Emitter. Die Kollektoren der Transistoren Tl und

stör komplementären Transistors erzeugt wird, des- Tl sind mit 3 bzw. 1 bezeichnet

sen Basiszone durch den unveränderten Teil der zu- Die Speisung erfolgt zwischen einem Punkt A 1,

gehörigen Insel gebildet und dessen Kollektorzone in der ein positives Potential aufweist, und einem

dieser Insel durch gleichzeitige Diffusion mit der Punkt A 2, der ein negatives Potential aufweist und

Basiszone des ersten Transistors erzeugt wird. 40 mit Erde verbunden ist. Auf diese Weise können drei verschiedene Arten Widerstände R 1 und R1 sorgen für die erforder-

von Transistoren in einer monolithischen Halbleiter- liehen Polarisationen. Sie können auf bekannte Weise

anordnung erhalten werden. Das Herstellen des wei- in ein monolithisches Gebilde während dessen Her-

teren Transistors und dessen Vorteil« sind in der stellung diffundiert sein.

prioritätsgleichen, eingereichten deutschen Patent- 45 Es wird bemerkt daß bei dieser Schaltungsanord-

anmeldungP 16 39 355 8 näher beschrieben. nung die Spannung, die zwischen dem Kollektor 3

Die Emitter des zweiten und des weiteren Transi- des Transistors 7"I, der durch die Masse einer Insel stors können eine starke Verunreinigungskonzentra- gebildet wird, und dem Kollektor 1 eines Transition und insbesondere eine Verunreinigungskonzen- stors Tl, der durch das Substrat bzw. die Unterlage tratton, die viel stärker ist als die des Kollektors des 50 gebildet wird, angelegt wird, derart ist, daß der weiteren Transistors, aufweisen. Übergang 6 a in Sperrichtung polarisiert ist so daß

Die Erfindung wird an Hand der Zeichnung näher der genannte Übergang eine genügende Isolierung

erläutert zwischen den beiden Transistoren Tl und Tl bildet.

Fig. la zeigt schematisch eine nach dem erfin- Die Vorteile der Verwendung der nach dem erfin-

dungsgemäßen Verfahren hergestellte integrierte 55 dungsgemäßen Verfahren hergestellten integrierten

Halbleiteranordnung; Halbleiteranordnung sind bei dieser Schaltungs- F i g. Ib zeigt ein Schaltbild der integrierten Halb- anordnung beträchtlich. Diese Schaltungsanordnung

leiteranordnung nach Fig. la; wirkt nämlich nur genau, wenn der NPN-Transistor

Fig. 2a bis 2g zeigen verschiedene Stufen in der und der PNP-Transistor eine Verstärkung gleicher Herstellung der Anordnung nach Fi g. I a; 60 Ordnung haben; sie wirkt aiso nicht mit einem Tran- Fig. 3a bis 3e zeigen verschiedene Stufen in der äistor Tl mit diffundiertem Emitter und Kollektor. Herstellung einer Abwandlung der Anordnung nach Mit dem Transistor Tl mit diffundiertem, einzigem F i g. I a. Emitter kann also die Anordnung in integrierter Die in Fig. 1 a dargestellte integrierte Halbleiter- Form hergestellt werden.

anordnung enthält ein Substrat 1 und Inseln 3 und 4, 65 Die Fig. 2a bis 2g zeigen die verschiedenen Studie durch Isolierdiffusionen 5a, S ft, Sc getrennt fen bei der Herstellung nach der Erfindung, wobei sind und durch Übergänge 6a und 6b voe dem Sub- das Substrat 1, z. B. vom P-Leitungstyp, in Fi g. 2a strat isoliert sind. dargestellt ist.

Auf der Oberfläche F dieses Substrats (s. F i g; 2 b) werden Niederschläge 21 aus einem Dotierungsmaterial aufgebracht, das dazu bestimmt ist, die IsöliergeBiete eines Leitungstyps zu bilden, der gleich dem der>13nlterlage ist, aber mit einer hohen Dotierungskonzentration. ^;

Dann wird auf der Oberfläche F und den Niederschlagen 21 eine epitaktische Schicht 2 eines dem def der Unterlage entgegengesetzten Leitungstyps auf gebracht, auf welche Schicht hohen Widerstandes neüe'NiedeVschläge^l und 23 aufgebracht werden, die in Fi g. 2d dargestellt sind und aus dem gleichen Dotierungselement und mit analoger Konzentration wie die Niederschläge 21 gebildet sind. Die Niederschläge 22, die gegenüber den Niederschlägen 21 angeordnet sind, sind dazu bestimmt, zusammen mit letzteren die Isolierzonen zwischen den Inseln zu bilden, während der Niederschlag 23 dazu bestimmt ist, den Emitter 10 des Transistors mit diffundiertem, einzigem Emitter zu bilden.

Während einer ersten Diffusionsbehandlung, die in Fig. 2e dargestellt ist, entstehen aus den einander gegenüberliegenden Niederschlägen 21 und 22 in der Epitaxialschicht die Isolierzonen 5a, Sb, Sc mit hoher Dotierungskonzentration, wobei eine Anzahl von Inseln 3 und 4 gebildet wird.

Gleichzeitig entsteht aus dem Niederschlag 23 ein Gebiet 10 mit starker Dotierungskonzentration.

Mit einer zweiten Diffusionsbehandlung erhält man das Gebiet 7 (Fi g. 2f) vom gleichen Leitungstyp wie die Gebiete 5a, 5b, Sc und 10, die bereits gebildet sind, aber mit einer weniger hohen Dotierungskonzentration. Dieses Gebiet 7 wird die Basis des Transistors Tl mit diffundiertem Emitter und Basis.

Während einer dritten Diffusionsbehandlung werden die Gebiete 8, 9 und 12 der Fig. 2g gebildet mit dem gleichen Leitungstyp wie der der Epitaxialschicht. aber mit einer hohen Dotierungskonzentration. Das Gebiet 8 ist dazu bestimmt, den Emitter des Transistors Tl mit diffundierter Basis und Emitter zu bilden. Die Gebiete 9 und 12, die vom gleichen Leitungstyp sind wie die Gebiete 3 und 4, aber mit einer höheren Dotierungskonzentration, bilden den Koilektorkontakt T1 mit diffundierter Basis und Emitter bzw. den Basiskontakt des Transistors 7" 2 mit diffundiertem, einzigem Emitter.

Die Diffusionsbehandlungen werden auf übliche Weise mittels einer maskierenden Siliziumoxidschicht durchgeführt.

Schließlich werden auf übliche Weise Öffnungen in die Oxidschicht (der Deutlichkeit halber nicht

ht, die durch eine einkristalline Unterlage vom P-Typ mit einemj spezifischen Widerstand von z. B. ■ 10 Ohm ■ cm und« einer Stärke von etwa 10 μΐη.
Auf der Oberfläche F wird ein N-leitender Arsenniederschlag 50 mit einer großen Oberflächenkonaüntration bei einer Temperatur von 1100° C gebildete'. Diese Konzentration beträgt etwa 10« "Ät/cm⁸. Dieser Niederschlag 50 ist dazu bestimmt, auf ν übliche' Weise eine »vergrabene« Schicht im Kollektor-, des

ίο Transistors TY zu bilden, um den Kollektorreihen- widerstand zu verringern.

Weiter werden auf der Oberfläche F'durch Vom,. diffusion auf übliche Weise P-leitende Borniederschläge 34 mit einer großen Oberflächenkonzentration bei einer Temperatur von etwa 1000° V angeordnet . Diese Konzentration beträgt etwa 10^e0 At/cm^s. Auf der Oberfläche F der Unterlage 31 wird bei einer Temperatur von etwa 1200° C nach einem üblichen Verfahren eine Epitaxialschicht 32 vom N-Typ angeordnet mit einer Stärke von 10 μπι und einem spezifischen Widerstand von 0,5 Ohm ■ cm.

Auf dieser Schicht 32 werden Borniederschläge 35 gegenüber den Niederschlägen 34 auf gleiche Weise angeordnet wie letztere. Gleichzeitig werden die Niederschläge 36 und 37 angeordnet, die dazu bestimmt sind, die Emitter der Transistoren T 2' und Γ 3' zu bilden. Diese Niederschläge 35, 36, 37, die stark P⁺-dotiert sind, sind in Fi g. 3 b dargestellt.

Dann wird eine erste Bordiffusionsbehandlung bei

einer Temperatur von 1200⁰C in neutraler Atmosphäre durchgeführt; die Niederschläge 34 und 35 vereinigen sich durch Diffusion und bilden die Isolierzonen 38, wie in F i g. 3 c dargestellt, während die Niederschläge 36 und 37 die Gebiete 41 und 42 bilden, die die Emitter der Transistoren Tl' und Γ 3' bilden. Die Gebiete 38, 41 und 42 sind stark P⁺- dotiert. Die Gebiete 38 haben Diffusionsfronten 38 a in der Unterlage 31. Diese Diffusionsfronten sind nicht in den folgenden Figuren dargestellt, denn sie

bilden keine PN-Übergänge.

Arsen diffundiert langsamer als Bor, wodurch die

vergrabene Schicht 50 verhältnismäßig dünn bleibt.

Dann werden auf übliche Weise Borniederschläge

bei einer Temperatur von 900° C gebildet, die der

Deutlichkeit halber nicht in den Figuren dargestellt sind. Die Borkonzentration beträgt etwa IO¹⁸ At/cm³. Aus diesen Niederschlägen werden durch Diffusion bei 1200⁰C die Gebiete 43 (Basis des Transistors Tl') und 44 (Kollektor des Transistors T3T) erhalten. Diese Gebiete sind vom P-Typ und viel schwächer dotiert als die Gebiete 38, 41 und 42. Es ist zu bemerken, daß das Gebiet 44 das Gebiet 42 umgibt. Schließlich weiden, auf übliche Weise N+-Gebiete 45, 46, 47 nöö g,n Saap

ss si it, «§b &jäm#&ik&&&m !**♦

dBii

Claims (2)

1. Patentansprüche:

   !.^Verfahren zur Herstellung einer integrierten Halöfeiteranordnung, bei dem e&e epitaktische s Hal&iriterschicnt des einen Leitungstyps auf einem Halbleitersubstrat des entgegengesetzten Icttnngstyps erzeugt und durch Ausbildung von Hochdotierten Isolierzonen des entgegengesetzten Leitungslyps, die durch beidseitige Diffusion von dea einander gegenüberliegenden Seiten der epitaktischen Halbleiterschicht her erhaken werden, in mehrere Inseln des einen Leitungstyps unterteilt wird, wobei in wenigstens einer dieser Inseln durch Eindiffusion einer Basis- und einer Emitterzone ein erster Transistor hergestellt wird, dessen Kollektorzone durch den unveränderten Teil der Insel gebildet wird, und wobei in einer weiteren Insel mindestens ein weiteres Schaltungselement derart gebildet wird, daß eine Zone dieses Schaltungselements gleichzeitig mit der Ausbildung der Isolierzonen eindiffundiert wird, dadurch gekennzeichnet, daß durch die gleichzeitig mit der Ausbildung der Isolierzonen (Se, 5fr, 5c) erfolgende Diffusion die Emitter- as zone (10) mindestens eines zweiten, gegenüber dem ersten Transistors (7"1) komplementären Transistors (T2) erzeugt wird, dessen Basiszone durch den unveränderten Teil der dazugehörigen Insel (4) und dessen Kollektorzone durch das Halbleitersubstrat (1) gebildet wird, und daß erst danach die Basis- und die Emitterzone (7, 8) des ersten Transistors eindiffundiert werden.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch die gleichzeitig mit der Ausbildung der Isolierzonen (5a, 5 ft, Sf) erfolgende Diffusion die Emitterzone (42) mindestens eines dritten, gegenüber den; ersten Transistor komplementären Transistors (73) erzeugt wird, dessen Basiszone durch den unveränderten Teil der zugehörigen Insel (32) gebildet und dessen Kollektorzone (44) in dieser Insel durch gleichzeitige Diffusion mit der Basiszone (43) des ersten Transistors erzeugt wird.

   45