DE1639353B2 - Verfahren zur herstellung einer integrierten halbleiteranordnung - Google Patents

Verfahren zur herstellung einer integrierten halbleiteranordnung

Info

Publication number
DE1639353B2
DE1639353B2 DE19681639353 DE1639353A DE1639353B2 DE 1639353 B2 DE1639353 B2 DE 1639353B2 DE 19681639353 DE19681639353 DE 19681639353 DE 1639353 A DE1639353 A DE 1639353A DE 1639353 B2 DE1639353 B2 DE 1639353B2
Authority
DE
Germany
Prior art keywords
transistor
base
emitter
island
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681639353
Other languages
English (en)
Other versions
DE1639353C3 (de
DE1639353A1 (de
Inventor
Jean-Claude; Brebisson Michel de; Caen Frouin (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1639353A1 publication Critical patent/DE1639353A1/de
Publication of DE1639353B2 publication Critical patent/DE1639353B2/de
Application granted granted Critical
Publication of DE1639353C3 publication Critical patent/DE1639353C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

erster Transistor hergestellt wird, dessen Kollektor- Der Erfindung liegt die Erkenntnis zugrunde, daß
zone durch den unveränderten Teil der Inseln gebil- dies möglich ist, wenn der Emitter des zweiten Trandet wird, und wobei in einer weiteren Insel minde- sistors gleichzeitig mit den Isolierzonen angeordnet stens ein weiteres Schaltungselement derart gebildet 65 wird.
wird, daß eine Zone dieses Schaltungselements gleich- Erfindungsgemäß wird die genannte Aufgabe bei
zeitig mit der Ausbildung der Isolierzonen eindiffun- einem Verfahren der eingangs genannten Art dadiert wird. durch gelöst, daß durch die gleichzeitig mit der Aus-
bildung der Isolierzonen erfolgenden Diffusion die Die Figur zeigt ein Substrat 1 vom P-Typ und Emitterzone mindestens eines zweiten, gegenüber Inseln vom N-Typ. Es ist einleuchtend, daß das Ver- dem ersten Transistor komplementären Transistors fahren nach der Erfindung nicht auf diese Leitungs- erzeugt wird, dessen Basiszone durch den unver- typen beschränkt ist. Die Leitungstypen können ver änderten Teil der dazugehörigen Insel und dessen 5 tauscht sein, wobei die Leitungstypen der späteren Kollektorzone durch das Halbleitersubstrat gebildet Diffusionen entsprechend zu ändern sind.
wird, und daß erst danach die Basis- und die Emit- Die Insel 3 enthält Gebiete 7 und 8, die die Basis terzone des ersten Transistors eindiffundicrt werden. und den Emitter eines Transistors T1 mit diffundier-
Das Verfahren nach der Erfindung hat zahlreiche ter Basis und Emitter bilden, wobei die Masse der
Vorteiic. Durch die Erfindung wird es möglich, eine io Insel 3 den Kollektor dieses Transistors bildet. Ein
hohe Verstärkung für den genannten zweiten Tran- Kollektorkontakt 9 ist im Material der Insel 3 ge-
sistor, der dem genannten ersten Transistor mit dif- bildet.
fundierter Basis und Emitter zugehört, zu erreichen. Die Insel 4 enthält ein Gebiet 10, das den Emit-
Diese Verstärkung kann insbesondere etwa 40mal ter eines Transistors Tl mit diffundiertem, einzigem
höher sein als die Verstärkung eines bereits oben 15 Emitter bildet, dessen Diffusionsfront 11a sich in
genannten Transistors mit diffundiertem Emitter einem kleinen Abstand h vom Übergang 6b befin-
und Kollektor, der auf die beschriebene Weise zu- det, und einen Basiskontakt 12. Der Transistor Tl
sammen mit einem Transistor mit diffundierter Basis mit diffundiertem, einzigem Emitter wird durch das
und Emitter erhalten worden ist. Ein wichtiger Vor- Emittergebiet 10 gebildet, das durch den Übergang
teil ist weiter, daß der Emitter des zweiten Transi- 20 11, die Basiszone 4 und die vom Substrat 1 gebildete
stors nach dem Verfahren nach der Erfindung viel Kollektorzone begrenzt ist. Ein Basiskontakt 12 wird
tiefer diffundiert werden kann als die Basiszone in der Insel 4 gebildet.
des ersten Transistors. Fig. Ib zeigt ein bekanntes Schaltbild einer mono-
Außerdem kann das Verfahren nach der Erfin- lithischen Halbleiterschaltung mit komplementären
dung leicht ausgeführt werden und ist dabei mit 25 Transistoren, welche Schaltung zur Anpassung von
dem Planarverfahren vereinbar. Impedanzen bestimmt ist und vorzugsweise mit einer
Die vorliegende Erfindung ist nicht auf eine inte- integrierten Halbleiteranordnung mit komplementä-
grierte Halbleiteranordnung mit nur zwei Transisto- ren Transistoren Tl und Tl nach der Erfindung
ren beschränkt. Sie bezieht sich weiter au.' ein Ver- hergestellt ist.
fahren zur Herstellung einer integrierten Halbleiter- 30 Der Eingang für Signale befindet sich beim
anordnung, in der noch ein weiterer Transistor an- Punkt E auf der Basis 7 des NPN-Transistors Tl
geordnet wird und das dadurch gekennzeichnet ist, mit diffundierter Basis und Emitter 8, und der Aus-
daß durch die gleichzeitig mit der Ausbildung der Iso- gang befindet sich beim Punkt 8 auf dem Emitter
lierzonen erfolgende Diffusion die Emitterzone min- 10 des Transistors T 2 mit diffundiertem, einzigem
destens eines dritten, gegenüber dem ersten Transi- 35 Emitter. Die Kollektoren der Transistoren Tl und
stör komplementären Transistors erzeugt wird, des- T2 sind mit 3 bzw. 1 bezeichnet,
sen Basiszone durch den unveränderten Teil der zu- Die Speisung erfolgt zwischen einem Punkt A 1,
gehörigen Insel gebildet und dessen Kollektorzone in der ein positives Potential aufweist, und einem
dieser Insel durch gleichzeitige Diffusion mit der Punkt A 2, der ein negatives Potential aufweist und
Basiszone des ersten Transistors erzeugt wird. 40 mit Erde verbunden ist.
Auf diese Weise können drei verschiedene Arten Widerslände R i und R 2 sorgen für die erforder-
von Transistoren in einer monolithischen Halbleiter- liehen Polarisationen. Sie können auf bekannte Weise
anordnung erhalten werden. Das Herstellen des wei- in ein monolithisches Gebilde während dessen Her-
teren Transistors und dessen Vorteile sind in der stellung diffundiert sein.
prioritätsg'eichen, eingereichten deutschen Patent- 45 Es wird bemerkt, daß bei dieser Schaltungsanord-
anmeldung P 16 39 355.8 näher beschrieben. nung die Spannung, die zwischen dem Kollektor 3
Die Emitter des zweiten und des weiteren Transi- des Transistors Tl, der durch die Masse einer Insel store können eine starke Verunreinigungskonzentra- gebildet wird, und dem Kollektor 1 eines Transi tion und insbesondere eine Verunreinigungskonzen- stors T 2, der durch das Substrat bzw. die Unterlage tration, die viel stärker ist als die dos Kollektors des 5° gebildet wird, angelegt wird, derart ist, daß der weiteren Transistors, aufweisen. Übergang 6a in Sperrichtung polarisiert ist, so daß
Die Erfindung wird an Hand der Zeichnung näher der genannte Übergang eine genügende Isolierung
erläutert. zwischen den beiden Transistoren Tl und T2 bildet.
Fig. la zeigt schematisch eine nach dem erfin- Die Vorteile der Verwendung der nach dem erfindungsgemäßen Verfahren hergestellte integrierte 55 dungsgemäßen Verfahren hergestellten integrierten Halbleiteranordnung; Halbleiteranordnung sind bei dieser Schaltungs-
Fig. Ib zeigt ein Schaltbild der integrierten Halb- anordnung beträchtlich. Diese Schaltungsanordnung
leiteranordnung nach F i g. la; wirkt nämlich nur genau, wenn der NPN-Transistor
Fig. 2a bis 2g zeigen verschiedene Stufen in de/ und der PNP-Transistor eine Verstärkung gleicher Herstellung der Anordnung nach Fig. la; 60 Ordnung haben; sie wirk! also nicht mit einem Tran-
Fig. 3a bis 3e zeigen verschiedene Stufen in der sistor T2 mit diffundiertem Emitier und Kollektor.
Herstellung einer Abwandlung der Anordnung nach Mit dem Transistor T2 mit diffundiertem, einzigem
Fig. la. Emitter kann also die Anordnung in integrierter
Die in Fig. 1 a dargestellte integrierte Halbleiter- Form hergestellt werden.
anordnung enthält ein Substrat 1 und Inseln 3 und 4, 65 Die Fi g. 2 a bis 2 g zeigen die verschiedenen Studie durch Isolierdiffusionen 5 a, 5/), 5 c getrennt fen bei der Herstellung nach der Erfindung, wobei sind und durch Übergänge 6a und 6b von dem Sub- das Substrat 1, z. B. vom P-Lcilungstyp, in Fig. 2a strat isoliert sind. dargestellt ist.
5 * 6
Auf der Oberfläche F dieses Substrats (s. Fi g. 2 b) eine einkristalline Unterlage vom P-Typ mit einem
werden Niederschläge 21 aus einem Dotierungsmate- spezifischen Widerstand von z.B. 10 Ohm-cm und
rial aufgebracht, das dazu bestimmt ist, die Isolier- einer Stärke von etwa ΙΟμίη.
gebiete eines Leitungstyps zu bilden, der gleich dem Auf der Oberfläche F wird ein N-leitender Arsender Unterlage ist, aber mit einer hohen Dotierungs- 5 niederschlag 50 mit einer großen Oberflächenkonzenkonzentration. tration bei einer Temperatur von 11000C gebildet. Dann wird auf der Oberfläche F und den Nieder- Diese Konzentration beträgt etwa 1021 At/cms. Dieschlägen 21 eine epitaktische Schicht 2 eines dem ser Niederschlag 50 ist dazu bestimmt, auf übliche der der Unterlage entgegengesetzten Leitungstyps Weise eine »vergrabene« Schicht im Kollektor des aufgebracht, auf welche Schicht hohen Widerstandes io Transistors Tl' zu bilden, um den Kollektorreihenneue Niederschläge 22 und 23 aufgebracht werden, widerstand zu verringern.
die in F i g. 2 d dargestellt sind und aus dem gleichen Weiter werden auf der Oberfläche F durch Vor-Dotierungselement und mit analoger Konzentration diffusion auf übliche Weise P-leitende Borniederwie die Niederschläge 21 gebildet sind. Die Nieder- schlage 34 mit einer großen Oberflächenkonzentraschläge 22, die gegenüber den Niederschlägen 21 an- 15 tion bei einer Temperatur von etwa 1000° V angegeordnet sind, sind dazu bestimmt, zusammen mit ordnet. Diese Konzentration beträgt etwa 10*°At/cms. letzteren die Isolierzonen zwischen den Inseln zu bil- Auf der Oberfläche F der Unterlage 31 wird bei den, während der Niederschlag 23 dazu bestimmt einer Temperatur von etwa 1200° C nach einem übist, den Emitter 10 des Transistors mit diffundier- liehen Verfahren eine Epitaxialschicht 32 vom N-tem, einzigem Emitter zu bilden. 20 Typ angeordnet mit einer Stärke von 10 μΐη und
Während einer ersten Diffusionsbehandlung, die einem spezifischen Widerstand von 0,5 Ohm · cm.
in F i g. 2 e dargestellt ist, entstehen aus den einander Auf dieser Schicht 32 werden Borniederschläge
gegenüberliegenden Niederschlägen 21 und 22 in der 35 gegenüber den Niederschlägen 34 auf gleiche
Epitaxialschicht die Isolierzonen 5a, 5 b, Sc mit Weise angeordnet wie letztere. Gleichzeitig werden
hoher Dotierungskonzentration, wobei eine Anzahl 25 die Niederschläge 36 und 37 angeordnet, die dazu
von Inseln 3 und 4 gebildet wird. bestimmt sind, die Emitter der Transistoren Γ2' und
Gleichzeitig entsteht aus dem Niederschlag 23 ein T 3' zu bilden. Diese Niederschläge 35, 36, 37, die
Gebiet 10 mit starker Dotierungskonzentration. stark P+-dotiert sind, sind in Fi g. 3 b dargestellt.
Mit einer zweiten Diffusionsbehandlung erhält Dann wird eine erste Bordiffusionsbehandlung bei
man das Gebiet 7 (Fig. 2f) vom gleichen Leitungs- 30 einer Temperatur von 12000C in neutraler Atmo-
typ wie die Gebiete Sa, Sb, 5 c und 10, die bereits Sphäre durchgeführt; die Niederschläge 34 und 35
gebildet sind, aber mit einer weniger hohen Dotie- vereinigen sich durch Diffusion und bilden die Iso-
rungskonzentration. Dieses Gebiet 7 wird die Basis Iierzonen38, wie in Fig. 3c dargestellt, während die
des Transistors Tl mit diffundiertem Emitter und Niederschläge 36 und 37 die Gebiete 41 und 42 bil-
Basis. 35 den, die die Emitter der Transistoren T 2' und T 3'
Während einer dritten Diffusionsbehandlung wer- bilden. Die Gebiete 38, 41 und 42 sind stark P+-
den die Gebiete 8, 9 und 12 der Fig. 2g gebildet dotiert. Die Gebiete 38 haben Diffusionsfronten 38a
mit dem gleichen Leitungstyp wie der der Epitaxial- in der Unterlage 31. Diese Diffusionsfronten sind
schicht, aber mit einer hohen Dotierungskonzentra- nicht in den folgenden Figuren dargestellt, denn sie
tion. Das Gebiet 8 ist dazu bestimmt, den Emitter 40 bilden keine PN-Übergänge.
des Transistors Tl mit diffundierter Basis und Emit- Arsen diffundiert langsamer als Bor, wodurch die
ter zu bilden. Die Gebiete 9 und 12, die vom giei- vergrabene Schicht 50 verhältnismäßig dünn bleibt,
chen Leitungstyp sind wie die Gebiete 3 und 4, aber Dann werden auf übliche Weise Borniederschläge
mit einer höheren Dotierungskonzentration, bilden bei einer Temperatur von 900° C gebildet, die dei
den Kollektorkontakt Tl mit diffundierter Basis und 45 Deutlichkeit halber nicht in den Figuren dargestelli
Emitter bzw. den Basiskontakt des Transistors T2 sind. Die Borkonzentration beträgt etwa 10l8At/cm3
mit diffundiertem, einzigem Emitter. Aus diesen Niederschlägen werden durch Diffusior
Die Diffusionsbehandlungen werden auf übliche bei 12000C die Gebiete 43 (Basis des Transistor:
Weise mittels einer maskierenden Siliziumoxidschicht Tl') und 44 (Kollektor des Transistors T3') erhal
durchgeführt. 5" ten. Diese Gebiete sind vom P-Typ und viel schwä
Schließlich werden auf übliche Weise öffnungen eher dotiert als die Gebiete 38, 41 und 42. Es ist zi
in die Oxidschicht (der Deutlichkeit halber nicht bemerken, daß das Gebiet 44 das Gebiet 42 umgibt
dargestellt) für die Kontakte angebracht, die durch Schließlich werden auf übliche Weise N+-Gebiet<
Metallisierung erhalten werden. 45, 46, 47 und 48 gebildet, die den Basiskontakt de:
Als Beispiel wird jetzt die Herstellung einer mono- 55 Transistors Tl', den Emitter des Transistors Tl'
lithischen Halbleiteranordnung beschrieben mit drei den Basiskontakt des Transistors T2' und den Basis Transistoren, einem NPN-Transistor Tl' mit diffun- kontakt des Transistors T3' bilden,
dicrter Basis und Emitter, und zwei PNP-Transisto- Alle Diffusionsbehandlungen werden auf üblich ren, dem einen, T3', mit diffundiertem Emitter und Weise durchgeführt mittels einer der Deutlichkei Kollektor, dem anderen, T 2', mit diffundiertem, ein- 60 halber nicht dargestellten, maskierenden Silizium
zigcm Emitter (s. F i g. 3 e). oxidschicht. Metallkontakte können auf üblich Das Ausgangsmaterial ist eine Siliziumscheibe, die Weise durch öffnungen in der Oxidschicht mit dei in Fig. 3 a mit 31 bezeichnet ist; diese Scheibe ist Transistoren verbunden werden.
Hierzu 5 Blatt Zeichnungen

Claims (2)

Ein solches Verfahren, bei dem zugleich mit der PatentansDrüche· Isolierzonen z.B. eine Zone einer PN-Diode und; ratentansprucne. ^^ ^ ßasiszone eines Transistors gebildet wer
1. Verfahren zur Herstellung einer integrierten den, dessen Kollektorzone durch den unveränderter Halbleiteranordnung, bei dem eine epitaktische 5 Teil der zugehörigen Insel gebildet wird, ist z. B. ,r Halbleiterschicht des einen Leitungstyps auf der NL-OS o4 11 372 beschrieben,
einem Halbleitersubstrat des entgegengesetzten Die Isolierung zwischen den Inseln ist durch die
Leitungstyps erzeugt und durch Ausbildung von Übergänge zwischen den Inseln und der Unterlag« hochdotierten Isolierzonen des entgegengesetzten mit den Isolierzonen gesichert, welche Übergänge Leitungstyps, die durch beidseitige Diffusion von io auf geeignete Weise vorgespannt werden können,
den einander gegenüberliegenden Seiten der epi- Bei der Herstellung integrierter Halbleiteranord
taktischen Halbleiterschicht her erhalten werden, nungen ist es leicht, durch verschiedene bekannte in mehrere Inseln des einen Leitungstyps unter- Verfahren Transistorstrukturen zu erhalten, die entteilt wird, wobei in wenigstens einer dieser Inseln weder vom NPN-Typ oder vom PNP-Typ sind. Dadurch Eindiffusion einer Basis- und einer Emit- 15 üblichste Verfahren besteht aus zwei aufeinanderfol terzone ein erster Transistor hergestellt wird, des- genden Diffusionen in eine Insel zum Erzeugen dei sen Kollektorzone durch den unveränderten Teil Basis und des Emitters des Transistors, während die der Insel gebildet wird, und wobei in einer weite- Insel selbst den Kollektor des Transistors bildet; eir ren Insel mindestens ein weiteres Schaltungs- so hergestellter Transistor wird Transistor mit diffunelement derart gebildet wird, daß eine Zone die- 20 dierter Basis und Emitter genannt,
ses Schaltungselements gleichzeitig mit der Aus- Dagegen ergeben sich bei der Herstellung mono-
bildung der Isolierzonen eindiffundiert wird, d a - lithischer integrierter Halbleiteranordnungen mil durch gekennzeichnet, daß durch die gleichzeitig einem oder mehreren PNP-Transistoren gleichzeitig mit der Ausbildung der Isolierzonen und einem oder mehreren NPN-Transistoren große (5 a, 56, 5 c) erfolgende Diffusion die Emitter- 25 Schwierigkeiten. Es wird bemerkt, daß PNP-Transizone (10) mindestens eines zweiten, gegenüber stören und NPN-Transistoren als einander kompledem ersten Transistors (Γ1) komplementären irentere Transistoren bezeichnet werden.
Transistors (Tl) erzeugt wird, dessen Basiszone Nach einem aus der FR-PS 14 04 680 bekannten
durch den unveränderten Teil der dazugehörigen Verfahren wird auf übliche Weise in einer Insel ein Insel (4) und dessen Kollektorzone durch das 30 erster Transistor mit diffundiertem Emitter und Ba-Halbleitersubstrat (1) gebildet wird, und daß erst sis angeordnet, während in einer anderen Insel ein danach die Basis- und die Emitterzone (7, 8) des zweiter Transistor des komplementären Typs anersten Transistors eindiffundiert werden. geordnet wird, der einen diffundierten Emitter auf-
2. Verfahren nach Anspruch 1, dadurch ge- weist, der neben einem diffundierten Kollektor liegt, kennzeichnet, daß durch die gleichzeitig mit der 35 Der diffundierte Emitter und Kollektor des zweiten Ausbildung der Isolierzonen (Sa, 5 b, Sc) er- Transistors werden gewöhnlich gleichzeitig mit dei folgende Diffusion die Emitterzone (42) minde- diffundierten Basis des ersten Transistors angeordstens eines dritten, gegenüber dem ersten Transi- net. Die Verstärkung eines solchen zweiten Transistor komplementären Transistors (T 3) erzeugt stors ist häufig sehr schlecht.
wird, dessen Basiszone durch den unveränderten 40 Ein zweiter komplementärer Transistor kann auch Teil der zugehörigen Insel (32) gebildet und des- dadurch erhalten werden, daß gleichzeitig mit der sen Kollektorzone (44) in dieser Insel durch Basis des ersten Transistors in einer anderen Insel gleichzeitige Diffusion mit der Basiszone (43) der Emitter des zweiten Transistors angeordnet wird, des ersten Transistors erzeugt wird. wobei die Insel selbst die Basis des zweiten Transi-
45 stors und die Unterlage den Kollektor bildet. Dieser zweite Transistor ist vom gleichen Typ und hat also
die gleiche Verstärkung wie der parasitäre Transistor, der mit dem ersten Transistor zusammenhängt. Der Emitter, die Basis und der Kollektor dieses
Die Erfindung betrifft ein Verfahren zur Herstel- 50 parasitären Transistors werden durch die Basis und lung einer integrierten Halbleiteranordnung, bei dem den Kollektor des ersten Transistors bzw. durch die tine epitaktische Halbleiterschicht des einen Lei- Unterlage gebildet. Es ist gewöhnlich erwünscht, daß lungstyps auf einem Halbleitersubstrat des entgegen- der parasitäre Transistor eine sehr geringe Verstärgesetzten Leitungstyps erzeugt und durch Ausbil- kung aufweist, aber dann hat auch der zweite Tränkung von hochdotierten Isolierzonen des entgegen- 55 sistor eine sehr geringe Verstärkung, was oft nachgesetzten Leitungstyps, die durch beidseitige Diffu- teilig ist.
lion von den einander gegenüberliegenden Seiten der Der Erfindung liegt die Aufgabe zugrunde, ein
epitaktischen Halbleiterschicht her erhalten werden, einfaches Verfahren ohne zusätzliche Arbeitsvor-In mehrere Inseln des einen Leitungstyps unterteilt gänge zu schaffen, mit dem zueinander komplemenwird, wobei in wenigstens einer dieser Inseln durch 60 täre Transistoren mit guten Eigenschaften hergestellt Eindiffusion einer Basis- und einer Emitterzone ein werden können.
DE19681639353 1967-02-07 1968-02-03 Verfahren zur Herstellung einer integrierten Halbleiteranordnung Expired DE1639353C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR93984 1967-02-07
FR93984A FR1520515A (fr) 1967-02-07 1967-02-07 Circuits intégrés comportant des transistors de types opposés et leurs procédésde fabrication
DEN0032069 1968-02-03

Publications (3)

Publication Number Publication Date
DE1639353A1 DE1639353A1 (de) 1971-02-04
DE1639353B2 true DE1639353B2 (de) 1976-04-08
DE1639353C3 DE1639353C3 (de) 1976-11-25

Family

ID=

Also Published As

Publication number Publication date
CH469363A (de) 1969-02-28
BE710403A (de) 1968-08-06
AT307502B (de) 1973-05-25
US3562032A (en) 1971-02-09
GB1211117A (en) 1970-11-04
FR1520515A (fr) 1968-04-12
SE325963B (de) 1970-07-13
DE1639353A1 (de) 1971-02-04
NL6801631A (de) 1968-08-08

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE68910169T2 (de) Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind.
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2422912A1 (de) Integrierter halbleiterkreis
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2364752A1 (de) Halbleitervorrichtung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE1764578B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2364753A1 (de) Halbleitervorrichtung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2428881A1 (de) Halbleiterstruktur
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639353B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2627922A1 (de) Halbleiterbauteil
DE1639353C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee