DE1639353A1 - Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung

Info

Publication number
DE1639353A1
DE1639353A1 DE19681639353 DE1639353A DE1639353A1 DE 1639353 A1 DE1639353 A1 DE 1639353A1 DE 19681639353 DE19681639353 DE 19681639353 DE 1639353 A DE1639353 A DE 1639353A DE 1639353 A1 DE1639353 A1 DE 1639353A1
Authority
DE
Germany
Prior art keywords
transistor
base
semiconductor device
island
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681639353
Other languages
English (en)
Other versions
DE1639353B2 (de
DE1639353C3 (de
Inventor
Michel De Brebisson
Jean-Claude Frouin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1639353A1 publication Critical patent/DE1639353A1/de
Publication of DE1639353B2 publication Critical patent/DE1639353B2/de
Application granted granted Critical
Publication of DE1639353C3 publication Critical patent/DE1639353C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Dipl.-lng. ERICH E. WALTHER ^ __ . __^
Patentanwalt " 1C1JQOCJ
Anmcld:r: M. V. FHILIPE1 GLOEiLAMPEKfABRiEKEN I O CJ 3 J t) J
Akte: EHN- 2371 Anm.ldung vom. 2«PeT3ruar 1968
. 2371.
Bke/WJH.
Verfahren zur Herstellung einer integrierten Halbleitervorrichtung _ und naohjiiesera Verfahren
Die Erfindung besieht eioh auf ein Verfahren sur Herstellung einer integrierten Halbleitervorrichtung bei dem eine epitaxiale Halbleiteraohioht vom einen Leitfähigkeitetyp auf einer Halbleiterunterlage As* entgegengeseisten Leitfähigkeit*type angeordnet wird und die Efcitaxialsehloht in Inseln tob einen LeitfSbigkeitstyp serteilt wird duroh Anordnung von Isoliersonen rom entgegengesetsten Leitflhigkeitetyp duroh Diffusion von den einander gegenüberliegenden Seiten der Efcitaxialeohioht her und in wenigstens einer Insel ein erster Ifcanaietor mit diffundierter Basis und Qilttersone gebildet wird, dessen Köllektorsone duroh die Insel selbst gebildet wird.
Die Isolierung swisohen den Inseln lot duroh die übergänge zwischen den Inseln und der Unterlage alt den Isolierionen gesichert, welohe übergänge auf geeignete Welse vorgespannt werden kennen.
009886/0639
BAD
PUN. 2371. - 2 -
Bei der Herstellung integrierter Halbleitervorrichtungen ist es leioht, durch verschiedene bekannte Verfahren Transietoretrukturen zu erhalten, die entweder vom npn-Typ oder vom »ηρ-Ττρ sind. Das übliohste Verfahren besteht aus der Durohführung von awei naoheinander folgenden Diffusionen in einer Insel zum Erhalten der Baaie und des Snitters des Transietor·, während die Insel selbst den Kollektor de» . Transistors bildet) ein «o hergestellter Traneistor wird Traneitor mit diffundierte? Bails und feltter genannt.
Sahingegen werden bei der Herstellung monolithischer integrierter Halbleitervorrichtungen tait gleiohaeitig einem oder mehreren pnp-Transistoren und einem oder mehreren npn-Transistoren grosse Sabwierigkeiten erfahren« Ek wird bemerkt, dass pnp-Transistoren und npn-Transiatoren gegesQbar einander rom komplimentieren Typ genannt werden.
Haoh eine« bekannten Verfahren wird auf übliche Weise in einer Insel ein erster Transistor «it diffundierten Skitter und Basis angeordnet, während in eienr anderen Insel tin «weiter Transistor des komplimentJfcre» Typs angeordnet wild alt eiaesj diffundierten SWttter, dar neben elneai diffundierten Kollektor liegt. Der diffundierte Qtvitter und Kollektor da« iweiten Transistors werden gewÄhnlioh gleioameitig mit dar diffundierten Basis da· arsten Transistors aageordftet. Sie Verstärkung eines solchen awaiten Transistors 1st hiufig sehr aahleoht. Bin swaiter koaplieenttoer Traneistor kann auch daduroh erhalten werden, dass gleiohieitig mit der Basis des ersten Transietore in einer anderen Insel der Efcittax de· »weiten Tranalattm langeordnet" wird, wobei die Insel selbet dia Basis de· sweiten Transi·tor· und dia Unterlage den Kollektor bildet· Dieser await· Transistor ist το« gleichen Typ und hat also die gleiche Verstärkung wie der parasitäre Transistor,
Ά""1«· >**»>« BAD ORIGINAL
PHlT. 2371.
der mit dem ersten Transistor zusammenhängt. Der Emitter, die Basis und der Kollektor dieses parasitären Transistors werden duroh die Basis und den Kollektor des ersten Transistors "bzw. duroh die Unterlage gebildet. Es ist gewöhnlich gewünscht, dass der parasitäre Transistor eine sehr geringe Verstärkung aufwoiät, aber dann hat auch der zweite Transistor eine sehr geringe Verstärkung, waB oft nachteilig ist.
Die Erfindung bezweokt, ein einfaches Verfahren ohne zu- % sätzliche Arbeitsvorgänge bu sohaffen, bei dem die genannten Nachteile wesentlich verringert werden können.
Der Erfindung liegt die Erkenntnis zugrunde, dass die genannten liachteile daduroh vermieden werden können, dass der Emitter des zweiten Tranaistors gleichzeitig mit den Isolierzonen angeordnet wird.
Nach der Erfindung ist ein Verfahren der eingangs erwähnten Art dadurch gekennzeichnet, dass in einer anderen Insel wenigstens ein zweiter Transistor gebildet wird, der vom komplimantären Typ des g ersten Transistors ist und dessen Emitterzone durch Diffusion gleichzeitig mit den Isolierzonen angeordnet wird und in dem die Insel selbst die Basiszone und die Unterlage die Kollektorzone bildet worauf ebenfalls duroh Diffusion, die Basis und der Emitter des ersten Transistors gebildet werden.
Die Erfindung hat zahlreiche Vorteile. Duroh die Erfindung wird es möglich, eine hohe Verstärkung für den genannten zweiten Transitor, der dem genannten ersten Transistor mit diffundierter Basis und Emitter zugehört, zu erhalten. Diese Verstärkung kann insbesondere etwa 40 mal hoher sein alö die Verstärkung eines bereits obengenannten Transistors mit diffundiertem Ihitter und Kollektor, der auf die
- Q.-&9 886/0639 ^0 original
POT. 2371. - 4-
besohriebene Weise zusammen mit einem Transistor mit diffundierter BasiB und Quitter erhalten iat« Bin wichtiger Vorteil iet weiter, dass der Bnitter dee zweiten Traneietore naoh einem Verfahren naoh der Erfindung viel tiefer diffundiert werden kann als die Basis-Bone der ersten Traneistore.
AuBBerdero kann die vorliegende Erfindung leioht durchgeführt werden, wobei das Herstellungsverfahren, das nachstehend beschrieben wird, mit dem Planarverfahren vereinbar ist.
Eine VorBugsauefuhrungeform eines Verfahrene naoh der Erfindung ist daduroh gekennzeichnet, dass erste Niedereohllge, die stark dotiert und vom gleiohon Leitfähigkeitstyp sind wie die Unterlage, auf einer Oberfläche dieser leteteren angeordnet werden, die darauf mit der Epitaxialsohicht bedeokt wird, worauf gleichzeitig auf der freien Oberfläche der Epitaacialsohicht zweite Niederschläge angeordnet werden, die vom gleichen Typ sind wie die ersten und denen entspreohen, wobei die ersten und zweiten Niederschläge zum Erhalten der Isoliorzonen dienen und wenigstens ein örtlicher Niederschlag, vorzugsweise vom gleiohen Material wie daB der genannten ereten und zweiten Niederschläge, der dazu bestimmt lot, den Emitter dos zweiten Transistors zu bilden, worauf die Unterlage, die Epitaxialsohioht und die Niederschläge auf die Diffusionstemperatür dieser Niederschläge gebraoht werden. Die Niederschläge werden vorzugsweise durch Vordiffusion bei hoher Temperatur erhalten.
Selbstverständlich ist die vorliegende Erfindung nicht auf eine integrierte Halbleitervorrichtung mit nur zwei' Transistoren beschränkt. Sie bezieht sioh insbesondere auf ein Verfahren zur Hex— ötellung einer integrierten Halbleitervorrichtung, in dem nooh ein
0 0-9 886/0639 bad original
PHN. 2371. - 5 -
weiterer Transistor angeordnet wird und welches Verfahren dadurch gekennzeichnet ist, dass in einer weiteren Insel der integrierten Halblei tor vorrichtung wenigstens ein weiterer Tranaistor mit diffundiertem Emitter und diffundiertem Kollektor angeordnet wird, dessen Emitter gleichzeitig mit dem de3 genannten ssweiten Transistors gebildet wird und desaen Kollektor gleichzeitig mit der Basia des genannten ersten Transistors gebildet wird. Die Basis des weiteren Transistors wird durch die weitere Inael selbst gebildet.
Auf diese T/eise können drei verschiedene Arten Von Transistoren in einer monolitisohen Halbleitervorrichtung erhalten werden. Das Anordnen des weiteren Transistors und desaen Vorteile sind in der
gleichzeitig eingereichton Patentanmeldung (PHH.2370)
näher beschrieben·
Die Stadttor des zweiten und des weiteren Transistors können eine starke Verunroinigungonkonzentration und mehr insbesondere eine Verunreinigungekonzentration, die viel stärker ist als die des Kollektors dos weiteren Transistors, aufweisen«
Die Erfindung bezieht sich weiter auf eine durch Anwendung eines Verfahrens nach der Erfindung hergestellte Halbleitervorrichtung.
Die Erfindung wird an Hand der Zeichnung näher erläutert.
Hg. 1a zeigt schematisoh ein integrierte Halbleitervorrichtung naoh der Erfindung.
Fig. 1b zeigt ein Schaltbild der integrierten Halbleiter* Vorrichtung naoh Fig. 1a,
Die Hg« 2a bis 2g zeigen verschiedene Stufen In der
Kernteilung der Vorrichtung naoh Pig. 1a»
- . ΛΛ BAD ORIGINAL
0 0 9886/0839
PHU. 2371. - 6 -
Sie fig· 3a bis 3· zeigen verschiedene Stufen in der Herstellung einer Abwandlung der Vorrichtung nach der Erfindung»
Die in Fig. 1a dargestellte integrierte Halbleitervorrichtung enthält eine Unterlage 1 und Inseln 3 und 4» die durch Isolierdiffusionen 5a, 5b, 5° getrennt sind und durch Übergänge 6a und 6b von der Unterlage isoliert sind.
Die Figur zeigt eine Unterlag« 1 vom p-Typ und Inseln vom η-Typ. Bs ist einleuchtend dass die Erfindung nicht auf diese Leitfähigkeitetype beschränkt ist. Sie Leitf&higkeitstype können verweohselt sein, wobei die Leitfähigkeitetype der späteren Diffusionen entsprechend zu andern sind»
Die Insel 3 enthält Gebiet· 7 und 8, die die Basis und den Emitter eines Transistors 71 mit diffundierter Basis und Qnitter bilden, wobei dl« Masse der Insel 3 den Kollektor dieses Transistor« bildet. Bin Kollektorkontakt 9 ist im Material der Insel 3 gebildet.
Die Insel 4 enthalt ein Qeblef 10, das den Ebitter ein·· Transistors T2 mit diffundiertem einsigem EkLtter bildet, dessen Diffusionsfront 11a ei oh in einem kleinen Abstand h vom Übergang 6b befindet, und einen Basiskontakt 12. Der Transistor T2 mit diffundierte« einzigem Etoitter wird durch das Haittergebiet 10 gebildet, das duroh den übergang 11, die Basisione 4 und die die Unterlage 1 aufweisende Köllektorsone begrenst ist. SLn Beslskontakt 12 wird in der Insel 4 gebildet.
Flg. Ib »eigt ein bekanntes Sohaltbild einer »onolithisohen Halbleiterschaltung mit komplementären Iransietoren, welohe Sohaltung sur Anpassung von Impedansen bestimmt let und rorsugewelee ml* einer integrierten Halbleitervorrlohtung mit kouplimentlren
009886/06 3 9 bad original
PHN. 2371. - 7 -
!Transistoren T1 und T2 naoh der Erfindung hergestellt ist·
Der Eingang für Signale befindet sioh beim Punkt E auf der Basis 7 des npn Transistors 71 mit diffundierter Basis und Emitter 8 und der Ausgang befindet sich beim Punkt S auf dem Emitter 10 '"•er, Transistors T2 mit diffundiertem einzigem Emitter. Sie Kollektoren der Transistoren T1 und T2 sind mit 3 bzw. 1 bezeichnet.
Sie Speisung erfolgt zwischen einem Punkt A1, der ein positives Potential aufweist und einem Punkt A2, der ein negative· Potential aufweist und mit Erde verbunden ist.
Widerstände R1 und R2 sorgen für die erforderlichen Polarisationen. Sie können auf bekannte Heise in ein monolithisches Gebilde während dessen Herstellung diffundiert sein.
Es wird bemerkt, daes bei dieser Schaltungsanordnung die Spannung, die zwischen dem Kollektor 3 des Transistors T1, der duroh die Masse einer Insel gebildet wird und dem Kollektor 1 eines Translators T2 die durch die Unterlage gebildet wird, angelegt wird, derart ist, dass der übergang 6a in Sperrinhtung polarisiert ist so dass der genannte übergang eine genügende Isolierung zwischen den beiden Transistoren T1 und T2 bildet.
Sie Vorteile der Verwendung der integrierten Halbleitervorrichtung naoh der Erfindung sind bei dieser Schaltungsanordnung beträchtlich. Siese Schaltungsanordnung wirkt nämlich nur genau, wenn der npn-Transistor und der pnp-Transistor eine Verstärkung gleicher Ordnung habenf sie wirkt also nioht mit einem Transistor T2 mit diffundiertem Emitter und Kolloktor. Mit dem Transistor T2 mit diffundiertem einzigem Emitter naoh der Erfindung kann also diese Vorrichtung in integrierter Form hergestellt werden.
009 886/0639 BAD
phn. 2371. - 8 -
Die Fig. 2a bis 2g zeigen die verschiedenen Stufen bei der Herstellung naoh der Erfindung, wobei die Unterlage 1, z.B. vom p-Leitfähigkeitstyp, in Big. 2a dargestellt iet.
Auf der Oberfläche F dieser Unterlage (siehe Fig. 2b) werden Niederschlage 21 vorgesehen aus einem Dotierungsmaterial das dazu bestimmt ist, die Isoliergebiete zu bilden eines Leitfähigkeitstyps, der gleich dem der Unterlage ist sondern mit einem hohen Dotierung«· gehalt«
Dann wird auf der Oberfläche F und den Niederschlägen 21 eine Epitaxialsohioht 2 eines dem der Unterlage entgegengesetzten Leitfähigkeitstyps angeordnet, auf weloher Schicht hohen Widerständen neue Niederschläge 22 und 23 vorgesehen werden, die in Fig. 2d darg·*· stellt sind und aus dem gleiohen Dotierungsei em ent und mit analoger Konzentration wie die der Niederschläge 21 gebildet sind. Die Niederschläge 22, die gegenüber den Niederschlägen 21 angeordnet sind, sind dazu bestimmt, zusammen mit letzteren die Isolierzonen zwischen den Inseln zu bilden, während der Niederschlag 23 dazu bestimmt ist, den önitter 10 des Transistors mit diffundiertem einzigem Qnitter zu bilden.
Während einer ersten Diffusionsbehandlung, die in Fig. 2· dargestellt ist, entstehen aus den gegenüber einander liegenden Niederschlägen 21 und 22 in der Epitaxialsohioht die Isolierzonen 5»» 5*>» 5° mit hohem Dotierungsgehalt, wobei eine Anzahl von Inseln 3 und 4 gebildet wird·
Gleichzeitig entsteht auf dem Niederschlag 23 ein Gebiet 10 mit starker Dotierung,
Mit einer zweiten Diffusionebshandlung erhält man das Gebiet 7 (Fig. 2f) vom gloiohon Leitfähigkeitstyp wie die Gebiet· 5a,
- ■■■'.·■ .00988 6/06 3 9 ^ original
PIDT. 2371.
5bt 5o und 10 die bereits gebildet sind aber mit einem weniger hohen Verunreinigungengehalt. Dieses Gebiet 7 WiXd die Basis des Transistors T1 mit diffundiertem önitter und Baeis,
Während einer dritten Diffusionsbehandlung werden die Gebiete 8, 9 und 12 der Hg. 2g gebildet mit dem gleiohen Leitfähigkeitstyp wie der der Epitaxialsohleht aber mit einer hohen Verunreinigungenkonzentration. Das Gebiet δ ist dazu bestimmt) den Hnitter ™ des Transistors T1 mit diffundierter Basis und Emitter zu bilden. Die Gebiete 9 und 12 die vom gleiohen Leitfähigkeittyp sind wie die Gebiete 3 und 4 aber mit einem höheren Dotierungsgehalt, bilden den Kollektorkontakt des Transistors T1 mit diffundierter Basis und Bnitter bzw. den Basiskontakt des Transistors T2 mit diffundiertem einzigen Hnitter.
Die Diffusionsbehandlungen werden auf übliche Weise mittels einer maskierenden Siliziumoxydschioht durchgeführt.
Sohliesolioh werden auf übliohe Weise öffnungen in di· ( Oxydschicht (der Deutliohkeit halber nioht dargestellt) angebracht für die Kontakte» die durch Metallisierung erhalten werden.
Beispielsweise wird jetzt die Herstellung einer monolithischen Halbleitervorrichtung beschrieben mit drei Transistoren/ einem npn-Transistor T'1 mit diffundierter Basis und Unittar, und zwei pnp-Tranaistoren, den einen, T13» mit diffundiertem Etaitter und Kollektor, dem anderen, T12, alt diffundiertem einzigem Emitter (siehe PLg. 3·)·
Da· Auegangematerial ist «ine Siliaiumooheibe, die in VIg. 3a mit 31 bezeichnet i«t| dies· Scheibe ist eine einkrietallini»oh· Unterlage rom p-Typ Bit einem spesiflochen Widerstand von B.B, 10 Oho/oa und einer Stärk· von *tw» 1Or Mikron.
009886/0 639 bad original
PHN. 2371. - 10 -
Auf der Oberfläche F wird ein η-Typ Arsenniederaohlag 50 mit einer groseen Oberflächenkonzentration bei einer Temperatur von 1100° C gebildet. Diese Konzentration beträgt etwa 10 At/om . Dieser Niederschlag 50 ist dazu bestimmt, auf übliche Weise eine "begrabene" Sohicht im Kollektor des transistors T11 zu bilden um den .Kollektorreihenwiderstand zu verringern«
Weiter werden auf der Oberfläche P durch Vordiffusion auf übliohe Weise p-Typ Bornie-dersohläge 34 mit einer grossen Oberflächenkonzentration bei einer Temperatur von etwa 1000 C angeordnet» Diese Konzentration beträgt etwa 10 At/om .
Auf der Oberfläche P der Unterlage 31 wird bei einer Temperatur von etwa 1200° C nach einem üblionen Verfahren eine Epitaxial schicht 32 vom η-Typ angeordnet mit einer Stärke von 10 Mikron und einem »peeifisohen Widerstand von 0,5 Ohm om·
Auf dieser Sohicht 32 werden Borniederaohläge 35 gegenüber den Niederschlägen 34 auf gleiche Weise angeordnet wie letztere· Gleichzeitig werden die Niederschläge 36 und 37 angeordnet, die dam bestimmt sind, die Etaitter der Transistoren T*2 und T13 zu bilden. Diese Niederschläge 35, 36» 37» die stark p+ dotiert sind, sind in Fig. 3b dargestellt.
Dann wird eine erste Bordiffuaionebehandlung bei einer Temperatur von 1200° C in neutraler Atmosphäre durchgeführt) die Niederschläge 34 und 35 vereinigen eioh duroh Diffusion und bilden die Ieo-Uerzonen 38 wie in Hg. 3o dargestellt, während die Niederschlüge 36 und 37 die Oebiete 41 und 42 bilden, die die Quitter der Transistoren T* 2 und T13 bilden· Sie Gebiet· 38, 41 und 42 sind «Urk p+ dotiert· Die Gebiet* 38 haben Diffusionafronten 38» in der Unterlage 31. Die··
0 09886/063 9 bad original
Diffuaionsfronten sind nioht in den folgenden Figuren dargestellt, denn aie bildon keine pn-Ubergänge.
Arsen diffundiert langsamer als Bor, woduroh die begrabene Schicht 5° verhä"ltnismäS3ig dünn bleibt.
Dann werden auf übliche Weise Borniedersohläge bei einer
Temperatur von 900° C gebildet, die der Deutlichkeit halber nicht in A den Figuren dargestellt sind. Die Borkonzentration beträgt etwa 10 At/cm . Aus diesen Niederschlägen werden duroh Diffusion bei 1200° G die GeMote 43 (Basis dos Transistors T1 1) und 44 (Kollektor des Transistors T13) erhalten. Diese Gebiete sind vom p-Typ und viel 3ohwä'cher dotiert als die Gebiete 36» 41 und 42. Es ist zu bemerken, dass das Gebiet 44 das Gebiet 42 umgibt.
Schliosslich worden auf übliche Weise die n+ Gebiete 45, 46, 47 und 48 gebildet, die bzw. den Basiskontakt des Transistors T1, den linittor dos Transistors TM, den Basiskontakt des Transistors T12 und den Basiskontakt des Transistors T'3 bilden.
Alle Diffusionsbehandlungen werden auf übliche Weise
durchgeführt mittels einer der Deutlichkeit halber nicht dargestellten maskierenden Siliziumoxydsohicht. Uetallkontakte können auf übliche Weise durch Öffnungen in der Oxydsohicht mit den Transistoren verbunden werden.
Selbstverständlich sind im Rahmen dieser Erfindung nooh viele Andorangen möglich.
009886/0639
BAD ORIGINAL

Claims (4)

PHN. 2371. - 12 - PATENTANSPRÜCHE«
1. Verfahren zur Herstellung einer integrierten Halbleitervorrichtung, "bei dem eine epitaxLale Halbleiteraohicht rom einen Leitfähigkeitstyp auf einer Halbleiterunterlage des entgegengesetzten Leitfähigkeitstype angeordnet wird und die Epitaiialsohicht in Inseln vom einen LeitfÄhigkeitstyp zerteilt wird durch Anordnung von Isolierzonen vom entgegengesetzten Leitfähigkeitstyp duroh Diffusion von den einander gegenüberliegenden Seiten der Epitaxialschiokt her und in wenigsten· einer Insel ein erster Transistor mit diffundierter Basis und Emitterzone gebildet wird, dessen Kollektorzone duroh die Insel selbst gebildet wird, dadurch gekennzeichnet, dass in einer anderen Insel wenigstens ein zweiter Transistor gebildet wird, der gegenüber dem ersten Transistor vom komplimentären Typ ist und dessen Emitterzone duroh Diffusion gleichzeitig mit den Isolierzonen angeordnet wird und in dem die Insel selbst die Basiszone und die Unterlage die Kollektorzone bildet wonach, ebenfalls duroh Diffusion, die Basis und der Emitter des ersten Transistors gebildet werden·
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass erste Niederschläge, die stark dotiert und vom gleichen Leitfähigkeitstyp sind wie die Unterlage, auf einer Oberfläche letzterer angeordnet werden, die darauf mit der Epitaxialsohicht bedeokt wird, worauf gleichzeitig auf der freien Oberfläche der Epitaxialsohioht zweite Niederschläge vom gleichen Typ wie die ersten und denen entsprechend angeordnet werden, wobei die ersten und zweiten Niederschläge zum Erhalten der Isolierzonen dienen und wenigstens ein örtlicher Niederschlag, vorzugsweiee vom gleichen Material wie das der genannten ersten und zweiten
009886/0639
BAD ORIGINAL
PHN. 2371.
- 13 -
Niederschläge, der dazu bestimmt ist, den Emitter des zweiten Transistors zu bilden, worauf die Unterlage, die Epitaxialsohicht und. die ITiodersohläge auf die Diffusionstemperatur dieser Niederschläge gebraoht werden.
3» Verfahren naoh Anspruoh 2, dadurch gekennzeichnet, dass die Niederschläge durch Vordiffusion bei hoher Temperatur erhalten
werden.
4. Verfahren naoh Anspruoh 2, daduroh gekennzeichnet, daes in einer weiteren Insel der integrierten Halbleitervorrichtung wenigstens ein weiterer Tranaistor mit diffundiertem Einitter und einem diffundierten Kollektor angeordnet wird, dessen Etaitter gleichzeitig mit dem des genannten zveiten Transistors gebildet wird und dessen Kollektor gleichzeitig mit der Basis des genannten ersten Transistors gebildet
wird.
5, Durch Anwendung eines Verfahrene naoh der Erfindung hergestellte integrierte Halbleitervorrichtung.
009886/0639 ^0 °»ginal
Leerseite
DE19681639353 1967-02-07 1968-02-03 Verfahren zur Herstellung einer integrierten Halbleiteranordnung Expired DE1639353C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR93984A FR1520515A (fr) 1967-02-07 1967-02-07 Circuits intégrés comportant des transistors de types opposés et leurs procédésde fabrication
FR93984 1967-02-07
DEN0032069 1968-02-03

Publications (3)

Publication Number Publication Date
DE1639353A1 true DE1639353A1 (de) 1971-02-04
DE1639353B2 DE1639353B2 (de) 1976-04-08
DE1639353C3 DE1639353C3 (de) 1976-11-25

Family

ID=

Also Published As

Publication number Publication date
DE1639353B2 (de) 1976-04-08
NL6801631A (de) 1968-08-08
US3562032A (en) 1971-02-09
SE325963B (de) 1970-07-13
BE710403A (de) 1968-08-06
GB1211117A (en) 1970-11-04
AT307502B (de) 1973-05-25
CH469363A (de) 1969-02-28
FR1520515A (fr) 1968-04-12

Similar Documents

Publication Publication Date Title
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE69132570T2 (de) Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3400295A1 (de) Halbleiterbauteil
DE4444776A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE2554426C3 (de) Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE69332112T2 (de) Verbesserter biolarer Transistor
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE19719670C2 (de) SRAM-Halbleiterspeichervorrichtung mit einem bipolaren Transistor und Verfahren zur Herstellung derselben
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE69111912T2 (de) Herstellungsverfahren eines Bipolartransistors, der umgekehrten Vorspannungen standhält.
DE1639353A1 (de) Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
EP0418422B1 (de) CMOS-kompatibler Bipolartransistor mit verringerter Kollektor/Substrat-Kapazität und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee