DE4444776A1 - Verfahren zur Herstellung eines Bipolartransistors - Google Patents
Verfahren zur Herstellung eines BipolartransistorsInfo
- Publication number
- DE4444776A1 DE4444776A1 DE4444776A DE4444776A DE4444776A1 DE 4444776 A1 DE4444776 A1 DE 4444776A1 DE 4444776 A DE4444776 A DE 4444776A DE 4444776 A DE4444776 A DE 4444776A DE 4444776 A1 DE4444776 A1 DE 4444776A1
- Authority
- DE
- Germany
- Prior art keywords
- base
- layer
- oxide layer
- forming
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 82
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000004566 building material Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/059—Germanium on silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/067—Graded energy gap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft die Herstellung einer Halbleiterschaltung und insbesondere
ein Verfahren zur Herstellung eines Bipolartransistors, bei dem der Emitter, die
Basis und der Kollektor vertikal selbstjustierend sind.
Um die Betriebseigenschaften einer Halbleiter-Schalteinrichtung in der Halbleiter
technik zu verbessern, hat man mehrere Typen von Heteroübergangs-Bipolartran
sistoren entwickelt. Einer davon weist statt einer Silizium-Basis typischerweise
eine SiGe-Basis auf und hat die Eigenschaft einer kleiner werdenden Energieband
lücke und einer vom Ge-Gehalt der SiGe-Basis abhängigen Abstufung.
Da so ein Heteroübergangs-Bipolartransistor ähnlich wie ein bekannter Homoüber
gangs-Transistor unter Verwendung von Polysilizium als Material zur Bildung von
Basis- und Emitterbereichen und außerdem als Fremdatom-Diffusionsquelle des
Emitterbereichs sowie unter Verwendung einer SiGe-Basis hergestellt wird, um den
Emitterinjektionswirkungsgrad zu vergrößern, und der Basisbereich durch einen
ultradünnen Film gebildet wird, der mit Fremdatomen hoher Konzentration dotiert
ist, weist der Heteroübergangs-Transistor eine wesentliche bessere Stromverstär
kung und Schaltgeschwindigkeit auf.
Da die Integration von Halbleiterschaltungen immer weiter verbessert wird, d. h.,
da Halbleiterschaltungen größenmäßig weiter verkleinert werden, hat man ein
selektives Aufwachsen entwickelt, um eine in einer Basis auf einem aktiven
Bereich einer Schaltung und zwischen ihrer Basis und ihrem Kollektor auftretende
Parasitärkapazität zu verkleinern. Um eine dünne Basiselektrode zu bilden, wird
außerdem ein Metallsilizid (TiSi₂) anstelle von Polysilizium verwendet.
Fig. 1 zeigt den Aufbau eines bekannten Heteroübergangs-Bipolartransistors, bei
dem die Basis durch superselbstjustierendes selektives Aufwachsen gebildet wird.
Unter Bezugnahme auf Fig. 1 wird nachstehend das Herstellungsverfahren des
bekannten Heteroübergangs-Bipolartransistors beschrieben.
Zuerst wird nach aufeinanderfolgendem Bilden eines n⁺-leitenden Subkollektors 1,
eines n⁺-leitenden Kollektors 3 und eines Kollektorsenkers 16 auf einem Substrat
1 eine Grabentrennung durchgeführt, um einen Graben im Substrat 1 zu bilden.
Danach wird ein Isoliermaterial in den Graben gefüllt, um eine Isolierschicht 4 zur
Schaltungstrennung zu bilden.
Außerdem wird ein aktiver Bereich des Transistors abgegrenzt, indem ein aus einer
Isolierschicht 5, einer p⁺-leitenden Polysiliziumschicht 6, einer Isolierschicht 7 und
einer Seitenwand-Nitridschicht 8 bestehendes Muster gebildet wird und dann
Fremdatome in den aktiven Bereich injiziert werden, um einen n-leitenden
Kollektorbereich 9 zu bilden, wodurch die Hochstromeigenschaften des Transistors
verbessert werden können.
Als nächstes werden in dem so gebildeten aktiven Bereich eine SiGe-Basis 10, die
als Eigenleitungs-Basis dient, und eine Polysiliziumschicht 11 für eine elektrische
Verbindung zwischen der p⁺-leitenden Polysiliziumschicht 6 und der Basis 10
unter Verwendung von Gasquellen-MBE (MBE = Molekularstrahlepitaxie) aufein
anderfolgend aufgewachsen. Daher wird ein zwischen dem Kollektor und der Basis
gebildeter Parasitärkapazitätsbereich auf die Breite der Polysiliziumschicht 11
beschränkt.
Nach Bildung einer Seitenwand-Isolierschicht 12 auf der Eigenleitungs-Basis 10
durch ein bekanntes anisotropisches Ätzverfahren wird schließlich ein Emitter 13
selbstjustiert und werden Elektroden 15 darauf gebildet, wie in Fig. 1 gezeigt.
Wie oben beschrieben, besteht die Eigenleitungs-Basis 10 aus SiGe, um den
Emitterinjektionswirkungsgrad zu vergrößern, und sind sowohl Kollektor und Basis
als auch Emitter und Basis selbstjustierend. Da der Parasitärkapazitätsbereich der
Basis auf einen Bereich beschränkt ist, der der Seitenwand-Nitridschicht 8 und der
Seitenwand-Isolierschicht 12 entspricht, kann die Parasitärkapazität abhängig von
einer Steuerung der Gesamtbreite der Seitenwand-Nitridschicht 8 und der Seiten
wand-Isolierschicht 12 verkleinert werden.
Im Herstellungsablauf ist es jedoch ungünstig, die Polysiliziumschicht 11 mit einem
vorbestimmten Muster unter Verwendung von horizontalem Naßätzen der Isolier
schicht 5 zu bilden und den Parasitärkapazitätsbereich zwischen dem Kollektor
und der Basis abzugrenzen, da die Gleichförmigkeitsstabilität und die Reproduktion
eines solchen Herstellungsablaufs ernstlich verringert sind. Als Folge davon wird
die Leistungsfähigkeit der so hergestellten Schaltung ernstlich verringert.
Um die Basis 10 und die Polysiliziumschicht 11 zu bilden, muß außerdem zweimal
ein äußerst langsames, selektives Dünnfilm-Aufwachsen durchgeführt werden. Da
ihre Baumaterialien außerdem voneinander verschieden sind, sind ihre Bildungs
prozesse sehr kompliziert. Somit entsteht das Problem, daß die Produktions
ausbeute verringert wird.
Wird Polysilizium äußerst dünn auf der Dünnfilm-Basis 10 aufgewachsen, entsteht
außerdem das Problem, daß eine solche extreme Dünnfilm-Basis bei Auftreten
eines Defekts darin einen sehr ungünstigen Einfluß auf die Schaltung ausübt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines
Bipolartransistors zu schaffen, bei dem der Emitter, die Basis und der Kollektor
vertikal selbstjustierend sind, um den Herstellungsablauf zu vereinfachen und die
Integration und die die Leistungsfähigkeit des Transistors zu verbessern.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Herstellung eines
Bipolartransistors gelöst, welches folgendes umfaßt: Bilden eines leitenden vergra
benen Kollektorbereichs in einem Siliziumsubstrat unter Verwendung einer Ionen
implantation von Fremdatomen und Warmglühen; aufeinanderfolgendes Bilden
einer ersten Siliziumoxidschicht, einer ersten Nitridschicht, einer ersten Poly
siliziumschicht, einer Oxidschicht, einer zweiten Nitridschicht und einer mit Fremd
atomen dotierten zweiten Polysiliziumschicht; selektives Entfernen der zweiten
Nitridschicht und der zweiten Polysiliziumschicht, um ein Muster zu bilden; aufein
anderfolgendes Bilden einer zweiten Siliziumoxidschicht, einer dritten Nitridschicht
und einer dritten Siliziumoxidschicht darauf; Bilden einer gemusterten Foto
lackschicht darauf, um aktive und inaktive Bereiche abzugrenzen, und Entfernen
mehrerer Schichten auf dem aktiven Bereich, um eine Öffnung zu bilden; Bilden
einer Seitenwand auf beiden Seiten der Öffnung; Bilden eines Kollektors auf einem
Oberflächenteil des vergrabenen Kollektorbereichs bis zu einer Unterseite der
zweiten Polysiliziumschicht; Entfernen der Seitenwand und der dritten
Nitridschicht, um eine Seitenfläche der zweiten Polysiliziumschicht freizulegen;
selektives Bilden einer Basis auf einer Oberseite des Kollektors einschließlich einer
Seitenfläche der zweiten Polysiliziumschicht; Bilden einer ersten Seitenwand-
Oxidschicht auf beiden Seiten der Basis und der zweiten Siliziumoxidschicht, um
einen Emitterbereich abzugrenzen; Bilden eines Emitters auf der Basis; und Bilden
von Elektroden darauf.
In einer Ausführungsform umfaßt das Entfernen der mehreren Schichten auf dem
aktiven Bereich, um die Öffnung zu bilden, weiterhin, eine zweite Seitenwand-
Oxidschicht an einer frei liegenden Seitenfläche der ersten Polysiliziumschicht zu
bilden.
In einer Ausführungsform umfaßt das Bilden der zweiten Seitenwand-Oxidschicht,
die Oxidschicht und die auf dem aktiven Bereich gebildete erste Polysiliziumschicht
zu entfernen, ein Warmglühen durchzuführen, um einen freiliegenden Teil der
ersten Polysiliziumschicht zu oxidieren und um eine erste Seitenwand-Oxidschicht
darin zu bilden, und die erste Nitridschicht und die erste Siliziumoxidschicht auf
dem aktiven Bereich zu entfernen, um einen Oberflächenteil des vergrabenen
Kollektorbereichs freizulegen.
In einer Ausführungsform umfaßt das Bilden des Kollektors, gleichzeitig mit einem
selektiven Kristallaufwachsen eine Fremdatominjektion durchzuführen, wodurch
der Kollektor Leitfähigkeit erhalten kann.
In einer Ausführungsform umfaßt das Bilden des Kollektors, durch selektives
Kristallaufwachsen eine Einkristall-Siliziumschicht auf der freiliegenden Oberfläche
des vergrabenen Kollektorbereichs zu bilden, bevor in die Einkristall-Siliziumschicht
Fremdatome injiziert werden.
In einer Ausführungsform besteht die Basis aus einer Einkristall-SiGe-Schicht, die
mit Fremdatomen in der hohen Konzentration von 1×10¹⁸ cm-3 oder mehr dotiert
ist.
In einer Ausführungsform besteht die Basis entweder aus einer SiGe/Si-Schicht
oder aus einer Si/SiGe/Si-Schicht.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite
und der Oberseite der Basis linear geändert. Außerdem ist der Ge-Gehalt der Basis
im Bereich von 3% oder weniger konstant.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite
und der Oberseite der Basis im Bereich von 30% bis 0% linear geändert.
In einer Ausführungsform ist der Ge-Gehalt der Basis zwischen der Unterseite und
einer vorbestimmten Höhe der Basis im Bereich von 30% oder weniger konstant
und wird zwischen der vorbestimmten Höhe und der Oberseite der Basis im
Bereich von 30% bis 0% geändert.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite
und einer vorbestimmten Höhe der Basis im Bereich von 0% bis 30% linear
geändert und zwischen der vorbestimmten Höhe und der Oberseite der Basis im
Bereich von 30% bis 0% geändert.
In einer Ausführungsform besteht die erste Seitenwand-Oxidschicht entweder aus
Bor enthaltendem BSG oder aus Phosphor enthaltendem PSG.
Durch dieses Herstellungsverfahren wird ein aktiver Bereich durch Fotolithografie
abgegrenzt, und dadurch kann eine Grabentrennung, die für eine Verringerung der
Integration und der Leistungsfähigkeit der Schaltung verantwortlich ist, in dem
Verfahren weggelassen werden. Als Folge davon kann der Herstellungsablauf
vereinfacht werden und kann die Integration verbessert werden.
Außerdem kann eine Parasitärkapazität wesentlich verkleinert werden, da zwi
schen einem Substrat und einer Verbindungselektrode gebildete Isolierschichten
durch mehrere dünne Filme gesteuert werden können, die durch die Fotolithografie
gemustert werden. Als Folge davon kann die Reproduktion von Bipolartransistoren
und ihre Produktionsausbeute in hohem Maße verbessert werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden
Beschreibung der bevorzugten Ausführungsform und aus der Zeichnung, auf die
Bezug genommen wird. In der Zeichnung sind:
Fig. 1 eine Querschnittsansicht, die einen typischen Aufbau eines bekannten
Heteroübergangs-Bipolartransistors zeigt, bei dem eine Basis durch ein superselbst
justierendes selektives Aufwachsen gebildet wird;
Fig. 2 eine Querschnittsansicht, die den Aufbau eines durch das Herstellungs
verfahren der Erfindung hergestellten Bipolartransistors zeigt; und
Fig. 3a bis 3j Querschnittsansichten sind, die die Prozesse zur Herstellung des
Bipolartransistors gemäß der Ausführungsform der Erfindung zeigen.
Da bei dem durch das Verfahren der Erfindung hergestellten Bipolartransistor ein
Emitter 34, eine Basis 32 und ein Kollektor 31 vertikal selbstjustierend sind, wobei
auf Fig. 2 Bezug genommen wird, ist es möglich, den Emitter und den Kollektor
gegeneinander auszutauschen.
Da ein aktiver Bereich durch in der Technik bekannte Fotolithografie abgegrenzt
wird, ist es nicht notwendig, einen Graben zur Schaltungstrennung zu bilden.
Nachstehend wird das Herstellungsverfahren eines Bipolartransistors gemäß der
Erfindung unter Bezugnahme auf Fig. 3a bis 3j im Detail beschrieben.
Wie in Fig. 3a gezeigt, werden durch Ionenimplantation Fremdatome mit hoher
Konzentration in ein Siliziumsubstrat 21 injiziert und geglüht, um einen leitenden
vergrabenen Kollektorbereich 22 zu bilden. Als nächstes werden auf dem
Siliziumsubstrat 21 aufeinanderfolgend mehrere Schichten gebildet, zum Beispiel
eine SiO₂-Schicht 23, eine Nitridschicht 24, eine Polysiliziumschicht 25, eine
Oxidschicht 26, eine Nitridschicht 27 und eine mit Fremdatomen dotierte leitende
Polysiliziumschicht 28. Die Nitridschicht 27 und die Polysiliziumschicht 28 werden
dann teilweise entfernt, um ein Muster zu bilden. Außerdem werden aufeinander
folgend eine Siliziumoxidschicht 29, eine Nitridschicht 17 und eine Siliziumoxid
schicht 18 darauf gebildet. Als Folge davon wird die in Fig. 3a gezeigte Struktur
hergestellt.
Nach dem Abgrenzen von aktiven und inaktiven Bereichen unter Verwendung
einer (nicht gezeigten) gemusterten Fotolackschicht werden die mehreren Schich
ten auf der Oxidschicht 26 unter Verwendung der gemusterten Fotolackschicht als
Maske bis zu einer Oberseite der Oxidschicht 26 entfernt, um dadurch eine
Öffnung zu bilden, und danach wird auf beiden Seiten der Öffnung eine Seiten
wand 19 gebildet, wobei auf Fig. 3b Bezug genommen wird.
Wie in Fig. 3c gezeigt, werden anschließend die freiliegende Oxidschicht 26 und
die auf dem aktiven Bereich gebildete Polysiliziumschicht 25 aufeinanderfolgend
bis zu einer Oberseite der Nitridschicht 25 entfernt, und danach wird auf einer
freiliegenden Oberfläche der auf dem inaktiven Bereich gebildeten Polysilizium
schicht 25 durch Warmglühen eine Seitenwand-Oxidschicht 30 gebildet.
Außerdem werden die freiliegende Nitridschicht 25 und die SiO₂-Schicht 23 auf
dem aktiven Bereich entfernt, um einen Oberflächenteil des vergrabenen Kollektor
bereichs 22 freizulegen, wie in Fig. 3d gezeigt.
In der Öffnung wird ein Einkristall-Siliziumkollektor 31 von einem Leitfähigkeitstyp
selektiv auf dem Oberflächenteil des vergrabenen Kollektorbereichs 22 bis zu einer
Unterseite der mit Fremdatomen dotierten Polysiliziumschicht 28 aufgewachsen,
wie in Fig. 3e gezeigt. Das heißt, die Höhe des Einkristall-Siliziumkollektors 31
wird durch die Dicke der zwischen der Polysiliziumschicht 28 und dem Substrat 21
gebildeten mehreren Schichten gesteuert. In den Einkristall-Siliziumkollektor 31
werden Fremdatome injiziert, wodurch der Einkristall-Siliziumkollektor 31 Leitfähig
keit erhalten kann. In dieser Ausführungsform ist dargestellt, daß die Fremdatome
gleichzeitig mit dem Aufwachsen des Einkristall-Siliziumkollektors 31 injiziert
werden. Die Fremdatome können aber auch nach Bildung des Einkristall-Silizium
kollektors 31 durch Ioneninjektion oder Ionendiffusion in den Kollektor 31 injiziert
und warmgeglüht werden, wodurch der Einkristall-Siliziumkollektor 31 Leitfähigkeit
erhalten kann.
In Fig. 3f werden die Nitridschicht 17 und die Seitenwand 19 entfernt, um eine
Seitenfläche der Polysiliziumschicht 28 als Eigenleitungs-Basisbereich freizulegen.
Als nächstes wird eine Basis 32 selektiv auf einer Oberseite des Kollektors 31 und
der freigelegten Seitenfläche der Eigenleitungs-Basis 28 aufgewachsen, wie in Fig.
3g gezeigt. Als Eigenleitungs-Basis 28 kann ein SiGe-, SiGe/Si oder Si/SiGe/Si-
Einkristall verwendet werden. Im Falle, daß als Eigenleitungs-Basis 32 SiGe
verwendet wird, wird eine Fremdatomkonzentration von 1×10¹⁸ cm-3 oder mehr
darin injiziert. Im Falle, daß als Eigenleitungs-Basis 32 Si/SiGe verwendet wird,
wird eine Fremdatomkonzentration von 1×10¹⁸ cm-3 oder mehr nur in eine
Oberseite der Eigenleitungs-Basis 32 injiziert. Der Ge-Gehalt der SiGe-Basis kann
linear gesteuert werden.
Die SiGe-Basis kann zum Beispiel auf eine solche Weise gebildet werden, daß der
Ge-Gehalt im Bereich von 30% oder weniger konstant ist, oder der Ge-Gehalt kann
zwischen der Unterseite und der Oberseite der SiGe-Basis von 30% bis 0% linear
geändert werden. Außerdem kann die SiGe-Basis auf eine solche Weise gebildet
werden, daß ihr Ge-Gehalt zwischen der Unterseite der Basis und einer vorbe
stimmten Höhe im Bereich von 30% oder weniger konstant ist und zwischen der
vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0%
linear geändert wird, oder daß ihr Ge-Gehalt zwischen ihrer Unterseite und einer
vorbestimmten Höhe im Bereich von 0% bis 30% linear zunehmend geändert wird
und zwischen der vorbestimmten Höhe und ihrer Oberseite im Bereich von 30%
bis 0% linear abnehmend geändert wird. Der Ausdruck "linear" bedeutet hier, daß
der Ge-Gehalt der Basis zunehmend oder abnehmend geändert wird.
Wie in Fig. 3h gezeigt, wird außerdem auf beiden Seiten der Basis 32 und der
Siliziumoxidschicht 29 eine Seitenwand-Oxidschicht 33 gebildet, um einen Emitter
bereich zu bilden, und danach Polysilizium mit einer Fremdatomkonzentration von
10²⁰ cm-3 oder mehr in die Öffnung gefüllt, um einen leitenden Emitter 34 zu
bilden.
Wird ein NPN-Transistor hergestellt, so wird als Seitenwand-Oxidschicht 33 Bor
enthaltendes BSG (Borsilikatglas) verwendet. Wird andererseits ein PNP-Transistor
hergestellt, so wird als Seitenwand-Oxidschicht 33 Phosphor enthaltendes PSG
(Phosphorsilikatglas) verwendet.
Wie in Fig. 3i und 3j gezeigt, werden nach Ablagerung einer Schutzschicht 35
darauf Metallkontaktlöcher für den Kollektor, den Emitter und die Basis gebildet.
Danach wird eine Metallisierung durchgeführt, um entsprechende Elektroden 36 zu
bilden, und somit sind die Herstellungsprozesse abgeschlossen.
Dem Herstellungsverfahren der Erfindung gemäß wird ein aktiver Bereich durch
Fotolithografie abgegrenzt, und dadurch kann eine Grabentrennung, die für eine
Verringerung der Integration und der Leistungsfähigkeit der Schaltung verantwort
lich ist, in dem Verfahren weggelassen werden. Als Folge davon kann der Herstel
lungsablauf vereinfacht werden und kann die Integration verbessert werden.
Außerdem kann eine Parasitärkapazität wesentlich verkleinert werden, da zwi
schen einem Substrat und einer Verbindungselektrode gebildete Isolierschichten
durch mehrere dünne Filme gesteuert werden können, die durch die Fotolithografie
gemustert werden. Als Folge davon kann die Reproduktion von Bipolartransistoren
und ihre Produktionsausbeute in hohem Maße verbessert werden. Der durch das
Verfahren der Erfindung hergestellte Bipolartransistor ist daher bei einem Compu
tersystem mit schneller Informationsverarbeitung und niedrigem Stromverbrauch,
einem Kommunikationssystem und dergleichen anwendbar.
Für den Fachmann ergeben sich natürlich verschiedene andere Modifizierungen,
die im Rahmen und im Geiste der Erfindung leicht realisiert werden können.
Claims (13)
1. Verfahren zur Herstellung eines Bipolartransistors, gekennzeichnet durch:
Bilden eines leitenden vergrabenen Kollektorbereichs (22) in einem Siliziumsubstrat (21) unter Verwendung einer Ionenimplantation von Fremdatomen und Warm glühen;
aufeinanderfolgendes Bilden einer ersten Siliziumoxidschicht (23), einer ersten Nitridschicht (24), einer ersten Polysiliziumschicht (25), einer Oxidschicht (26), einer zweiten Nitridschicht (27) und einer mit Fremdatomen dotierten zweiten Polysiliziumschicht (28);
selektives Entfernen der zweiten Nitridschicht und der zweiten Polysiliziumschicht, um ein Muster zu bilden;
aufeinanderfolgendes Bilden einer zweiten Siliziumoxidschicht (29), einer dritten Nitridschicht (17) und einer dritten Siliziumoxidschicht (18) darauf;
Bilden einer gemusterten Fotolackschicht darauf, um aktive und inaktive Bereiche abzugrenzen, und Entfernen mehrerer Schichten auf dem aktiven Bereich, um eine Öffnung zu bilden;
Bilden einer Seitenwand (19) auf beiden Seiten der Öffnung;
Bilden eines Kollektors (31) auf einem Oberflächenteil des vergrabenen Kollektor bereichs bis zu einer Unterseite der zweiten Polysiliziumschicht;
Entfernen der Seitenwand und der dritten Nitridschicht, um eine Seitenfläche der zweiten Polysiliziumschicht freizulegen;
selektives Bilden einer Basis (32) auf einer Oberseite des Kollektors einschließlich einer Seitenfläche der zweiten Polysiliziumschicht;
Bilden einer ersten Seitenwand-Oxidschicht (33) auf beiden Seiten der Basis und der zweiten Siliziumoxidschicht, um einen Emitterbereich abzugrenzen;
Bilden eines Emitters (34) auf der Basis; und
Bilden von Elektroden (36) darauf.
Bilden eines leitenden vergrabenen Kollektorbereichs (22) in einem Siliziumsubstrat (21) unter Verwendung einer Ionenimplantation von Fremdatomen und Warm glühen;
aufeinanderfolgendes Bilden einer ersten Siliziumoxidschicht (23), einer ersten Nitridschicht (24), einer ersten Polysiliziumschicht (25), einer Oxidschicht (26), einer zweiten Nitridschicht (27) und einer mit Fremdatomen dotierten zweiten Polysiliziumschicht (28);
selektives Entfernen der zweiten Nitridschicht und der zweiten Polysiliziumschicht, um ein Muster zu bilden;
aufeinanderfolgendes Bilden einer zweiten Siliziumoxidschicht (29), einer dritten Nitridschicht (17) und einer dritten Siliziumoxidschicht (18) darauf;
Bilden einer gemusterten Fotolackschicht darauf, um aktive und inaktive Bereiche abzugrenzen, und Entfernen mehrerer Schichten auf dem aktiven Bereich, um eine Öffnung zu bilden;
Bilden einer Seitenwand (19) auf beiden Seiten der Öffnung;
Bilden eines Kollektors (31) auf einem Oberflächenteil des vergrabenen Kollektor bereichs bis zu einer Unterseite der zweiten Polysiliziumschicht;
Entfernen der Seitenwand und der dritten Nitridschicht, um eine Seitenfläche der zweiten Polysiliziumschicht freizulegen;
selektives Bilden einer Basis (32) auf einer Oberseite des Kollektors einschließlich einer Seitenfläche der zweiten Polysiliziumschicht;
Bilden einer ersten Seitenwand-Oxidschicht (33) auf beiden Seiten der Basis und der zweiten Siliziumoxidschicht, um einen Emitterbereich abzugrenzen;
Bilden eines Emitters (34) auf der Basis; und
Bilden von Elektroden (36) darauf.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Entfernen der
mehreren Schichten auf dem aktiven Bereich, um die Öffnung zu bilden, weiterhin
umfaßt, eine zweite Seitenwand-Oxidschicht (30) an einer freiliegenden Seiten
fläche der ersten Polysiliziumschicht zu bilden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Bilden der
zweiten Seitenwand-Oxidschicht umfaßt, die Oxidschicht und die auf dem aktiven
Bereich gebildete erste Polysiliziumschicht zu entfernen, ein Warmglühen durch
zuführen, um einen freiliegenden Teil der ersten Polysiliziumschicht zu oxidieren
und um eine erste Seitenwand-Oxidschicht darin zu bilden, und die erste Nitrid
schicht und die erste Siliziumoxidschicht auf dem aktiven Bereich zu entfernen, um
einen Oberflächenteil des vergrabenen Kollektorbereichs freizulegen.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bilden des
Kollektors umfaßt, gleichzeitig mit einem selektiven Kristallaufwachsen eine
Fremdatominjektion durchzuführen, wodurch der Kollektor Leitfähigkeit erhalten
kann.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bilden des
Kollektors umfaßt, durch selektives Kristallaufwachsen eine Einkristall-Silizium
schicht auf der freiliegenden Oberfläche des vergrabenen Kollektorbereichs zu
bilden, bevor in die Einkristall-Siliziumschicht Fremdatome injiziert werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basis aus einer
Einkristall-SiGe-Schicht besteht, die mit Fremdatomen in der hohen Konzentration
von 1×10¹⁸ cm-3 oder mehr dotiert ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basis entweder
aus einer SiGe/Si-Schicht oder aus einer Si/SiGe/Si-Schicht besteht.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basis zwischen der Unterseite und der Oberseite der Basis linear geändert wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basis im Bereich von 3% oder weniger konstant ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basis zwischen der Unterseite und der Oberseite der Basis im Bereich von 30% bis
0% linear geändert wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich
von 30% oder weniger konstant ist und zwischen der vorbestimmten Höhe und
der Oberseite der Basis im Bereich von 30% bis 0% geändert wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ge-Gehalt der
Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich
von 0% bis 30% linear geändert wird und zwischen der vorbestimmten Höhe und
der Oberseite der Basis im Bereich von 30% bis 0% geändert wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste
Seitenwand-Oxidschicht entweder aus Bor enthaltendem BSG oder aus Phosphor
enthaltendem PSG besteht.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/357,244 US5484737A (en) | 1994-12-13 | 1994-12-13 | Method for fabricating bipolar transistor |
| GB9425342A GB2296129B (en) | 1994-12-13 | 1994-12-15 | Bipolar transistor fabrication |
| FR9415446A FR2728387A1 (fr) | 1994-12-13 | 1994-12-15 | Procede de fabrication d'un transistor bipolaire |
| DE4444776A DE4444776C2 (de) | 1994-12-13 | 1994-12-15 | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/357,244 US5484737A (en) | 1994-12-13 | 1994-12-13 | Method for fabricating bipolar transistor |
| GB9425342A GB2296129B (en) | 1994-12-13 | 1994-12-15 | Bipolar transistor fabrication |
| FR9415446A FR2728387A1 (fr) | 1994-12-13 | 1994-12-15 | Procede de fabrication d'un transistor bipolaire |
| DE4444776A DE4444776C2 (de) | 1994-12-13 | 1994-12-15 | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4444776A1 true DE4444776A1 (de) | 1996-06-27 |
| DE4444776C2 DE4444776C2 (de) | 2001-08-16 |
Family
ID=27436111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4444776A Expired - Lifetime DE4444776C2 (de) | 1994-12-13 | 1994-12-15 | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5484737A (de) |
| DE (1) | DE4444776C2 (de) |
| FR (1) | FR2728387A1 (de) |
| GB (1) | GB2296129B (de) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE282366T1 (de) * | 1993-06-10 | 2004-12-15 | Karlin Technology Inc | Wirbeldistraktor |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2914213B2 (ja) * | 1995-03-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6077752A (en) | 1995-11-20 | 2000-06-20 | Telefonaktiebolaget Lm Ericsson | Method in the manufacturing of a semiconductor device |
| KR100205024B1 (ko) * | 1995-12-20 | 1999-07-01 | 양승택 | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 |
| KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| WO1997047043A1 (en) * | 1996-06-06 | 1997-12-11 | The Whitaker Corporation | Reduced capacitance bipolar junction transistor |
| US6190984B1 (en) | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
| KR100233834B1 (ko) * | 1996-12-09 | 1999-12-01 | 한흥섭 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| KR100275540B1 (ko) * | 1997-09-23 | 2000-12-15 | 정선종 | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
| DE19842106A1 (de) * | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| US6169007B1 (en) | 1999-06-25 | 2001-01-02 | Applied Micro Circuits Corporation | Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback |
| US6559020B1 (en) | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
| US6552374B2 (en) * | 2001-01-17 | 2003-04-22 | Asb, Inc. | Method of manufacturing bipolar device and structure thereof |
| US6759730B2 (en) * | 2001-09-18 | 2004-07-06 | Agere Systems Inc. | Bipolar junction transistor compatible with vertical replacement gate transistor |
| JP3732814B2 (ja) * | 2002-08-15 | 2006-01-11 | 株式会社東芝 | 半導体装置 |
| WO2008026175A1 (en) * | 2006-08-31 | 2008-03-06 | Nxp B.V. | Method of manufacturing a bipolar transistor |
| US8927381B2 (en) | 2013-03-20 | 2015-01-06 | International Business Machines Corporation | Self-aligned bipolar junction transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| JPH01274470A (ja) * | 1988-04-26 | 1989-11-02 | Nec Corp | バイポーラ・トランジスタ装置及びその製造方法 |
| US5001533A (en) * | 1988-12-22 | 1991-03-19 | Kabushiki Kaisha Toshiba | Bipolar transistor with side wall base contacts |
| US5008207A (en) * | 1989-09-11 | 1991-04-16 | International Business Machines Corporation | Method of fabricating a narrow base transistor |
| JPH03209833A (ja) * | 1989-12-01 | 1991-09-12 | Hewlett Packard Co <Hp> | 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法 |
| DE69130598T2 (de) * | 1990-08-31 | 1999-07-08 | Nec Corp., Tokio/Tokyo | Bipolartransistor und dessen Herstellungsverfahren |
| US5391503A (en) * | 1991-05-13 | 1995-02-21 | Sony Corporation | Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask |
| DE59209978D1 (de) * | 1991-09-23 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors |
| US5177025A (en) * | 1992-01-24 | 1993-01-05 | Hewlett-Packard Company | Method of fabricating an ultra-thin active region for high speed semiconductor devices |
-
1994
- 1994-12-13 US US08/357,244 patent/US5484737A/en not_active Expired - Lifetime
- 1994-12-15 FR FR9415446A patent/FR2728387A1/fr active Granted
- 1994-12-15 GB GB9425342A patent/GB2296129B/en not_active Expired - Lifetime
- 1994-12-15 DE DE4444776A patent/DE4444776C2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| "Selective Germanium-Etch Emitter Opening", in: IBM Techn.Discl.Bull., Vol. 35, No. 3, August 1992, S. 428-431 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9425342D0 (en) | 1995-02-15 |
| FR2728387A1 (fr) | 1996-06-21 |
| FR2728387B1 (de) | 1997-02-07 |
| GB2296129B (en) | 1998-06-24 |
| DE4444776C2 (de) | 2001-08-16 |
| US5484737A (en) | 1996-01-16 |
| GB2296129A (en) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
| DE4444776C2 (de) | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur | |
| DE69320520T2 (de) | Verfahren zur Herstellung eines Heteroübergangsbipolartransistors | |
| DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE69328758T2 (de) | Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren | |
| DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE69030415T2 (de) | Verfahren zur Herstellung eines DMOS Transistors | |
| DE69113987T2 (de) | Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren. | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE3687628T2 (de) | Selbstalignierter kanalunterbrecher. | |
| EP0272433B1 (de) | Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2729973C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE68917434T2 (de) | Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung. | |
| DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
| DE69129379T2 (de) | Verfahren zur Herstellung eines bipolaren Transistors | |
| DE68918967T2 (de) | Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung. | |
| DE2510593B2 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| EP1356527B1 (de) | Bipolartransistor und verfahren zu dessen herstellung | |
| DE3688711T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung. | |
| DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| DE4445346C2 (de) | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors | |
| DE69033593T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right | ||
| R071 | Expiry of right |