FR2728387A1 - Procede de fabrication d'un transistor bipolaire - Google Patents
Procede de fabrication d'un transistor bipolaire Download PDFInfo
- Publication number
- FR2728387A1 FR2728387A1 FR9415446A FR9415446A FR2728387A1 FR 2728387 A1 FR2728387 A1 FR 2728387A1 FR 9415446 A FR9415446 A FR 9415446A FR 9415446 A FR9415446 A FR 9415446A FR 2728387 A1 FR2728387 A1 FR 2728387A1
- Authority
- FR
- France
- Prior art keywords
- layer
- base
- forming
- collector
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000005388 borosilicate glass Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 80
- 230000010354 integration Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 244000045947 parasite Species 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/059—Germanium on silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/067—Graded energy gap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Procédé de fabrication d'un transistor bipolaire comprenant les étapes consistant à former une région (22) de collecteur enfouie conductrice dans un substrat en silicium (21) par implantation ionique d'une impureté et recuit thermique; former l'une après l'autre plusieurs couches; éliminer sélectivement les deuxièmes couches de nitrure et de polysilicium pour former un motif; former l'une après l'autre une deuxième couche d'oxyde de silicium, une troisième couche et une troisième couche d'oxyde de silicium par-dessus; former une couche d'agent photorésistant à motif par-dessus pour définir des régions active et inactive et éliminer plusieurs couches sur la région active pour former une ouverture; former une paroi latérale sur les deux côtés de l'ouverture; former un collecteur (31) sur une portion de surface de la région de collecteur enfouie jusqu'à une surface inférieure de la couche de polysilicium; éliminer la paroi latérale et la troisième couche de nitrure pour mettre à nu une surface latérale de la deuxième couche de polysilicium; former sélectivement une base sur une surface supérieure du collecteur comprenant une surface latérale de la deuxième couche de polysilicium; former une première couche d'oxyde de paroi latérale sur les deux côtés de la base et l'oxyde de silicium pour définir une région d'émetteur; former un émetteur (34) sur la base; et former des électrodes (36) par-dessus.
Description
PROCEDE DE FABRICATION D'UN TRANSISTOR BIPOLAIRE
La présente invention concerne la fabrication d'un dispositif à semiconducteurs, et plus particulièrement un procédé de fabrication d'un transistor bipolaire dans lequel émetteur, base et collecteur sont autoréglés verticalement.
Pour ameliorer les caractéristiques de fonctionnement d'un dispositif commutateur à semi-
conducteurs dans le domaine semi-conducteur, plusieurs types de transistors bipolaires à hété-
rojonction ont été développés. Typiquement, l'un de ceux-ci a une base en SiGe qui se substitue
à une base en silicium et possède une caractéristique de rétrécissement de la bande d'énergie in-
terdite et de calibre dépendant de la teneur en Ge dans la base en SiGe.
Comme un tel transistor bipolaire à hétérojonction, de manière similaire à un transistor à homojonction bien connu, est fabriqué en utilisant un polysilicium comme matériau pour former les régions de base et d'émetteur ainsi qu'une source de diffusion d'impureté de la région d'émetteur, et en utilisant une base en SiGe de manière à augmenter le rendement d'injection de
1!5 l'émetteur, et comme la région de base est formée par un film ultramince dopé avec une impu-
reté à forte concentration, le transistor bipolaire à hétérojonction est sensiblement amélioré au
niveau de son gain en courant et de sa vitesse de commutation.
Récemment, l'intégration d'un dispositif à semi-conducteurs étant de plus en plus augmen-
tée, c'est-à-dire qu'un dispositif à semi-conducteurs est encore plus réduit de taille, une crois-
sance épitaxiale sélective a été développée pour réduire la capacité parasite apparaissant dans
une base sur une région active du dispositif et apparaissant entre la base et le collecteur de celui-
ci. De même, pour former une electrode de base mince, un siliciure métallique (TiSi2) est utilisé
à la place d'un polysilicium.
La Figure 1 montre la construction d'un transistor bipolaire à hétérojonction de l'art anté-
rieur dans lequel une base est formée par croissance épitaxiale sélective à autoréglage.
Le procédé de fabrication du transistor bipolaire à hétérojonction de l'art antérieur va être
décrit ci-dessous en se référant à la Figure 1.
Tout d'abord, après avoir formé séquentiellement un sous-collecteur 1 de type n+, un col-
leçteur 3 de type n+ et un puits de collecteur 16 sur un substrat 1, une isolation par tranchée est réalisée pour former une tranchée dans le substrat 1. La tranchée est alors remplie d'un matériau
isolant pour former une couche isolante 4 destinée à isoler le dispositif.
Une région active du transistor est également définie en formant un motif composé d'une couche isolante 5, d'une couche 6 de polysilicium de type pl, d'une couche isolante 7 et d'une couche 8 de nitrure de paroi latérale, puis une impureté est formée par implantation ionique dans la région active pour former une région 9 de collecteur de type n, ce qui permet d'améliorer la caractéristique en courant fort du transistor Puis, dans la région active ainsi formée, une base 10 en SiGe servant de base intrinsèque et une couche 1 1 de polysiliciurn destinée à former une connexion électrique entre la couche 6
de polysilicium de type p+ et la base 10 sont formées séquentiellement par croissance en utili-
sant une MBE (épitaxie par faisceau moléculaire) à source gazeuse. Ainsi, la région à capacité
-?:... -..'
- - parasite formée entre le collecteur et la base se limite seulement à la largeur de la couche 11 de polysilicium. - Enfin, après avoir formé une couche 12 d'isolation de paroi latérale sur la base intrinsèque
-: -_10 par un procédé de gravure anisotrope bien connu, un émetteur 13 est auto-réglé et une élec-
trode 15 est formée sur celui-ci, comme le montre la Figure 1.
"'--. - Comme évoqué précédemment, la base intrinsèque 10 est composée de SiGe afin d'aug-
f'-':f'b''menter l'efficacité d'injection de l'émetteur, et les couples collecteur-base et émetteur-base sont auto-réglés. De plus, comme la région de la base présentant une capacité parasite se limite à une région correspondant à la couche 8 de nitrure de paroi latérale et à la couche 12 d'isolation de -'-' '.- 10 paroi latérale, la capacité parasite peut être réduite de façon dépendante en contrôlant la largeur
totale des couches de nitrure et d'isolation de paroi latérale, respectivement 8, 12.
Cependant, dans la séquence de fabrication, il n'est pas désirable de former la couche 11 de polysilicium avec un motif prédéterminé en utilisant une gravure humide horizontale de la couche isolante 5 et de définir la région à capacité parasite entre le collecteur et la base, car une - 15 telle séquence de fabrication est sérieusement déficiente en terme de stabilité d'ensemble et de ó::' reproductibilité. En conséquence, la performance du dispositif ainsi fabriqué est sérieusement tamoindrie.
De plus, pour former la base 10 et la couche 11 de polysilicium, une croissance de film ex-
M>7 trê mement mince et sélective doit être réalisée deux fois. Comme les matériaux des composants
:. --:, 20 sont également différents les uns des autres, les procédés de formage de ceux-ci sont très corn-
-,..:. plexes. Ainsi, survient le problème d'une réduction du rendement de production.
<.--.;.>.. De plus, si un polysilicium est formée par croissance extrêmement lente sur la base 10 à
film mince, survient le problème qu'une telle base à film extrêmement mince exerce une influen-
ce très néfaste sur le dispositif par suite de la présence d'un défaut dans celui-ci.
Un objectif de la présente invention est de fournir un procédé de fabrication d'un transistor bipolaire dans lequel émetteur, base et collecteur sont auto-réglés verticalement, de manière à
::'.":'simplifier sa séquence de fabrication et améliorer son intégration et ses performances.
Selon l'aspect de la présente invention, le procédé de fabrication d'un transistor bipolaire - comprend les étapes consistant à former une région de collecteur enfouie conductrice dans un -:' _- 30 substrat en silicium par implantation ionique d'une impureté et recuit thermique; former l'une après l'autre une première couche d'oxyde de silicium, une première couche de nitrure, une -W:'. première couche de polysilicium, une couche d'oxyde, une deuxième couche de nitrure et une
À - deuxième couche de polysilicium dopée avec une impureté; éliminer sélectivement les deuxiè-
,...,- mes couches de nitrure et de polysilicium pour former un motif; former l'une après l'autre une --:.: 3 35 deuxième couche d'oxyde de silicium, une troisième couche de niture et une troisième couche ÀX -<:. d'oxyde de silicium par-dessus; former au-dessus une couche d'agent photorésistant à motif v,,-;. -±:pour définir des régions active et inactive et éliminer plusieurs couches sur la région active pour - -.: former une ouverture; former une paroi latérale sur les deux côtés de l'ouverture; former un
collecteur sur une portion de surface de la région de collecteur enfouie jusqu'à une surface infé-
rieure de la deuxième couche de polysilicium; éliminer la paroi latérale et la troisième couche de -:. " -?'L -:a_.d'-' _it,. 'k- '.'- _..L.-.-------_.f. .:---- _-._, -: ">P e}j-<2....:; "<A- 3a-v -v-;-_[.d_ ". --:i Dg -"----k - -- 2728387
nitrure pour mettre à nu une surface latérale de la deuxième couche de polysilicium; former sé-
lectivement une base sur une surface supérieure du collecteur comprenant une surface latérale de la deuxième couche de polysilicium; former une première couche d'oxyde de paroi latérale sur - les deux côtés de la base et la deuxième couche d'oxyde de silicium pour définir une région
- -. 5 d'émetteur; former un émetteur sur la base; et former des électrodes par-dessus.
:- ': Dans ce procédé, l'étape consistant à éliminer les diverses couches sur la région active pour former l'ouverture comprend de plus le fait de former une deuxième couche d'oxyde de
paroi latérale sur une surface latérale mise à nu de la première couche de polysilicium.
Dans ce procédé, l'étape consistant à former la deuxième couche d'oxyde de paroi latérale -':- 10 comprend le fait d'éliminer la couche d'oxyde et la première couche de polysilicium formées sur :-'-:-la région active, de procéder à un recuit thermique pour oxyder une partie mise à nu de la première couche de polysilicium et de former une première couche d'oxyde de paroi latérale dans celle-ci, et d'éliminer les premières couches de nitrure et d'oxyde de silicium sur la région
active pour mettre à nu une portion de surface de la région de collecteur enfouie.
Dans ce procédé, l'étape consistant à former le collecteur comprend simultanément le fait z3-_5.ç de procéder à une injection d'impureté en même temps qu'une croissance cristalline seélective,
permettant ainsi au collecteur d'avoir une conductivité.
:-.r --: Dans ce procédé, l'étape consistant à former le collecteur comprend le fait de former une couche de silicium monocristallin sur la surface exposée de la région de collecteur enfouie par
croissance cristalline sélective avant d'injecter une impureté dans la couche de silicium mono-
cristallin. -: - Dans ce procédé, la base est composée d'une couche de SiGe monocristallin dopée avec
-t - ^- une impureté ayant une concentration élevée de 1 x 1018 cm'3 ou plus.
ô-:.':--- Dans ce procédé, la base est composée de l'une d'une couche SiGe/Si et d'une couche
:-:&:: 25 Si/SiGe/Si.
Dans ce procédé, la teneur en Ge dans la base varie de façon linéaire entre le bas et le haut de la base. En outre, la teneur en Ge dans la base est constante dans le domaine de 3 % ou moins. Dans ce procédé, la teneur en Ge dans la base varie de façon linéaire entre le bas et le haut
- -:30 de la base dans le domaine de 30 % à 0 %.
Dans ce procédé, la teneur en Ge dans la base est constante entre le bas et une hauteur pré-
- '. -: déterminée de la base dans le domaine de 30 % ou moins, et varie de façon linéaire entre la hau-
teur prédéterminée et le haut de la base dans le domaine de 30 % à 0%.
^,'L'/-: sDans ce procédé, la teneur en Ge dans la base varie de façon linéaire entre le bas et une
hauteur prédéterminée de la base dans le domaine de 0 % à 30 %,et varie entre la hauteur pré-
--:d (:déterminée et le haut de la base dans le domaine de 30 % à 0 %.
-:':: Dans ce procédé, la première couche d'oxyde de paroi latérale est composée de l'un d'un
verre au borosilicate contenant du bore et d'un verre au phosphosilicate contenant du phospho-
re. Par le procédé de fabrication, une région active est définie par photolithographie et, de la
:.;: -=7.
sorte, une isolation par tranchée agissant comme facteur d'abaissement de l'intégration et des
-* - performances du dispositif peut être omise dans le procédé. En conséquence, la séquence de fa-
brication peut être simplifiée et l'intégration peut être ameéliorée.
En outre, la capacité parasite peut être sensiblement réduite car les couches isolantes for-
mées entre un substrat et une électrode de connexion peuvent être contrôlées par plusieurs films
minces qui sont imprimés par photolithographie. En conséquence, la reproductibilité des tran-
sistors bipolaires et leur rendement de production peuvent être considérablement amnéliorés.
La présente invention pourra être mieux comprise et son objectif apparaîtra aux spécialistes en la matière en se référant aux dessins joints, comme suit:
La Figure 1 est une vue en coupe montrant une construction typique d'un transistor bipo-
- laire à hétérojonction selon l'art antérieur dans lequel une base est formée par croissance épi-
taxiale selective auto-réglée;
La Figure 2 est une vue en coupe montrant la construction du transistor bipolaire qui est fa-
briqué selon le procédé de fabrication de la présente invention; et
Les Figures 3A et 3J sont des vues en coupe montrant les proc&édés de fabrication du tran-
: - - sistor bipolaire selon le mode de réalisation de la présente invention.
Se référant à la Figure 2, dans le transistor bipolaire fabriqué selon le procédé de la présen-
te invention, comme émetteur 34, base 32 et collecteur 31 sont autoréglés verticalement, il est
À-:: -: ' possible d'échanger l'un pour l'autre l'émetteur et le collecteur.
De plus, comme une région active est définie par photolithographie, technique bien connue
dans l'art, il n'est pas nécessaire de former une tranchée pour l'isolation du dispositif.
! Dans ce qui suit, le procédé de fabrication d'un transistor bipolaire selon la présente inven-
tion va être décrit en détail en se référant aux Figures 3A à 3J.
*o:. Comme le montre la Figure 3A, une impureté à concentration élevée est injectée dans un
-59-<:-25 substrat 21 en silicium par implantation ionique et recuit, pour former une région 22 de collec-
teur enfouie conductrice. Ensuite, sur le substrat 21 en silicium, plusieurs couches, par exemple une couche 23 de SiO2, une couche 24 de nitrure, une couche 25 de polysilieium, une couche 26 d'oxyde, une couche 27 de nitrure et une couche 28 de polysilicium conductrice dopée avec
ulne impureté, sont formées l'une après l'autre. Les couches de nitrure et de polysilicium, res-
pectivement 27, 28, sont alors partiellement éliminées pour former un motif. De plus, une -_ couche 29 d'oxyde de silicium, une couche 17 de nitrure et une couche 18 d'oxyde de silicium -;) ont formées au-dessus l'une après l'autre. En conséquence, la structure montrée sur la Figure
3A est fabriquée.
=_3e;-. En se référant à la Figure 3B, après avoir défini des régions active et inactive en utilisant une couche d'agent photorésistant à motif (non représentée), les diverses couches sur la couche ->--1 26 d'oxyde sont éliminées jusqu'à une surface supérieure de la couche 26 d'oxyde en utilisant la couche d'agent photorésistant à motif comme masque, pour former ainsi une ouverture, puis
une paroi latérale 19 est formée sur les deux côtés de rouverture.
Ensuite, commne le montre la Figure 3C, la couche 26 d'oxyde exposée et la couche 25 de polysilicium formées sur la région active sont éliminées l'une après l'autre jusqu'à une surface
:-:..?* 2728387
supérieure de la couche 25 de nitrure, puis une couche d'oxyde de paroi latérale 30 est formée -' - sur une surface exposée de la couche 25 de polysilicium formée sur la région inactive par recuit thermique. ":-:; 'I De plus, la couche de nitrure exposée 25 et la couche 23 de SiO2 sur la région active sont - - 5 éliminées pour mettre à nu une portion de surface de la région 22 de collecteur enfouie, commnre
-.:._.- le montre la Figure 3D.
_: _-!: ADans l'ouverture, un collecteur 31 en silicium monocristallin ayant un type de conductivité est formé par croissance sélective sur la portion de surface de la région 22 de collecteur enfouie -: -'- -. jusqu'à une surface inférieure de la couche 28 de polysilicium dopée en impureté, comme le -- j10 montre la Figure 3E. Cest-à-dire que la hauteur du collecteur 31 en silicium monocristallin est --,"-.": contrôlée par l'épaisseur de plusieurs couches formées entre la couche 28 de polysilicium et le
-" ?'r- substrat 21. Une impureté est injectée dans le collecteur 31 en silicium monocristallin, permet-
- tant ainsi au collecteur 31 en silicium monocristallin d'avoir une conductivité. Dans ce mode de
réalisation, il est montré que l'impureté est simultanément injectée pendant la croissance du col-
1 5 lecteur 31 en silicium monocristallin. Cependant, après la formation du collecteur 31 en silicium X--<: monocristallin, l'impureté peut être injectée dans le collecteur 31 par implantation ionique ou
:-:'-:,b diffusion ionique et recuit thermique, permettant ainsi au collecteur 31 en silicium monocristal-
'-'-. lin d'avoir une conductivité.
Sur la Figure 3F, la couche de nitrure 17 et la paroi latérale 19 sont éliminées pour mettre à
.-_;-. 20 nu une surface latérale de la couche 28 de polysilicium comme région de base.extrinsèque.
Ensuite, une base 32 est formée par croissance sélective sur une surface supérieure du collec-
--< -- teur 31 et la surface latérale exposée de la base extrinsèque 28, comme le montre la Figure 3G.
Comme base extrinsèque 32, un monocristal SiGe, SiGe/Si ou Si/SiGe/Si peut être utilisé.
Dans le cas o SiGe est utilisé comme base extrinsèque 32, une concentration en impureté de
1x1018 cm'3 ou plus y est injectée. De plus, dans le cas o SiGe/Si est utilisé comme base ex-
trinsèque 32, une concentration en impureté de 1x1018 cm'3 ou plus n'est injectée que dans une surface supérieure de la base extrinsèque 32. La teneur en Ge dans la base en SiGe peut être
contrôlée de facçon linéaire.
Par exemple, la base en SiGe peut être formée de telle manière que la teneur en Ge est constante dans le domaine de 30 % ou moins, ou la teneur en Ge peut varier de façon linéaire de % jusqu'à 0 % entre le bas et le haut de la base en SiGe. De plus, la base en SiGe peut être
À-:..,:': formée de telle manière que sa teneur en SiGe soit constante entre le bas de la base et une hau-
teur prédéterminée dans le domaine de 30 % ou moins, et varie de facçon linéaire entre la hauteur --..... prédéterminée et le haut de la base dans le domaine de 30 % à 0 %, ou sa teneur en Ge peut être augmentéede façon linéaire entre le bas de la base et une hauteur prédétermminée dans le domaine -- -? de 0 % à 30 % et diminuée entre la hauteur prédéterminée et le haut de la base dans le domaine de 30 % à 0 %. Ici, le terme "de façon linéaire" signifie que la teneur en Ge de la base varie de
-':'.'- manière croissante ou décroissante.
De plus, comme le montre la Figure 3H, une couche 33 d'oxyde de paroi latérale est for-
mée sur les deux côtés de la base 32 et la couche 29 d'oxyde de silicium pour définir une région d'émetteur, puis un polysilicium injecté avec une concentration en impureté de 1020 cmn3 ou
plus est rempli dans l'ouverture pour former un émetteur conducteur 34.
Si un transistor n-p-n est fabriqué, un verre au borosilicate contenant du bore est utilisé comme couche 33 d'oxyde de paroi latérale. D'autre part, si un transistor p-n-p est fabriqué, un verre au phosphosilicate contenant du phosphore est utilisé comme couche 33 d'oxyde de paroi latérale. Enfin, comme le montrent les Figures 3I et 3J, après dépôt d'une couche protectrice 35
par-dessus, des trous de contact métalliques pour le collecteur, l'émetteur et la base sont for-
més. Puis une métallisation est effectuée pour former des électrodes respectives 36, et le procé-
dé de fabrication est ainsi parvenu à son terme.
Selon le procédé de fabrication de la présente invention, une région active est définie par
photolithographie, et une isolation par tranchée agissant comme facteur d'abaissement de l'inté-
gration et des performances du dispositif peut ainsi être omise dans ce procédé. En consé-
quence, la séquence de fabrication peut être simplifiée et l'intégration peut être améliorée.
De plus, la capacité parasite peut être sensiblement réduite car des couches isolantes for-
mées entre un substrat et une électrode de connexion peuvent être contrôlées par plusieurs films
minces qui sont imprimés par photolithographie. En conséquence, la reproductibilité des tran-
sistors bipolaires et leur rendement de production peuvent être considérablement améliorés.
Ainsi, le transistor bipolaire fabriqué selon le procédé de la présente invention est applicable à un système informatique destiné à un traitement d'informations à haute vitesse et présentant une
faible consommation énergétique, à un système de communication et analogues.
nl va de soi que diverses autres modifications apparaîtront et pourront facilement être ap-
portées par les spécialistes en la matière sans s'écarter du cadre ni de l'esprit de la présente in-
vention. En conséquence, le cadre des revendications ci-après ne doit pas être considéré comme
se limitant à la description exposée ci-dessus, mais les revendications doivent plutôt être consi-
dérées comme englobant toutes les caractéristiques de nouveauté brevetable qui résident dans la
présente invention, y compris toutes les caractéristiques qui seraient traitées comme équiva-
lentes par les hommes de l'art à qui s'adresse cette invention.
Claims (12)
1. Procédé de fabrication d'un transistor bipolaire comprenant les étapes consistant à:
former une région de collecteur enfouie conductrice dans un substrat en silicium par im-
plantation ionique d'une impureté et recuit thermique; former l'une après l'autre une première couche d'oxyde de silicium, une première couche de nitrure, une première couche de polysilicium, une couche d'oxyde, une deuxième couche de nitrure et une deuxième couche de polysilicium dopée avec une impureté; éliminer sélectivement les deuxièmes couches de nitrure et de polysilicium pour former un motif; former l'une après l'autre une deuxième couche d'oxyde de silicium, une troisième couche de nitrure et une troisième couche d'oxyde de silicium par-dessus; former au-dessus une couche d'agent photorésistant à motif pour définir des régions active et inactive, et eéliminer plusieurs couches sur la région active pour former une ouverture; former une paroi latérale sur les deux côtés de l'ouverture; 1 5 former un collecteur sur une portion de surface de la région de collecteur enfouie jusqu'à une surface inférieure de la deuxième couche de polysilicium;
éliminer la paroi latérale et la troisième couche de nitrure pour mettre à nu une surface laté-
rale de la deuxième couche de polysilicium; former sélectivement une base sur une surface supérieure du collecteur comprenant une surface latérale de la deuxième couche de polysilicium; former une première couche d'oxyde de paroi latérale sur les deux côtés de la base et la deuxième couche d'oxyde de silicium pour définir une région d'émetteur; former un émetteur sur la base; et
former des électrodes par-dessus.
2. Procédé selon la Revendication 1, dans lequel l'étape consistant à éliminer les diverses
couches sur la région active pour former l'ouverture comprend de plus le fait de former une deuxième couche d'oxyde de paroi latérale sur une surface latérale mise à nu de la première
couche de polysilicium.
3. Procédé selon la Revendication 2, dans lequel l'étape consistant à former la deuxième couche d'oxyde de paroi latérale comprend le fait d'éliminer la couche d'oxyde et la première couche de polysilicium formées sur la région active, de procéder à un recuit thermique pour oxyder une partie mise à nu de la première couche de polysilicium et former une première couche d'oxyde de paroi latérale dans celle-ci, et d'eéliminer les premières couches de nitrure et d'oxyde de silicium sur la région active pour mettre à nu une portion de surface de la région de
collecteur enfouie.
4. Procédé selon la Revendication 1, dans lequel l'étape consistant à former le collecteur comprend simultanément le fait de procéder à une injection d'impureté en même temps qu'à une
croissance cristalline sélective, permettant ainsi au collecteur d'avoir une conductivité.
5. Procédé selon la Revendication 1, dans lequel l'étape consistant à former le collecteur comprend le fait de former une couche de silicium monocristaUllin sur la surface exposée de la * "-:- -région de collecteur enfouie par croissance cristalline sélective avant d'injcter une impureté
-:--;-: dans la couche de silicium monocristallin.
-:..-.;:-.. 6. Procédé selon la Revendication 1, dans lequel la base est composée d'une couche de SiGe monocristallin dopée avec une impureté ayant une concentration élevée de lx1018 cman3 ou
à-::.. 5 plus.
:- ' 7. Procédé selon la Revendication 1, dans lequel la base est composée de l'une d'une
couche SiGe/Si et d'une couche Si/SiGe/Si.
:-, -. ^8. Procédé selon la Revendication 1, dans lequel la teneur en Ge dans la base varie de
----,: facçon linéaire entre le bas et le haut de la base.
9. Procédé selon la Revendication 1, dans lequel la teneur en Ge dans la base est constante
:":';-:'"'dans le domaine de 3 % ou moins.
-:""' 10. Procédé selon la Revendication 1, dans lequel la teneur en Ge dans la base varie de
- -.- façon linéaire entre le bas et le haut de la base dans le domaine de 30 % à 0 %.
11. Proc&dé selon la Revendication 1, dans lequel la teneur en Ge dans la base est constan-
te entre le bas et une hauteur prédéterminée de la base dans le domaine de 30 % ou moins, et varie de façon linéaire entre la hauteur prédéterminée et le haut de la base dans le domaine de
Y.---: 30 % à 0 %.
12. Procédé selon la Revendication 1, dans lequel la teneur en Ge dans la base varie de façon linéaire entre le bas et une hauteur prédéterminée de la base dans le domaine de 0 % à :.; -:20 30 %, et varie entre la hauteur prédéterminée et le haut de la base dans le domaine de 30 % à 0%. :_.-.::. O:o
*té:::<-; / j13. Procédé selon la Revendication 1, dans lequel la première couche d'oxyde de paroi la-
dem térale est composée de l'un d'un verre au borosilicate contenant du bore et d'un verre au phos-
phosilicate contenant du phosphore.
X=^;i--'-:: -'
:--. /:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/357,244 US5484737A (en) | 1994-12-13 | 1994-12-13 | Method for fabricating bipolar transistor |
| FR9415446A FR2728387A1 (fr) | 1994-12-13 | 1994-12-15 | Procede de fabrication d'un transistor bipolaire |
| GB9425342A GB2296129B (en) | 1994-12-13 | 1994-12-15 | Bipolar transistor fabrication |
| DE4444776A DE4444776C2 (de) | 1994-12-13 | 1994-12-15 | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/357,244 US5484737A (en) | 1994-12-13 | 1994-12-13 | Method for fabricating bipolar transistor |
| FR9415446A FR2728387A1 (fr) | 1994-12-13 | 1994-12-15 | Procede de fabrication d'un transistor bipolaire |
| GB9425342A GB2296129B (en) | 1994-12-13 | 1994-12-15 | Bipolar transistor fabrication |
| DE4444776A DE4444776C2 (de) | 1994-12-13 | 1994-12-15 | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2728387A1 true FR2728387A1 (fr) | 1996-06-21 |
| FR2728387B1 FR2728387B1 (fr) | 1997-02-07 |
Family
ID=27436111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9415446A Granted FR2728387A1 (fr) | 1994-12-13 | 1994-12-15 | Procede de fabrication d'un transistor bipolaire |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5484737A (fr) |
| DE (1) | DE4444776C2 (fr) |
| FR (1) | FR2728387A1 (fr) |
| GB (1) | GB2296129B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PT703757E (pt) * | 1993-06-10 | 2004-01-30 | Karlin Technology Inc | Aparelho e metodo de insercao de implantes espinais |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2914213B2 (ja) * | 1995-03-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6077752A (en) * | 1995-11-20 | 2000-06-20 | Telefonaktiebolaget Lm Ericsson | Method in the manufacturing of a semiconductor device |
| KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| KR100205024B1 (ko) * | 1995-12-20 | 1999-07-01 | 양승택 | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 |
| WO1997047043A1 (fr) * | 1996-06-06 | 1997-12-11 | The Whitaker Corporation | Transistor bipolaire a jonctions, a effet capacitif reduit |
| US6190984B1 (en) | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
| KR100233834B1 (ko) * | 1996-12-09 | 1999-12-01 | 한흥섭 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| KR100275540B1 (ko) * | 1997-09-23 | 2000-12-15 | 정선종 | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
| DE19842106A1 (de) * | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| US6169007B1 (en) | 1999-06-25 | 2001-01-02 | Applied Micro Circuits Corporation | Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback |
| US6559020B1 (en) | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
| US6552374B2 (en) * | 2001-01-17 | 2003-04-22 | Asb, Inc. | Method of manufacturing bipolar device and structure thereof |
| US6759730B2 (en) * | 2001-09-18 | 2004-07-06 | Agere Systems Inc. | Bipolar junction transistor compatible with vertical replacement gate transistor |
| JP3732814B2 (ja) * | 2002-08-15 | 2006-01-11 | 株式会社東芝 | 半導体装置 |
| CN101529568B (zh) * | 2006-08-31 | 2011-06-22 | Nxp股份有限公司 | 制造双极晶体管的方法 |
| US8927381B2 (en) | 2013-03-20 | 2015-01-06 | International Business Machines Corporation | Self-aligned bipolar junction transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3940674A1 (de) * | 1988-12-22 | 1990-06-28 | Toshiba Kawasaki Kk | Halbleiteranordnung und verfahren zu ihrer herstellung |
| EP0552561A2 (fr) * | 1992-01-24 | 1993-07-28 | Hewlett-Packard Company | Méthode pour fabriquer une région active ultra-mince pour des dispositifs à semi-conducteur à haute vitesse |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH01274470A (ja) * | 1988-04-26 | 1989-11-02 | Nec Corp | バイポーラ・トランジスタ装置及びその製造方法 |
| US5008207A (en) * | 1989-09-11 | 1991-04-16 | International Business Machines Corporation | Method of fabricating a narrow base transistor |
| EP0430279A3 (en) * | 1989-12-01 | 1991-07-03 | Hewlett-Packard Company | Si/sige heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture |
| DE69130598T2 (de) * | 1990-08-31 | 1999-07-08 | Nec Corp | Bipolartransistor und dessen Herstellungsverfahren |
| US5391503A (en) * | 1991-05-13 | 1995-02-21 | Sony Corporation | Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask |
| EP0809279B1 (fr) * | 1991-09-23 | 2003-02-19 | Infineon Technologies AG | Procédé pour la fabrication d'un transistor MOS |
-
1994
- 1994-12-13 US US08/357,244 patent/US5484737A/en not_active Expired - Lifetime
- 1994-12-15 FR FR9415446A patent/FR2728387A1/fr active Granted
- 1994-12-15 DE DE4444776A patent/DE4444776C2/de not_active Expired - Lifetime
- 1994-12-15 GB GB9425342A patent/GB2296129B/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3940674A1 (de) * | 1988-12-22 | 1990-06-28 | Toshiba Kawasaki Kk | Halbleiteranordnung und verfahren zu ihrer herstellung |
| EP0552561A2 (fr) * | 1992-01-24 | 1993-07-28 | Hewlett-Packard Company | Méthode pour fabriquer une région active ultra-mince pour des dispositifs à semi-conducteur à haute vitesse |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4444776A1 (de) | 1996-06-27 |
| US5484737A (en) | 1996-01-16 |
| GB9425342D0 (en) | 1995-02-15 |
| GB2296129A (en) | 1996-06-19 |
| FR2728387B1 (fr) | 1997-02-07 |
| DE4444776C2 (de) | 2001-08-16 |
| GB2296129B (en) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2728387A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| US5070030A (en) | Method of making an oxide isolated, lateral bipolar transistor | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| KR20020039319A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0136258B2 (fr) | ||
| JPH0666325B2 (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| EP0843350B1 (fr) | Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS | |
| FR2819342A1 (fr) | Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation | |
| FR2795233A1 (fr) | Procede de fabrication autoaligne de transistors bipolaires | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| EP0069606A1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| FR2756101A1 (fr) | Procede de fabrication d'un transistor npn dans une technologie bicmos | |
| US6077752A (en) | Method in the manufacturing of a semiconductor device | |
| EP0956586B1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur | |
| EP0306213A2 (fr) | Transistor bipolaire submicronique avec des contacts latéraux | |
| USH763H (en) | Submicron bipolar transistor with edge contacts | |
| EP0373066A1 (fr) | Dispositif semiconducteur de puissance symétrique et son procédé de fabrication | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| EP1475830A2 (fr) | Procédé de fabrication d'un transistor bipolaire | |
| FR2854276A1 (fr) | Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion. | |
| FR2480505A1 (fr) | Transistor a effet de champ a jonction de puissance a fonctionnement vertical et procede de fabrication | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 |