FR2854276A1 - Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion. - Google Patents

Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion. Download PDF

Info

Publication number
FR2854276A1
FR2854276A1 FR0350127A FR0350127A FR2854276A1 FR 2854276 A1 FR2854276 A1 FR 2854276A1 FR 0350127 A FR0350127 A FR 0350127A FR 0350127 A FR0350127 A FR 0350127A FR 2854276 A1 FR2854276 A1 FR 2854276A1
Authority
FR
France
Prior art keywords
substrate
portions
gate electrode
spacer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0350127A
Other languages
English (en)
Inventor
Farhane Rebha El
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to FR0350127A priority Critical patent/FR2854276A1/fr
Priority to JP2006506522A priority patent/JP2006524428A/ja
Priority to CNB2004800109422A priority patent/CN100431117C/zh
Priority to PCT/IB2004/001254 priority patent/WO2004095565A1/fr
Priority to EP04727959A priority patent/EP1620887A1/fr
Priority to US10/554,067 priority patent/US7521740B2/en
Priority to TW093111141A priority patent/TW200507263A/zh
Publication of FR2854276A1 publication Critical patent/FR2854276A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un dispositif semiconducteur comprend une électrode de grille (1) et une couche d'isolant de grille (2) entourées d'un espaceur (3) et réalisées sur une surface (S) d'un substrat (100) d'un premier matériau semiconducteur. Le dispositif comprend en outre une zone de source (4) et une zone de drain (5) situées sous la surface du substrat, respectivement de deux côtés opposés de l'électrode de grille (1). La zone de source et la zone de drain comprennent chacune une portion d'un second matériau semiconducteur (6,7) disposée sur le substrat (100) et s'étendant entre le substrat (100) et l'espaceur (3). Le second matériau a une température de fusion inférieure à la température de fusion du premier matériau. Les portions de second matériau (6, 7) constituent des extensions des zones de source (4) et de drain (5). Le dispositif semiconducteur peut être un transisitor MOS.

Description

DESCRIPTION
Domaine technique de l'invention La présente invention concerne un dispositif semiconducteur réalisé à la surface d'un substrat, comprenant des extensions d'un type particulier. Elle s'applique notamment à un transistor à effet de champ, réalisé selon la technologie MOS ("Metal Oxide Semiconductor").
Etat de la technique antérieure Les extensions ("tip regions" en anglais), aussi connues sous l'appellation LDD ("Low Doped Drain"), sont des parties des zones de source et de drain d'un transistor MOS, situées contre les extrémités respectives d'un canal disposé entre la source et le drain. Elles s'étendent jusqu'à une faible profondeur sous la surface du substrat qui porte le transistor, jusqu'à 50 nanomètres environ. Elles sont en général implantées lors d'une étape spécifique, 15 effectuée avec un faisceau d'implantation à faible énergie. Elles présentent un type de conduction identique à celui des zones de source et de drain, avec des concentrations de porteurs électriques plus faibles que celles des zones de source et de drain. Les extensions permettent un contrôle précis de la conduction électrique des zones de source et de drain au niveau des extrémités du canal. Il est alors possible d'obtenir une grande reproductibilité des 20 caractéristiques de fonctionnement de transistors MOS fabriqués en grande série.
La réalisation des extensions d'un transistor MOS devient plus difficile à mesure que les dimensions du transistor diminuent, c'est-à-dire que le niveau d'intégration sur silicium augmente. En particulier, les éléments dopants des parties de la source et du drain ont tendance à diffuser dans les extensions, lors d'un chauffage d'activation des porteurs, 25 même si ce chauffage est réalisé à l'aide d'un laser focalisé sur les extensions ("Laser Thermal Annealing" ou LTA en anglais). L'avantage apporté par les extensions disparaît alors.
Le document US 5,710,450 divulgue une méthode de formation des extensions adaptée pour des transistors de dimensions particulièrement faibles. Il décrit plusieurs types 30 de transistors MOS qui comprennent des portions d'un matériau semiconducteur distinct du matériau du substrat, et qui sont disposées sur le substrat à l'intérieur des zones de source et de drain. Ces portions sont utilisées comme sources d'éléments dopants pour la formation des extensions. Ces éléments dopants diffusent dans le substrat lors d'un chauffage spécifique afin de conférer aux extensions le comportement électrique désiré. La température lors du chauffage doit être comprise entre 8000C et 10000C, afin de provoquer une diffusion efficace des éléments dopants, et conférer ainsi aux extensions la concentration désirée de porteurs électriques. Mais cette température élevée provoque localement une fusion des matériaux à l'interface entre le substrat de silicium et des parties isolantes disposées autour de chaque transistor, connues sous l'acronyme STI (pour "Shallow Trench Insulator") dans le jargon de l'Homme du métier. Elle provoque aussi une déformation de l'électrode de grille des transistors MOS.
Exposé de l'invention Un but de la présente invention est de proposer un dispositif semiconducteur d'un type nouveau, comprenant des extensions compatibles avec un niveau d'intégration élevé, et qui ne présente pas les inconvénients précités.
L'invention concerne un dispositif semiconducteur comprenant une électrode de grille et une couche d'isolant de grille réalisées sur une partie de la surface d'un substrat d'un premier matériau semiconducteur. L'électrode de grille et la couche d'isolant de grille sont entourées, dans un plan parallèle à la surface du substrat, d'un isolant appelé espaceur. La couche d'isolant de grille est disposée entre le substrat et l'électrode de grille. Le dispositif 15 comprend en outre une zone de source et une zone de drain situées sous la surface du substrat, au niveau respectivement de deux côtés opposés de l'électrode de grille. La zone de source et la zone de drain contiennent chacune des porteurs électriques d'un même type déterminé, avec des premières concentrations respectives. Elles comprennent aussi chacune une portion d'un second matériau semiconducteur disposée sur le substrat en dessous du 20 niveau de la couche d'isolant de grille selon une direction perpendiculaire à la surface du substrat. Chaque portion de second matériau s'étend au moins partiellement entre le substrat et l'espaceur, sensiblement jusqu'à un emplacement venant au droit, selon ladite direction perpendiculaire, d'un des côtés opposés de l'électrode de grille. Lesdites portions de second matériau sont dopées avec des éléments dopants pour créer des porteurs électriques dudit type déterminé, avec des secondes concentrations inférieures auxdites premières concentrations. Les portions de second matériau présentent une température de fusion inférieure à la température de fusion dudit premier matériau.
Selon l'invention, chaque portion du second matériau semiconducteur remplit, au moins partiellement, une fonction d'extension du dispositif semiconducteur. Elle peut être sélectivement fondue par chauffage à une température intermédiaire entre les températures de fusion du substrat et de l'extension. Un tel chauffage permet d'activer les porteurs électriques de cette portion sans endommager les autres éléments du dispositif. Il permet aussi de répartir de façon sensiblement uniforme les éléments dopants dans chaque portion de second matériau.
Lorsque le chauffage est réalisé à l'aide d'un laser, les portions de second matériau présentent avantageusement un pouvoir d'absorption d'un rayonnement lumineux supérieur au pouvoir d'absorption du premier matériau pour le même rayonnement lumineux.
Lorsque le premier matériau est à base de silicium, le second matériau peut être à base de germanium ou à base d'un alliage de silicium et de germanium (du type SixGel-x, ou x est un nombre compris entre 0 et 1). En effet, les températures de fusion du silicium et du germanium sont respectivement de 9001C et 5000C, environ.
L'invention concerne aussi un procédé de fabrication d'un dispositif semiconducteur du type précédent.
Brève description des dessins
D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après de deux exemples de réalisation non limitatifs, en référence aux dessins annexés suivants: - la figure 1 est une vue en coupe d'un transistor MOS réalisé selon une première variante de l'invention; - les figures 2 et 3 illustrent deux étapes de fabrication d'un transistor MOS selon 15 la figure 1; - les figures 4-7 illustrent des étapes de fabrication d'un transistor MOS selon une seconde variante de l'invention.
Dans ces figures, pour raison de clarté, les dimensions des différentes parties de circuit représentées ne sont pas en proportion avec des dimensions réelles. Toutes ces 20 figures sont des vues en coupe d'un dispositif semiconducteur comprenant différents matériaux rapportés sur un substrat semiconducteur. Les vues en coupe sont considérées dans des plans perpendiculaires à une surface initiale du substrat. Sur les figures, des références identiques correspondent à des éléments identiques. Le substrat est placé dans la partie inférieure de chaque figure et D désigne une direction perpendiculaire à la surface initiale du substrat, orientée vers le haut des figures. Les termes "sur", "sous", "au dessus de", "au dessous de", "supérieur" et "inférieur" sont utilisés dans la suite en référence à la direction D. Exposé détaillé d'au moins un mode de réalisation de l'invention Un transistor MOS est réalisé à la surface d'un substrat 100 pouvant être, par exemple, en silicium monocristallin. Conformément à la figure 1, il comporte une zone de source 4 et une zone de drain 5 réalisées par dopage dans le substrat 100, de part et d'autre d'un canal de conduction 10. Les zones 4 et 5 présente une conduction électrique d'un même type, n ou p, distinct de celui du canal 10. Elles contiennent à cet effet des porteurs 35 électriques avec une concentration d'environ 2.1018 porteurs par centimètre-cube.
Au dessus du canal 10, une couche d'isolant de grille 2 est disposée sur la surface S du substrat 100. Une électrode de grille 1 permet un contrôle du canal 10 au travers de la couche 2. La couche 2 est en silice (SiO2), en oxyde de tantale (Ta2O5), ou en oxyde d'hafnium (HfO2), par exemple, et l'électrode 1 est en polysilicium, par exemple. Un espaceur isolant 3, par exemple en nitrure de silicium (Si3N4), entoure l'électrode 1 et a couche 2 parallèlement à la surface S. Le substrat 100 est recouvert, respectivement au dessus des zones 4 et 5, de deux portions de couche de germanium 6 et 7, elles-mêmes recouvertes respectivement de deux portions de couche de silicium 8 et 9. Les portions 6 et 7 sont situées en dessous du niveau de la surface S présente au dessus du canal 10. Le matériau des couches 8 et 9 est, par exemple, du silicium conducteur. Les portions 8 et 9 protègent les portions 6 et 7 contre une 10 éventuelle oxydation susceptible d'altérer les propriétés électriques de ces dernières. Les portions 6-8 se prolongent jusqu'au droit de côtés opposés Cl et C2 de l'électrode 1, entre l'espaceur 3 et le substrat 100. Deux portions supplémentaires 6bis et 8bis, respectivement des mêmes matériaux que les portions 6 et 7 d'une part, et 8 et 9 d'autre part, peuvent également être présentes au dessus de l'électrode 1. Les portions 8, 8bis et 9 peuvent 15 contribuer à former des parties de siliciure métallique pour la réalisation de contacts électriques sur, respectivement, la zone 4, l'électrode 1 et la zone 5.
Les portions 6 et 7 sont dopées de façon à créer, au sein de ces portions, des porteurs électriques n ou p, du même type que ceux des zones 4 et 5. La concentration de ces porteurs électriques dans les portions 6 et 7 est, par exemple, de l'ordre de 5.1017 20 porteurs par centimètre-cube. Les portions 6 et 7 constituent alors des extensions du transistor MOS.
On décrit maintenant un procédé de fabrication du transistor MOS précédent. Les étapes élémentaires de procédé effectuées selon des méthodes connues de l'Homme du métier ne sont pas exposées en détail. Des indications sont seulement données concernant 25 la combinaison de ces étapes élémentaires selon un ordre chronologique d'exécution déterminé, qui caractérise l'invention.
Le substrat de silicium 100 comporte initialement un puits de dopage, de type n ou p, selon le type du transistor envisagé. Conformément à la figure 2, on forme la couche 2 sur une partie Pi de la surface S du substrat 100. L'électrode 1 est ensuite formée au dessus de 30 la couche 2, et l'espaceur 3 est disposé autour de la couche 2 et de l'électrode 1, parallèlement à la surface S, selon l'une des méthodes couramment utilisées pour la fabrication de transistors MOS.
On retire alors (figure 3) deux pellicules superficielles du matériau du substrat 100, respectivement dans deux parties latérales P2 et P3 de la surface du substrat, situées de deux côtés opposés de la partie Pi. Chaque partie P2 ou P3 s'étend entre le substrat 100 et l'espaceur 3, sensiblement jusqu'à un emplacement venant au droit, selon la direction D, de l'un des côtés CI ou C2 de l'électrode 2. Les deux pellicules sont retirées, par exemple, par dissolution sélective du matériau du substrat 100 dans une solution contenant des réactifs chimiques sélectionnés pour former des composés solubles avec les atomes du substrat.
Lorsque l'électrode 1 est d'un même matériau que le substrat 100, une partie P4 supérieure de l'électrode 1 peut être retirée simultanément.
On forme les zones de source 4 et de drain 5 situées sous la surface S du substrat 100, respectivement au niveau des deux parties latérales P2 et P3. Les zones 4 et 5 sont formées par implantation ionique, d'une façon dite "auto-alignée" par rapport aux côtés Cl et C2 de l'espaceur 3. Des molécules de diborane B2H4 ou de phosphine PH3 peuvent être utilisées pour implantation des zones 4 et 5, pour former un transistor MOS de type p ou n, 10 respectivement. Les zones 4 et 5 contiennent alors chacune des porteurs électriques d'un même type déterminé, par exemple avec la concentration citée plus haut en relation avec la figure 1.
Eventuellement, les zones 4 et 5 peuvent être implantées avant le retrait des pellicules superficielles dans les parties latérales P2 et P3.
On forme sur le substrat 100, dans chaque partie latérale P2 et P3, une portion 6, respectivement 7, d'un matériau semiconducteur d'extension distinct du matériau du substrat 100. Ce matériau d'extension possède une température de fusion inférieure à la température de fusion du matériau du substrat 100. Lorsque que le substrat 100 est en silicium, le matériau d'extension est, par exemple, du germanium. Chaque portion 6 ou 7 se 20 prolonge sensiblement jusqu'à un emplacement venant au droit, selon la direction D, du côté Cl ou C2 de l'électrode 1 correspondant à ladite partie latérale. Les portions 6 et 7 contiennent des éléments dopants, tels que des atomes de bore ou de phosphore, de façon à créer des porteurs électriques du même type déterminé que les zones 4 et 5. Les éléments dopants des portions 6 et 7 peuvent être présents initialement dans le matériau d'extension 25 lors de sa formation, ou être apportés par la suite lors d'une étape d'implantation du matériau d'extension.
Les portions 6 et 7 sont formées, par exemple, en utilisant un procédé de dépôt chimique en phase vapeur ("Chemical Vapour Deposition" en anglais, ou CVD), à partir de précurseurs organométalliques contenant des atomes du matériau d'extension. Une couche 30 continue du matériau d'extension est alors obtenue, qui recouvre l'ensemble du substrat 100, de l'espaceur 3 et de l'électrode 1. En combinant un masquage et une gravure, des parties de cette couche sont retirées de façon à ne laisser que les portions 6, 6bis et 7.
On chauffe ensuite les portions 6 et 7 jusqu'à une température intermédiaire entre les températures de fusion respectives du matériau du substrat 100 et du matériau d'extension. Un faisceau laser peut être utilisé pour ce chauffage, qui permet de chauffer sélectivement des régions du transistor comprenant les portions 6 et 7. Dans ce cas, le matériau d'extension est avantageusement choisi de sorte qu'il présente un pouvoir d'absorption du faisceau laser supérieur au pouvoir d'absorption du faisceau laser par le matériau du substrat 100. Les portions 6 et 7 sont ainsi fondues. Une fois refroidies, elles contiennent des porteurs électriques selon une concentration sensiblement uniforme, et inférieure à la concentration de porteurs électriques dans les zones 4 et 5. Eventuellement, ce chauffage des portions 6 et 7 peut servir simultanément de chauffage d'activation des porteurs électriques des zones 4 et 5.
On dépose enfin les portions d'encapsulation 8 et 9 respectivement au dessus des portions 6 et 7. Le matériau des portions 8 et 9 est, par exemple, du silicium. Un procédé analogue à celui de formation des portions 6 et 7 peut être utilisé, adapté au matériau 10 d'encapsulation utilisé. Eventuellement, une portion d'encapsulation 8bis peut être simultanément formée au dessus de la portion 6 bis.
Selon une première variante du procédé de fabrication (figure 1), correspondant aux figures 1 à 3, les portions 6 et 7 sont formées de sorte qu'un interstice libre subsiste entre la surface supérieure de chaque portion 6, 7 et la surface inférieure de l'espaceur 3 du même 15 côté de l'électrode 1. Les portions d'encapsulation 8, 9 sont alors déposées de sorte que chaque portion d'encapsulation 8, 9 s'étend dans l'interstice entre l'espaceur 3 et la portion 6 ou 7 au dessus de laquelle elle est disposée. Elle s'étend sensiblement jusqu'à une limite située au droit, selon la direction D, du côté Cl ou C2 de l'électrode 1 correspondant à la portion d'encapsulation considérée.
Les figures 4-6 correspondent à une seconde variante de l'invention. A partir de la configuration de la figure 2, on retire sélectivement l'espaceur 3, par exemple par dissolution du matériau de l'espaceur 3 dans une solution comprenant des réactifs chimiques spécialement sélectionnés. La configuration du transistor représentée sur la figure 4 est alors obtenue. Avant son retrait, l'espaceur 3 a pour fonction de limiter l'implantation des zones 4 25 et 5 à distance de chaque côté de la couche 2.
On dépose alors, de façon isotrope, une fine couche 30 d'un matériau de protection, par exemple du nitrure de silicium (Si3N4) sur le substrat 100, sur les extrémités de la couche 2, et sur les côtés découverts Cl et C2 et la face supérieure de l'électrode 1. La couche 30 a une épaisseur de 10 nanomètres par exemple. Dans la suite du procédé d'élaboration du transistor, la couche 30 peut réaliser une séparation entre des contacts électriques pris sur la zone 4 et sur l'électrode 1, et, de la même façon, entre des contacts électriques pris sur la zone 5 et sur l'électrode 1. Pour cette raison, et parce qu'elle se situe à la place de l'espaceur 3, la couche 30 est aussi appelée espaceur.
On expose ensuite la couche 30, par sa surface supérieure, à un plasma de gravure 35 directionnelle, dont la direction de bombardement est parallèle à la direction D. La couche 9 est ainsi éliminée dans ses parties orientées perpendiculairement à la direction D. La configuration du transistor selon la figure 5 est ainsi obtenue.
On retire alors des pellicules superficielles du matériau du substrat 100 dans les parties P2 et P3, de la même façon que précédemment. Selon la configuration du transistor représentée sur la figure 6, l'épaisseur des pellicules retirées, selon la direction D, est supérieure à l'épaisseur de la couche 30, mesurée parallèlement à la surface S. Des portions de matériau d'extension 6 et 7, formées de la façon décrite plus haut, comportent alors, en plus de parties de couches parallèles à la surface S, des rebords parallèles à la direction D qui recouvrent le matériau du substrat 100 sous la couche 30.
Le procédé de fabrication du transistor MOS est ensuite poursuivi de la façon décrite plus haut. Une implantation de dopage des portions 6 et 7 est effectuée si celles-ci ne comportent pas intrinsèquement des quantités suffisantes de porteurs électriques. Puis les portions 6 et 7 sont chauffées jusqu'à une température supérieure à la température de fusion du matériau d'extension. Des portions d'encapsulation 8 et 9 peuvent ensuite être disposées sur les portions 6 et 7.
Selon une amélioration des première et seconde variantes de l'invention décrites ci15 dessus, des portions d'une fine couche d'un alliage de silicium et de germanium est déposée dans les parties latérales P2 et P3. Ce dépôt est effectué entre le retrait des pellicules superficielles de matériau du substrat 100 et la formation des portions 6 et 7. De telles portions d'un alliage ayant une composition chimique intermédiaire entre les compositions respectives des matériaux du substrat 100 et des portions 6 et 7 réduit les contraintes 20 d'interface entre ces matériaux. Elles facilitent notamment la croissance du matériau d'extension dans des conditions d'hétéroépitaxie.
Linvention a été décrite dans le cadre de la réalisation d'un transistor MOS. Elle peut être appliquée de même à tout dispositif semiconducteur comprenant une jonction de surface, désignée par USJ (pour "Ultra Shallow Junction" en anglais) qui nécessite 25 l'utilisation d'une extension.
Aucun signe de référence entre parenthèses dans le présent texte ne doit être interprété de façon limitative. Le verbe "comprendre" et ses conjugaisons doivent également être interprétés de façon large, c'est à dire comme n'excluant pas la présence non seulement 30 d'autres éléments ou étapes que ceux listés après ledit verbe, mais aussi d'une pluralité d'éléments ou d'étapes déjà listés après ledit verbe et précédés du mot "un" ou 'une".

Claims (10)

REVENDICATIONS
1. Dispositif semiconducteur comprenant: - une électrode de grille (1) et une couche d'isolant de grille (2) réalisées sur une partie (Pi) de la surface (S) d'un substrat d'un premier matériau semiconducteur (100) ayant une température de fusion déterminée, et entourées par un espaceur isolant (3; 30) dans un plan parallèle à la surface du substrat, la couche d'isolant de grille (2) étant disposée entre le substrat (100) et l'électrode de grille (1), et - une zone de source (4) et une zone de drain (5) situées sous la surface du substrat 10 (S) au niveau respectivement de deux côtés opposés de l'électrode de grille (1), contenant chacune des porteurs électriques d'un même type déterminé, avec des premières concentrations respectives, et comprenant chacune une portion d'un second matériau semiconducteur (6, 7) disposée sur le substrat en dessous du niveau de la couche d'isolant de grille (2) selon une direction (D) perpendiculaire à la surface (S) du substrat, chaque portion de second matériau (6, 7) s'étendant au moins partiellement entre le substrat (100) et l'espaceur (3; 30), sensiblement jusqu'à un emplacement venant au droit, selon ladite direction perpendiculaire (D), d'un côté de l'électrode de grille (Cl, C2), lesdites portions de second matériau étant dopées avec des éléments dopants pour créer des porteurs électriques dudit type déterminé avec des secondes concentrations inférieures auxdites 20 premières concentrations, et lesdites portions de second matériau présentant une température de fusion inférieure à la température de fusion du premier matériau.
2. Dispositif selon la revendication 1, dans lequel lesdites portions de second matériau présentent un pouvoir d'absorption d'un rayonnement lumineux supérieur au pouvoir 25 d'absorption du premier matériau pour le même rayonnement lumineux.
3. Dispositif selon la revendication 1, dans lequel le premier matériau est à base de silicium et le second matériau est à base de germanium ou à base d'un alliage de silicium et de germanium.
4. Dispositif selon la revendication 1, comprenant en outre deux portions d'encapsulation (8, 9) dudit second matériau, disposées respectivement par dessus les portions de second matériau (6, 7), d'un côté opposé au substrat (100).
5. Dispositif selon la revendication 4, dans lequel chaque portion d'encapsulation (8, 9) s'étend entre I'espaceur (3) et la portion de second matériau (6, 7) au dessus de laquelle ladite portion d'encapsulation est disposée, sensiblement jusqu'à une limite située au droit, selon ladite direction perpendiculaire à la surface du substrat (D) , du côté de l'électrode de grille (Cl, C2) correspondant à ladite seconde portion d'encapsulation.
6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que ledit dispositif est un transistor MOS.
7. Procédé de fabrication d'un dispositif semiconducteur, comprenant les étapes successives suivantes: a) on forme une couche d'isolant de grille (2) sur une partie (Pi) d'une surface (S) 10 d'un substrat (100) d'un premier matériau semiconducteur ayant une température de fusion déterminée; b) on forme une électrode de grille (1) au dessus de la couche d'isolant de grille (2) c) on forme un espaceur isolant (3; 30) disposé autour de la couche d'isolant de grille (2) et de l'électrode de grille (1), parallèlement à la surface du substrat (S); d) on retire deux pellicules superficielles du premier matériau respectivement dans deux parties latérales de la surface du substrat (P2, P3) situées de deux côtés opposés (Ci, C2) de la partie de surface du substrat (Pi) portant la couche d'isolant de grille (2) et l'électrode de grille (1), chaque partie latérale (P2, P3) s'étendant entre le substrat (100) et l'espaceur (3; 30) sensiblement jusqu'à un emplacement venant au droit de l'un des côtés 20 opposés de l'électrode de grille (Ci, C2), selon une direction (D) perpendiculaire à la surface du substrat (S); e) on forme une zone de source (4) et une zone de drain (5) situées sous la surface du substrat (S) respectivement au niveau desdites deux parties d'électrodes de la surface du substrat (P2, P3), et contenant chacune des porteurs électriques d'un même type déterminé 25 avec des premières concentrations respectives; f) on forme sur le substrat (100), dans chaque partie latérale (P2, P3), une portion (6, 7) d'un second matériau semiconducteur sensiblement jusqu'à un emplacement venant au droit, selon ladite direction perpendiculaire (D), du côté opposé de l'électrode de grille (Cl, C2) correspondant à ladite partie latérale, lesdites portions de second matériau (6, 7) 30 contenant des éléments dopants pour créer des porteurs électriques du type déterminé, et ayant une température de fusion inférieure à ladite température de fusion du premier matériau; g) on chauffe les portions de second matériau (6, 7) jusqu'à une température intermédiaire entre les températures de fusion respectives des premier et second matériaux, 35 de sorte que les portions de second matériau contiennent des porteurs électriques selon une seconde concentration inférieure auxdites premières concentrations.
8. Procédé selon la revendication 7, suivant lequel, lors de l'étape g), on chauffe lesdites portions de second matériau (6, 7) en utilisant un faisceau laser.
9. Procédé selon la revendication 7, suivant lequel, après l'étape f), on dépose des portions d'encapsulation (8, 9) respectivement au dessus desdites portions de second matériau (6, 7), d'un côté opposé au substrat (100).
10. d).
Procédé selon la revendication 7, suivant lequel l'étape e) est effectuée avant l'étape
FR0350127A 2003-04-24 2003-04-24 Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion. Withdrawn FR2854276A1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0350127A FR2854276A1 (fr) 2003-04-24 2003-04-24 Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.
JP2006506522A JP2006524428A (ja) 2003-04-24 2004-04-16 低融点材料で形成する拡張部を備える半導体デバイス
CNB2004800109422A CN100431117C (zh) 2003-04-24 2004-04-16 包括由具有低熔点材料制造的延伸部的半导体器件及其制造方法
PCT/IB2004/001254 WO2004095565A1 (fr) 2003-04-24 2004-04-16 Dispositif a semiconducteurs comportant des prolongements realises en un materiau a bas point de fusion
EP04727959A EP1620887A1 (fr) 2003-04-24 2004-04-16 Dispositif a semiconducteurs comportant des prolongements realises en un materiau a bas point de fusion
US10/554,067 US7521740B2 (en) 2003-04-24 2004-04-16 Semiconductor device comprising extensions produced from material with a low melting point
TW093111141A TW200507263A (en) 2003-04-24 2004-04-21 Semiconductor device comprising extensions produced from material with a low melting point

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0350127A FR2854276A1 (fr) 2003-04-24 2003-04-24 Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.

Publications (1)

Publication Number Publication Date
FR2854276A1 true FR2854276A1 (fr) 2004-10-29

Family

ID=33104522

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0350127A Withdrawn FR2854276A1 (fr) 2003-04-24 2003-04-24 Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.

Country Status (7)

Country Link
US (1) US7521740B2 (fr)
EP (1) EP1620887A1 (fr)
JP (1) JP2006524428A (fr)
CN (1) CN100431117C (fr)
FR (1) FR2854276A1 (fr)
TW (1) TW200507263A (fr)
WO (1) WO2004095565A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7541239B2 (en) 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
CN105470134B (zh) * 2014-09-09 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US9911849B2 (en) 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838993A (en) * 1986-12-04 1989-06-13 Seiko Instruments Inc. Method of fabricating MOS field effect transistor
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US6342421B1 (en) * 1994-09-13 2002-01-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6372583B1 (en) * 2000-02-09 2002-04-16 Intel Corporation Process for making semiconductor device with epitaxially grown source and drain

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187641B1 (en) * 1997-12-05 2001-02-13 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
KR20010080432A (ko) * 1998-11-12 2001-08-22 피터 엔. 데트킨 계단식 소스/드레인 접합을 갖는 전계 효과 트랜지스터 구조
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838993A (en) * 1986-12-04 1989-06-13 Seiko Instruments Inc. Method of fabricating MOS field effect transistor
US6342421B1 (en) * 1994-09-13 2002-01-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6372583B1 (en) * 2000-02-09 2002-04-16 Intel Corporation Process for making semiconductor device with epitaxially grown source and drain

Also Published As

Publication number Publication date
TW200507263A (en) 2005-02-16
WO2004095565A1 (fr) 2004-11-04
CN1777981A (zh) 2006-05-24
US7521740B2 (en) 2009-04-21
JP2006524428A (ja) 2006-10-26
CN100431117C (zh) 2008-11-05
EP1620887A1 (fr) 2006-02-01
US20060246673A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3047838A1 (fr) Transistor bipolaire et son procede de fabrication
FR2891664A1 (fr) Transistor mos vertical et procede de fabrication
EP0022388B1 (fr) Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2910456A1 (fr) Procede de realisation de microfils et/ou de nanofils
FR2728387A1 (fr) Procede de fabrication d'un transistor bipolaire
WO2014037411A1 (fr) Procédé de réalisation de transistors fet
FR2894069A1 (fr) Fabrication de transistors mos
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
WO2003077321A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2854276A1 (fr) Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.
FR2483685A1 (fr) Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee
EP1058302A1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
WO1986001336A1 (fr) Procede de fabrication d'un circuit integre de type mis
EP0522938B1 (fr) Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé
EP1096557A1 (fr) Procédé de définition de deux zones autoalignées à la surface supérieure d'un substrat

Legal Events

Date Code Title Description
ST Notification of lapse