DE4444776C2 - Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur - Google Patents

Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur

Info

Publication number
DE4444776C2
DE4444776C2 DE4444776A DE4444776A DE4444776C2 DE 4444776 C2 DE4444776 C2 DE 4444776C2 DE 4444776 A DE4444776 A DE 4444776A DE 4444776 A DE4444776 A DE 4444776A DE 4444776 C2 DE4444776 C2 DE 4444776C2
Authority
DE
Germany
Prior art keywords
layer
base
collector
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4444776A
Other languages
English (en)
Other versions
DE4444776A1 (de
Inventor
Byung-Ryul Ryum
Tae-Hyeon Han
Soo-Min Lee
Deok-Ho Cho
Seong-Hearn Lee
Jin-Young Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOREA TELECOMM AUTHORITY SEOUL
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KOREA TELECOMM AUTHORITY SEOUL
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/357,244 priority Critical patent/US5484737A/en
Application filed by KOREA TELECOMM AUTHORITY SEOUL, Electronics and Telecommunications Research Institute ETRI filed Critical KOREA TELECOMM AUTHORITY SEOUL
Priority to FR9415446A priority patent/FR2728387A1/fr
Priority to DE4444776A priority patent/DE4444776C2/de
Priority to GB9425342A priority patent/GB2296129B/en
Publication of DE4444776A1 publication Critical patent/DE4444776A1/de
Application granted granted Critical
Publication of DE4444776C2 publication Critical patent/DE4444776C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Bipolartransistors, bei dem der Emitter, die Basis und der Kollektor vertikal selbstjustierend sind.
Um die Betriebseigenschaften einer Halbleiter-Schalteinrichtung in der Halbleitertechnik zu verbessern, hat man mehrere Typen von Heteroübergangs- Bipolartransistoren entwickelt. Einer davon weist statt einer Silizium-Basis typischerweise eine SiGe-Basis auf und hat die Eigenschaft einer kleiner werdenden Energiebandlücke und einer vom Ge-Gehalt der SiGe-Basis abhängigen Abstufung.
Da so ein Heteroübergangs-Bipolartransistor ähnlich wie ein bekannter Homoübergangs-Transistor unter Verwendung von Polysilizium als Material zur Bildung von Basis- und Emitterbereichen und außerdem als Fremdatom- Diffusionsquelle des Emitterbereichs sowie unter Verwendung einer SiGe-Basis hergestellt wird, um den Emitterinjektionswirkungsgrad zu vergrößern, und der Basisbereich durch einen ultradünnen Film gebildet wird, der mit Fremdatomen hoher Konzentration dotiert ist, weist der Heteroübergangs-Transistor eine wesentliche bessere Stromverstärkung und Schaltgeschwindigkeit auf.
Da die Integration von Halbleiterschaltungen immer weiter verbessert wird, d. h., da Halbleiterschaltungen größenmäßig weiter verkleinert werden, hat man ein selektives Aufwachsen entwickelt, um eine in einer Basis auf einem aktiven Bereich einer Schaltung und zwischen ihrer Basis und ihrem Kollektor auftretende Parasitärkapazität zu verkleinern. Um eine dünne Basiselektrode zu bilden, wird außerdem ein Metallsilizid (TiSi2) anstelle von Polysilizium verwendet.
Fig. 1 zeigt den Aufbau eines bekannten Heteroübergangs-Bipolartransistors, bei dem die Basis durch superselbstjustierendes selektives Aufwachsen gebildet wird.
Unter Bezugnahme auf Fig. 1 wird nachstehend das Herstellungsverfahren des bekannten Heteroübergangs-Bipolartransistors beschrieben.
Zuerst wird nach aufeinanderfolgendem Bilden eines n+-leitenden Subkollektors 1, eines n+-leitenden Kollektors 3 und eines Kollektorsenkers 16 auf einem Substrat 1 eine Grabentrennung durchgeführt, um einen Graben im Substrat 1 zu bilden. Danach wird ein Isoliermaterial in den Graben gefüllt, um eine Isolierschicht 4 zur Schaltungstrennung zu bilden.
Außerdem wird ein aktiver Bereich des Transistors abgegrenzt, indem ein aus einer Isolierschicht 5, einer p+-leitenden Polysiliziumschicht 6, einer Isolierschicht 7 und einer Seitenwand-Nitridschicht 8 bestehendes Muster gebildet wird und dann Fremdatome in den aktiven Bereich injiziert werden, um einen n-leitenden Kollektorbereich 9 zu bilden, wodurch die Hochstromeigenschaften des Transistors verbessert werden können.
Als nächstes werden in dem so gebildeten aktiven Bereich eine SiGe-Basis 10, die als Eigenleitungs-Basis dient, und eine Polysiliziumschicht 11 für eine elektrische Verbindung zwischen der p+-leitenden Polysiliziumschicht 6 und der Basis 10 unter Verwendung von Gasquellen-MBE (MBE = Molekularstrahlepitaxie) aufein­ anderfolgend aufgewachsen. Daher wird ein zwischen dem Kollektor und der Basis gebildeter Parasitärkapazitätsbereich auf die Breite der Polysiliziumschicht 11 beschränkt.
Nach Bildung einer Seitenwand-Isolierschicht 12 auf der Eigenleitungs-Basis 10 durch ein bekanntes anisotropisches Ätzverfahren wird schließlich ein Emitter 13 selbstjustiert und werden Elektroden 15 darauf gebildet, wie in Fig. 1 gezeigt.
Wie oben beschrieben, besteht die Eigenleitungs-Basis 10 aus SiGe, um den Emitterinjektionswirkungsgrad zu vergrößern, und sind sowohl Kollektor und Basis als auch Emitter und Basis selbstjustierend. Da der Parasitärkapazitätsbereich der Basis auf einen Bereich beschränkt ist, der der Seitenwand-Nitridschicht 8 und der Seitenwand-Isolierschicht 12 entspricht, kann die Parasitärkapazität abhängig von einer Steuerung der Gesamtbreite der Seitenwand-Nitridschicht 8 und der Seitenwand-Isolierschicht 12 verkleinert werden.
Im Herstellungsablauf ist es jedoch ungünstig, die Polysiliziumschicht 11 mit einem vorbestimmten Muster unter Verwendung von horizontalem Nassätzen der Isolierschicht 5 zu bilden und den Parasitärkapazitätsbereich zwischen dem Kollektor und der Basis abzugrenzen, da die Gleichförmigkeitsstabilität und die Reproduktion eines solchen Herstellungsablaufs ernstlich verringert sind. Als Folge davon wird die Leistungsfähigkeit der so hergestellten Schaltung ernstlich verringert.
Um die Basis 10 und die Polysiliziumschicht 11 zu bilden, muss außerdem zweimal ein äußerst langsames, selektives Dünnfilm-Aufwachsen durchgeführt werden. Da ihre Baumaterialien außerdem voneinander verschieden sind, sind ihre Bildungsprozesse sehr kompliziert. Somit entsteht das Problem, dass die Produktionsausbeute verringert wird.
Wird Polysilizium äußerst dünn auf der Dünnfilm-Basis 10 aufgewachsen, entsteht außerdem das Problem, dass eine solche extreme Dünnfilm-Basis bei Auftreten eines Defekts darin einen sehr ungünstigen Einfluss auf die Schaltung ausübt.
Aus US-4,851,362 ist ein Verfahren zur Herstellung einer Halbleitereinrichtung bekannt, welches folgende Schritte umfasst: Bilden einer Polysiliziumschicht mit vordefinierter Fläche für eine Basiselektrode auf einer Oberfläche eines dünnen Isolatorfilms, Bilden eines Isolatorfilms an einer Seitenwand der freigelegten Polysiliziumschicht, Aufwachsen von ersten und zweiten Expitaxieschichten auf der freigelegten Oberfläche eines Siliziumsubstrats, um die Epitaxieschicht mit der Polysiliziumschicht zu verbinden und eine aktive Basis und einen Emitter in der Epitaxieschicht zu bilden, so dass die Polysiliziumschicht als Pull-out-Elektrode für die Basis gebildet wird.
"IBM Technical Disclosure Bulletin, Bd. 35, Nr. 3, August 1992, Seiten 428-431" befasst sich mit dem Problem der Selbstausrichtung einer stark dotierten äußeren Basisschicht an eine Emitteröffnung. Ausgangspunkt ist eine Struktur aus mehreren Schichten, in die mit Hilfe von verschiedenen Schichten eine Emitteröffnung hineingeätzt und ein Emitter gebildet wird.
Aus der US-5,326,718 ist ein Verfahren zur Herstellung eines lateral begrenzten Einkristallbereichs bekannt, der sich zur Verwendung als aktiver Bereich eines Transistors eignet. Das Verfahren umfasst die Schritte: Bildung einer ersten Schicht auf einer Substratoberfläche, welche erste Schicht bezüglich des Substrats selektiv ätzbar ist und SiO2 aufweist, Bilden einer zweiten Schicht auf der ersten Schicht, wobei die zweite Schicht bezüglich der ersten Schicht selektiv ätzbar ist und polykristallines Silizium aufweist, Bereitstellung einer Öffnung in der ersten und der zweiten Schicht, um einen Oberflächenbereich des Substrats freizulegen, Bedeckung der Oberflächen und Seitenwände der zweiten Schicht mit einer dritten Schicht, selektives Ätzen der ersten Schicht bezüglich des Substrats und der zweiten Schicht, um eine Unterschneidung zwischen der zweiten Schicht und der Substratoberfläche herzustellen, wobei die dritte Schicht dem Ätzvorgang der ersten Schicht widersteht, und Bildung eines Einkristallbereichs auf der freigelegten Substratoberfläche durch selektive Epitaxie, wobei während der selektiven Epitaxie keine Kristallbildung an der Oberfläche der dritten Schicht auftritt.
Aus der US-5,391,503 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, wobei eine Basis-Extraktionselektrode mittels einer Polysilizium-Seitenwand ausgebildet wird, die mit einem Basisbereich selbstjustierend ist, um so eine parasitäre Kollektor-Basis-Kapazität eines Transistors zu verringern. Eine Basis wird auf ein Halbleitersubstrat durch selektive Epitaxie aufgebracht. Ein Bereich mit hoher Dotierung wird auf der eingegrabenen Schicht unmittelbar unterhalb eines Emitters durch Ionenimplantation ausgebildet, um den Reihenwiderstand eines Kollektors zu verringern. Zusätzlich wird eine bestimmte Schicht von mehreren Polysilizium-Schichten selektiv durch Strahlung eines Excimer-Lasers ausgeheilt, um den Transistor mit hoher Geschwindigkeit betreiben zu können und ein sehr exaktes Widerstandselement zu erhalten.
Ferner ist aus der EP 0476412 ein Herstellungsverfahren für einen Bipolartransistor bekannt, wobei ein Siliziumfilm 9 und ein n+-Dotierungsbereich 9a zwischen einem Basisbereich 11 und einer epitaktisch gewachsenen Schicht 3 vorgesehen werden. Eine Siliziumoxidschicht 12 wird an den inneren Seitenwänden einer Öffnung 16 vorgesehen und ein polykristalliner n-Typ Siliziumfilm 13 und ein Emitterbereich 15 werden in dem durch den Siliziumoxidfilm 12 umgebenden Bereich ausgebildet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Bipolartransistors zu schaffen, bei dem der Emitter, die Basis und der Kollektor vertikal selbstjustierend sind, um den Herstellungsablauf zu vereinfachen und die Integration und die Leistungsfähigkeit des Transistors zu verbessern.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Herstellung eines Bipolartransistors mit folgenden Schritten gelöst:
Bilden eines vergrabenen Kollektorbereichs in einem Siliziumsubstrat unter Verwendung eines Implantation von Fremdatomen;
aufeinanderfolgendes Ablagern einer ersten Oxidschicht, einer ersten Nitridschicht, einer ersten Polysiliziumschicht, einer zweiten Oxidschicht, einer zweiten Nitridschicht und einer mit Fremdatomen dotierten zweiten Polysiliziumschicht auf dem Siliziumsubstrat;
Entfernen der zweiten Nitridschicht und der zweiten Polysiliziumschicht in Bereichen oberhalb des Siliziumsubstrats und des vergrabenen Kollektorbereichs;
aufeinanderfolgendes Ablagern einer dritten Oxidschicht, einer dritten Nitridschicht und einer vierten Oxidschicht auf der gesamten Oberfläche;
selektives Ätzen von der vierten Oxidschicht bis zu einer Oberseite er zweiten Oxidschicht, so dass eine Öffnung oberhalb eines ersten Oberflächen bereichs des vergrabenen Kollektors gebildet wird;
sequentielles Entfernen der zweiten Oxidschicht, der ersten Polysiliziumschicht, der ersten Nitridschicht und der ersten Oxidschicht, die durch die Öffnung freigelegt sind, um die Oberfläche des vergrabenen Kollektors freizulegen, nachdem eine erste Seitenwand auf der Seitenfläche der Öffnung gebildet wurde, und Entfernen der vierten Oxidschicht in Bereichen außerhalb der Öffnung;
Bilden einer Kollektorschicht auf der Oberfläche des vergrabenen Kollektors, der durch die Öffnung freigelegt wurde, wobei die Kollektorschicht mit einem unteren Teil der ersten Seitenwand in Kontakt ist, nachdem auf der Seitenfläche der ersten Polysiliziumschicht, die durch die Öffnung freigelegt wurde, eine zweite Seitenwand gebildet wurde;
Entfernen der ersten Seitenwand und der dritten Nitridschicht, um die Seitenfläche der zweiten Polysiliziumschicht und der dritten Oxidschicht freizulegen;
Bilden einer Basisschicht auf der Kollektorschicht, die in Kontakt mit der Seitenfläche der zweiten Polysiliziumschicht ist;
Bilden einer dritten Seitenwand auf der Seitenfläche der dritten Oxidschicht und einem Teilbereich der Basisschicht;
Bilden einer Emitterschicht auf der Basisschicht;
Ablagern einer Schutzschicht auf der gesamten Fläche der Emitterschicht und der dritten Oxidschicht und Formen von Öffnungen auf der einen Oberfläche der zweiten Polysiliziumschicht auf einem zweiten Oberflächenbereich des vergrabenen Kollektors und der Emitterschicht;
Bilden von Metallelektroden, die jeweils in Kontakt mit der zweiten Polysiliziumschicht, dem vergrabenen Kollektor und der Emitterschicht sind.
In einer Ausführungsform besteht die Basis entweder aus einer SiGe/Si-Schicht oder aus einer Si/SiGe/Si-Schicht.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite und der Oberseite der Basis linear gändert. Außerdem ist der Ge-Gehalt der Basis im Bereich von 3% oder weniger konstant.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite und der Oberseite der Basis im Bereich von 30% bis 0% linear geändert.
In einer Ausführungsform ist der Ge-Gehalt der Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich von 30% oder weniger konstant und wird zwischen der vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0% geändert.
In einer Ausführungsform wird der Ge-Gehalt der Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich 0% bis 30% linear geändert und zwischen der vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0% geändert.
In einer Ausführungsform besteht die erste Seitenwand-Oxidschicht entweder aus Bor enthaltendem BSG oder aus Phosphor enthaltendem PSG.
Durch dieses Herstellungsverfahren wird ein aktiver Bereich durch Fotolithgraphie abgegrenzt, und dadurch kann eine Grabentrennung, die für eine Verringerung der Integration und der Leistungsfähigkeit der Schaltung verantwortlich ist, in dem Verfahren weggelassen werden. Als Folge davon kann der Herstellungsablauf vereinfacht werden und kann die Integration verbessert werden.
Außerdem kann eine Parsitärkapazität wesentlich verkleinert werden, da zwischen einem Substrat und einer Verbindungselektrode gebildete Isolierschichten durch mehrere dünne Filme gesteuert werden können, die durch die Fotolithografie gemustert werden. Als Folge davon kann die Reproduktion von Bipolartransistoren und ihre Produktionsausbeute in hohem Maße verbessert werden.
In den Zeichnungen sind:
Fig. 1 eine Querschnittsansicht, die einen typischen Aufbau eines bekannten Heteroübergans-Bipolartransistors zeigt, bei dem eine Basis durch ein superselbstjustierendes selektives Aufwachsen gebildet wird;
Fig. 2 eine Querschnittsansicht, die den Aufbau eines durch das Herstellungsverfahren der Erfindung hergestellten Bipolartransistors zeigt; und
Fig. 3a bis 3j Querschnittsansichten sind, die die Prozesse zur Herstellung des Bipolartransistors gemäß der Ausführungsform der Erfindung zeigen.
Da bei dem durch das Verfahren der Erfindung hergestellten Bipolartransistor ein Emitter 34, eine Basis 32 und ein Kollektor 31 vertikal selbstjustierend sind, wobei auf Fig. 2 Bezug genommen wird, ist es möglich, den Emitter und den Kollektor gegeneinander auszutauschen.
Da ein aktiver Bereich durch in der Technik bekannte Fotolithografie abgegrenzt wird, ist es nicht notwendig, einen Graben zur Schaltungstrennung zu bilden.
Nachstehend wird das Herstellungsverfahren eines Bipolartransistors gemäß der Erfindung unter Bezugnahme auf Fig. 3a bis 3j im Detail beschrieben.
Wie in Fig. 3a gezeigt, werden durch Ionenimplantation Fremdatome mit hoher Konzentration in ein Siliziumsubstrat 21 injiziert und geglüht, um einen leitenden vergrabenen Kollektorbereich 22 zu bilden. Als nächstes werden auf dem Siliziumsubstrat 21 aufeinanderfolgend mehrere Schichten gebildet, zum Beispiel eine SiO2-Schicht 23, eine Nitridschicht 24, eine Polysiliziumschicht 25, eine Oxidschicht 26, eine Nitridschicht 27 und eine mit Fremdatomen dotierte leitende Polysiliziumschicht 28. Die Nitridschicht 27 und die Polysiliziumschicht 28 werden dann teilweise entfernt, um ein Muster zu bilden. Außerdem werden aufeinander­ folgend eine Siliziumoxidschicht 29, eine Nitridschicht 17 und eine Siliziumoxid­ schicht 18 darauf gebildet. Als Folge davon wird die in Fig. 3a gezeigte Struktur hergestellt.
Nach dem Abgrenzen von aktiven und inaktiven Bereichen unter Verwendung einer (nicht gezeigten) gemusterten Fotolackschicht werden die mehreren Schich­ ten auf der Oxidschicht 26 unter Verwendung der gemusterten Fotolackschicht als Maske bis zu einer Oberseite der Oxidschicht 26 entfernt, um dadurch eine Öffnung zu bilden, und danach wird auf beiden Seiten der Öffnung eine Seiten­ wand 19 gebildet, wobei auf Fig. 3b Bezug genommen wird.
Wie in Fig. 3c gezeigt, werden anschließend die freiliegende Oxidschicht 26 und die auf dem aktiven Bereich gebildete Polysiliziumschicht 25 aufeinanderfolgend bis zu einer Oberseite der Nitridschicht 25 entfernt, und danach wird auf einer freiliegenden Oberfläche der auf dem inaktiven Bereich gebildeten Polysilizium­ schicht 25 durch Warmglühen eine Seitenwand-Oxidschicht 30 gebildet.
Außerdem werden die freiliegende Nitridschicht 25 und die SiO2-Schicht 23 auf dem aktiven Bereich entfernt, um einen Oberflächenteil des vergrabenen Kollektor­ bereichs 22 freizulegen, wie in Fig. 3d gezeigt.
In der Öffnung wird ein Einkristall-Siliziumkonvektor 31 von einem Leitfähigkeitstyp selektiv auf dem Oberflächenteil des vergrabenen Kollektorbereichs 22 bis zu einer Unterseite der mit Fremdatomen dotierten Polysiliziumschicht 28 aufgewachsen wie in Fig. 3e gezeigt. Das heißt, die Höhe des Einkristall-Siliziumkollektors 31 wird durch die Dicke der zwischen der Polysiliziumschicht 28 und dem Substrat 21 gebildeten mehreren Schichten gesteuert. In den Einkristall-Siliziumkollektor 31 werden Fremdatome injiziert, wodurch der Einkristall-Siliziumkollektor 31 Leitfähig­ keit erhalten kann. In dieser Ausführungsform ist dargestellt, daß die Fremdatome gleichzeitig mit dem Aufwachsen des Einkristall-Siliziumkollektors 31 injiziert werden. Die Fremdatome können aber auch nach Bildung des Einkristall-Silizium­ kollektors 31 durch Ioneninjektion oder Ionendiffusion in den Kollektor 31 injiziert und warmgeglüht werden, wodurch der Einkristall-Siliziumkollektor 31 Leitfähigkeit erhalten kann.
In Fig. 3f werden die Nitridschicht 17 und die Seitenwand 19 entfernt, um eine Seitenfläche der Polysiliziumschicht 28 als Eigenleitungs-Basisbereich freizulegen. Als nächstes wird eine Basis 32 selektiv auf einer Oberseite des Kollektors 31 und der freigelegten Seitenfläche der Eigenleitungs-Basis 28 aufgewachsen, wie in Fig. 3g gezeigt. Als Eigenleitungs-Basis 28 kann ein SiGe-, SiGe/Si oder Si/SiGe/Si- Einkristall verwendet werden. Im Falle, daß als Eigenleitungs-Basis 32 SiGe verwendet wird, wird eine Fremdatomkonzentration von 1 × 1018 cm-3 oder mehr darin injiziert. Im Falle, daß als Eigenleitungs-Basis 32 Si/SiGe verwendet wird, wird eine Fremdatomkonzentration von 1 × 1018 cm-3 oder mehr nur in eine Oberseite der Eigenleitungs-Basis 32 injiziert. Der Ge-Gehalt der SiGe-Basis kann linear gesteuert werden.
Die SiGe-Basis kann zum Beispiel auf eine solche Weise gebildet werden, daß der Ge-Gehalt im Bereich von 30% oder weniger konstant ist, oder der Ge-Gehalt kann zwischen der Unterseite und der Oberseite der SiGe-Basis von 30% bis 0% linear geändert werden. Außerdem kann die SiGe-Basis auf eine solche Weise gebildet werden, daß ihr Ge-Gehalt zwischen der Unterseite der Basis und einer vorbe­ stimmten Höhe im Bereich von 30% oder weniger konstant ist und zwischen der vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0% linear geändert wird, oder daß ihr Ge-Gehalt zwischen ihrer Unterseite und einer vorbestimmten Höhe im Bereich von 0% bis 30% linear zunehmend geändert wird und zwischen der vorbestimmten Höhe und ihrer Oberseite im Bereich von 30% bis 0% linear abnehmend geändert wird. Der Ausdruck "linear" bedeutet hier, daß der Ge-Gehalt der Basis zunehmend oder abnehmend geändert wird.
Wie in Fig. 3h gezeigt, wird außerdem auf beiden Seiten der Basis 32 und der Siliziumoxidschicht 29 eine Seitenwand-Oxidschicht 33 gebildet, um einen Emitter­ bereich zu bilden, und danach Polysilizium mit einer Fremdatomkonzentration von 1020 cm-3 oder mehr in die Öffnung gefüllt, um einen leitenden Emitter 34 zu bilden.
Wird ein NPN-Transistor hergestellt, so wird als Seitenwand-Oxidschicht 33 Bor enthaltendes BSG (Borsilikatglas) verwendet. Wird andererseits ein PNP-Transistor hergestellt, so wird als Seitenwand-Oxidschicht 33 Phosphor enthaltendes PSG (Phosphorsilikatglas) verwendet.
Wie in Fig. 3i und 3j gezeigt, werden nach Ablagerung einer Schutzschicht 35 darauf Metallkontaktlöcher für den Kollektor, den Emitter und die Basis gebildet. Danach wird eine Metallisierung durchgeführt, um entsprechende Elektroden 36 zu bilden, und somit sind die Herstellungsprozesse abgeschlossen.
Dem Herstellungsverfahren der Erfindung gemäß wird ein aktiver Bereich durch Fotolithografie abgegrenzt, und dadurch kann eine Grabentrennung, die für eine Verringerung der Integration und der Leistungsfähigkeit der Schaltung verantwort­ lich ist, in dem Verfahren weggelassen werden. Als Folge davon kann der Herstel­ lungsablauf vereinfacht werden und kann die Integration verbessert werden.
Außerdem kann eine Parasitärkapazität wesentlich verkleinert werden, da zwi­ schen einem Substrat und einer Verbindungselektrode gebildete Isolierschichten durch mehrere dünne Filme gesteuert werden können, die durch die Fotolithografie gemustert werden. Als Folge davon kann die Reproduktion von Bipolartransistoren und ihre Produktionsausbeute in hohem Maße verbessert werden. Der durch das Verfahren der Erfindung hergestellte Bipolartransistor ist daher bei einem Compu­ tersystem mit schneller Informationsverarbeitung und niedrigem Stromverbrauch, einem Kommunikationssystem und dergleichen anwendbar.

Claims (11)

1. Verfahren zur Herstellung eines Bipolartransistors mit folgenden Schritten:
Bilden eines vergrabenen Kollektorbereichs (22) in einem Siliziumsubstrat (21) unter Verwendung einer Implantation von Fremdatomen;
aufeinanderfolgendes Ablagern einer ersten Oxidschicht (23), einer ersten Nitridschicht (24), einer ersten Polysiliziumschicht (25), einer zweiten Oxidschicht (26), einer zweiten Nitridschicht (27) und einer mit Fremdatomen dotierten zweiten Polysiliziumschicht (28) auf dem Siliziumsubstrat (21);
Entfernen der zweiten Nitridschicht (27) und der zweiten Polysiliziumschicht (28) in Bereichen oberhalb des Siliziumsubstrats (21) und des vergrabenen Kollektorbereichs;
aufeinanderfolgendes Ablagern einer dritten Oxidschicht (29), einer dritten Nitridschicht (17) und einer vierten Oxidschicht (18) auf der gesamten Oberfläche;
selektives Ätzen von der vierten Oxidschicht (18) bis zu einer Oberseite der zweiten Oxidschicht (26), so dass eine Öffnung oberhalb eines ersten Oberflächenbereichs des vergrabenen Kollektors (22) gebildet wird;
sequentielles Entfernen der zweiten Oxidschicht (26), der ersten Polysiliziumschicht (25), der ersten Nitridschicht (24) und der ersten Oxidschicht (23), die durch die Öffnung freigelegt sind, um die Oberfläche des vergrabenen Kollektors (22) freizulegen, nachdem eine erste Seitenwand (19) auf der Seitenfläche der Öffnung gebildet wurde, und Entfernen der vierten Oxidschicht (18) in Bereichen außerhalb der Öffnung;
Bilden einer Kollektorschicht (31) auf der Oberfläche des vergrabenen Kollektors (22), der durch die Öffnung freigelegt wurde, wobei die Kollektorschicht (31) mit einem unteren Teil der ersten Seitenwand (19) in Kontakt ist, nachdem auf der Seitenfläche der ersten Polysiliziumschicht (25), die durch die Öffnung freigelegt wurde, eine zweite Seitenwand (30) gebildet wurde;
Entfernen der ersten Seitenwand (19) und der dritten Nitridschicht (17), um die Seitenfläche der zweiten Polysiliziumschicht (28) und der dritten Oxidschicht (29) freizulegen;
Bilden einer Basisschicht (32) auf der Kollektorschicht (31), die in Kontakt mit der Seitenfläche der zweiten Polysiliziumschicht (28) ist;
Bilden einer dritten Seitenwand (33) auf der Seitenfläche der dritten Oxidschicht (29) und einem Teilbereich der Basisschicht (32);
Bilden einer Emitterschicht (34) auf der Basisschicht (32);
Ablagern einer Schutzschicht (35) auf der gesamten Fläche der Emitterschicht (34) und der dritten Oxidschicht (29) und Formen von Öffnungen auf der einen Oberfläche der zweiten Polysiliziumschicht (28) auf einem zweiten Oberflächenbereich des vergrabenen Kollektors (22) und der Emitterschicht (34);
Bilden von Metallelektroden (36), die jeweils in Kontakt mit der zweiten Polysiliziumschicht (28), dem vergrabenen Kollektor (22) und der Emitterschicht (34) sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Bilden des Kollektors (31) durch in-situ-Dotierung durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Bilden des Kollektors (31) durch das Verfahren des selektiven Kristallaufwachsens durchgeführt wird, bevor darin Fremdatome injiziert werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Basis (32) aus einer SiGe/Si-Schicht oder einer Si/SiGe/Si-Schicht besteht, die mit Fremdatomkonzentration von 1 × 1018 cm-3 oder mehr dotiert ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Basis (32) entweder aus einer SiGe/Si-Schicht oder aus einer Si/SiGe/Si-Schicht besteht.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ge-Gehalt der Basis zwischen der Unterseite und der Oberseite der Basis linear geändert wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ge-Gehalt der Basis im Bereich von 3% oder weniger konstant ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ge-Gehalt der Basis zwischen der Unterseite und der Oberseite der Basis im Bereich von 30% bis 0% geändert wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ge-Gehalt der Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich von 30% oder weniger konstant ist und zwischen der vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0% geändert wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ge-Gehalt der Basis zwischen der Unterseite und einer vorbestimmten Höhe der Basis im Bereich von 0% bis 30% linear geändert wird und zwischen der vorbestimmten Höhe und der Oberseite der Basis im Bereich von 30% bis 0% geändert wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Seitenwand-Oxidschicht entweder aus Bor enthaltendem BSG oder aus Phosphor enthaltendem PSG besteht.
DE4444776A 1994-12-13 1994-12-15 Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur Expired - Lifetime DE4444776C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/357,244 US5484737A (en) 1994-12-13 1994-12-13 Method for fabricating bipolar transistor
FR9415446A FR2728387A1 (fr) 1994-12-13 1994-12-15 Procede de fabrication d'un transistor bipolaire
DE4444776A DE4444776C2 (de) 1994-12-13 1994-12-15 Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
GB9425342A GB2296129B (en) 1994-12-13 1994-12-15 Bipolar transistor fabrication

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/357,244 US5484737A (en) 1994-12-13 1994-12-13 Method for fabricating bipolar transistor
FR9415446A FR2728387A1 (fr) 1994-12-13 1994-12-15 Procede de fabrication d'un transistor bipolaire
DE4444776A DE4444776C2 (de) 1994-12-13 1994-12-15 Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
GB9425342A GB2296129B (en) 1994-12-13 1994-12-15 Bipolar transistor fabrication

Publications (2)

Publication Number Publication Date
DE4444776A1 DE4444776A1 (de) 1996-06-27
DE4444776C2 true DE4444776C2 (de) 2001-08-16

Family

ID=27436111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4444776A Expired - Lifetime DE4444776C2 (de) 1994-12-13 1994-12-15 Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur

Country Status (4)

Country Link
US (1) US5484737A (de)
DE (1) DE4444776C2 (de)
FR (1) FR2728387A1 (de)
GB (1) GB2296129B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT1093760E (pt) * 1993-06-10 2005-02-28 Karlin Technology Inc Elemento de distraccao espinal
JP2630237B2 (ja) * 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
JP2914213B2 (ja) * 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
US6077752A (en) * 1995-11-20 2000-06-20 Telefonaktiebolaget Lm Ericsson Method in the manufacturing of a semiconductor device
KR100275544B1 (ko) * 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
KR100205024B1 (ko) * 1995-12-20 1999-07-01 양승택 초 자기 정렬 바이폴러 트랜지스터의 제조방법
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
WO1997047043A1 (en) * 1996-06-06 1997-12-11 The Whitaker Corporation Reduced capacitance bipolar junction transistor
US6190984B1 (en) 1996-11-27 2001-02-20 Electronics And Telecommunications Research Institute Method for fabricating of super self-aligned bipolar transistor
KR100233834B1 (ko) * 1996-12-09 1999-12-01 한흥섭 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
KR100275540B1 (ko) * 1997-09-23 2000-12-15 정선종 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6169007B1 (en) 1999-06-25 2001-01-02 Applied Micro Circuits Corporation Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback
US6559020B1 (en) 1999-10-20 2003-05-06 Applied Micro Circuits Corporation Bipolar device with silicon germanium (SiGe) base region
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
US6759730B2 (en) * 2001-09-18 2004-07-06 Agere Systems Inc. Bipolar junction transistor compatible with vertical replacement gate transistor
JP3732814B2 (ja) * 2002-08-15 2006-01-11 株式会社東芝 半導体装置
WO2008026175A1 (en) * 2006-08-31 2008-03-06 Nxp B.V. Method of manufacturing a bipolar transistor
US8927381B2 (en) 2013-03-20 2015-01-06 International Business Machines Corporation Self-aligned bipolar junction transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
EP0476412A1 (de) * 1990-08-31 1992-03-25 Nec Corporation Bipolartransistor und dessen Herstellungsverfahren
US5326718A (en) * 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
JPH01274470A (ja) * 1988-04-26 1989-11-02 Nec Corp バイポーラ・トランジスタ装置及びその製造方法
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
US5008207A (en) * 1989-09-11 1991-04-16 International Business Machines Corporation Method of fabricating a narrow base transistor
EP0430279A3 (en) * 1989-12-01 1991-07-03 Hewlett-Packard Company Si/sige heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture
US5177025A (en) * 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
EP0476412A1 (de) * 1990-08-31 1992-03-25 Nec Corporation Bipolartransistor und dessen Herstellungsverfahren
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
US5326718A (en) * 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Selective Germanium-Etch Emitter Opening", in: IBM Techn.Discl.Bull., Vol. 35, No. 3, August 1992, S. 428-431 *

Also Published As

Publication number Publication date
DE4444776A1 (de) 1996-06-27
GB2296129A (en) 1996-06-19
GB2296129B (en) 1998-06-24
FR2728387A1 (fr) 1996-06-21
GB9425342D0 (en) 1995-02-15
US5484737A (en) 1996-01-16
FR2728387B1 (de) 1997-02-07

Similar Documents

Publication Publication Date Title
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE19909993B4 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE19643903B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE3034894C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP1356527B1 (de) Bipolartransistor und verfahren zu dessen herstellung
DE2510593B2 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE19808333A1 (de) Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE69732318T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right