DE3915634A1 - Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik - Google Patents

Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik

Info

Publication number
DE3915634A1
DE3915634A1 DE3915634A DE3915634A DE3915634A1 DE 3915634 A1 DE3915634 A1 DE 3915634A1 DE 3915634 A DE3915634 A DE 3915634A DE 3915634 A DE3915634 A DE 3915634A DE 3915634 A1 DE3915634 A1 DE 3915634A1
Authority
DE
Germany
Prior art keywords
layer
film
base layer
forming
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3915634A
Other languages
English (en)
Other versions
DE3915634C2 (de
Inventor
Hiroyuki Nihira
Nobuyuki Itoh
Hiroomi Nakajima
Eiryo Tsukioka
Toshio Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11845888A external-priority patent/JPH01289162A/ja
Priority claimed from JP17230288A external-priority patent/JPH0222825A/ja
Priority claimed from JP20744688A external-priority patent/JPH0258230A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3915634A1 publication Critical patent/DE3915634A1/de
Application granted granted Critical
Publication of DE3915634C2 publication Critical patent/DE3915634C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Description

Die vorliegende Erfindung bezieht sich auf einen sehr kleinen bipolaren Hochgeschwindigkeitstransistor, bei dem die Basis- und Emitterbereiche selbstausrichtend sind und der in einem integrierten Schaltkreis hoher Leistung verwendet wird.
Bipolare Hochleistungstransistoren werden in großem Umfang in digitalen integrierten Schaltkreiselementen (IC) eingesetzt, wie etwa Hochgeschwindigkeits-Rechenprozessoren, Speicher und dgl. sowie in analogen IC-Elementen, wie etwa Rechenverstärkern, Komparatoren und dgl. Um bei einem bipolaren IC eine hohe Integrationsdichte und einen Hochgeschwindigkeitsbetrieb zu erreichen, muß der bipolare Transistor sowohl in Seiten- als auch in Längsrichtung mikrominiaturisiert werden. Als Mikrominiaturisierungstechnik für die Längsrichtung eines bipolaren Transistors wird in weitem Umfange eine Polysilizium-Emittertechnik benutzt, die als Dosierungsquelle zur Erzielung eines flachen Emitters einen Polysiliziumfilm verwendet. Zur Mikrominiaturisierung in der Seitenrichtung eines bipolaren Transistors sind verschiedene Selbstausrichtungstechniken zur Selbstausrichtung der Basis und des Emitters auf der Grundlage eines zweischichtigen Polysiliziumfilms vorgeschlagen worden (z.B. (1) IEEE Transactions on Electron Devices, Vol. ED-33, Nr. 4, April 1986, S. 57, (2) Japanische Patentveröffentlichung (Kokai) Nr. 58-7862, (3) ISSCC 87, 1987, S. 58, u.a.). Die mit diesen Selbstausrichtungstechniken erzielten Grenzfrequenzen bipolarer Transistoren erreichen etwa 30 GHz.
Allerdings werfen die für bipolare Transistoren bisher vorgeschlagenen Selbstausrichtungstechniken folgende Probleme auf:
Erstens werden eine hochkonzentrierte Emitterschicht und eine hochkonzentrierte äußere Basis oder Saugbasisschicht in sehr engem Abstand voneinander erzeugt. Dadurch wird die Durchbruchspannung eines Basis-Emitterübergangs erheblich verringert, während die Kapazität des Basis-Emitterübergangs vergrößert wird. Wenn aber die Emitterschicht und die äußere Basisschicht mit ausreichendem Abstand voneinander gebildet werden, um dieses Problem zu lösen, wird der Basiswiderstand vergrößert und der Hochgeschwindigkeitsbetrieb beeinträchtigt.
Zweitens wird eine Abnahme der Stromverstärkung oder der Grenzfrequenz beobachtet, wenn die Emitterdicke auf Submikronstärke verkleinert wird. Dies wird nachfolgend im einzelnen unter Bezugnahme auf die Fig. 11A bis 11C beschrieben. In diesen Figuren ist eine p-leitende, aktive Basisschicht 22 und eine äußere p⁺-Basisschicht 23 in einem Halbleiterplättchen vorhanden, auf welchem eine n-leitende Kollektorschicht 21 aufgebracht ist. In diese Basisschichten ist eine n⁺-Emitterschicht 24 selbstausrichtend eingebracht. Ein erster Polysiliziumfilm 25 dient sowohl als Dotierungsquelle für die äußere Basisschicht 23, als auch als Basiselektrode, während ein zweiter Polysiliziumfilm 26 sowohl als Dotierungsquelle für eine Emitterschicht, als auch als Emitterelektrode dient. Die Polysiliziumfilme 25 und 26 sind voneinander durch einen Oxidfilm 27 getrennt. Die Emitterschicht 24 wird nicht durch die Methode des direkten Eindotierens einer Störstelle in eine freiliegende Plättchenoberfläche gebildet, sondern durch ein Verfahren, bei dem ein Polysiliziumfilm 26 aufgebracht und Arsenionen durch Ionenimplantation in den Film 26 eindotiert werden, wobei die Arsenionen durch Glühen flach in das Scheibchen eindiffundiert werden. Jedoch kann mit diesem Verfahren aufgrund der von den in dieser Anmeldung genannten Erfindern gemachten Versuchen eine hohe Stromverstärkung und eine hohe Grenzfrequenz nur solange erzielt werden, bis die Emitterdicke 0,8 µm erreicht. Wenn die Emitterdicke 0,8 µm unterschreitet, gehen diese Eigenschaften beträchtlich zurück. Die gestrichelten Kurven in den Fig. 8 und 9 veranschaulichen diese Werte. Die Merkmalsabnahme hat folgende Ursache: Wenn zur Bildung einer Emitterschicht eine Öffnung bis auf 0,4 µm verkleinert wird, steigt die Filmdicke t 1 des zweiten Polysiliziumfilmes 26 im ganzen um das 1,5- bis 2fache der Dicke t 1 an, d.h. auf eine Filmdicke t 2 in demjenigen Emitteröffnungsabschnitt, der einen schmalen Aussparungsabschnitt bildet. In diesem Stadium kann eine vorausbestimmte Emitter-Diffusionstiefe nicht erreicht werden, selbst dann nicht, wenn die Ionenimplantation und das Glühen des zweiten Polysiliziumfilms 26 unter den gleichen Bedingungen erfolgt wie bei der Bildung einer ausreichend großen Emitteröffnung, wie in Fig. 11A gezeigt ist, da die Filmdicke des Filmes 26 im Emitteröffnungsabschnitt groß ist. Falls die Dicke der vorgebildeten aktiven Basisschicht 22 genauso groß wie diejenige nach Fig. 11A ist, wird die effektive Basisbreite vergrößert, da die Emitterdiffusionstiefe gemäß Fig. 11B verringert wird. Falls die Filmdicke des zweiten Polysiliziumfilmes 26 verringert wird, nimmt der Film 26 eine fast konstante Filmdicke in einer engen Emitteröffnung gemäß Fig. 11C an. Jedoch kann bei dieser Struktur eine vorausbestimmte Emitter-Diffusionsschicht nicht erzielt werden, weil die effektive Emitteröffnungsbreite b sehr klein in bezug auf die Diffusions-Emitteröffnungsbreite a ist, wie in Fig. 11C dargestellt ist. Ein auf den Seitenwänden der Öffnung gebildeter dicker Abschnitt des zweiten Polysiliziumfilmes 26 dient nicht als effektive Störstellendotierungsquelle, selbst wenn eine Störstelle durch Ionenimplantation in ihren Oberflächenabschnitt eindotiert wird. Da die Öffnungsbreite a verkleinert wird, nimmt das Verhältnis b/a der effektiven Öffnungsbreite b zur Öffnungsbreite a ab. Deshalb kann unter den gleichen Ionenimplantations- und Glühbedingungen wie im Falle einer großen Öffnungsbreite eine vorbestimmte Emitterdiffusionstiefe nicht erzielt werden. Infolgedessen kann in beiden Fällen der Fig. 11B und 11G eine Störstelle mit einer für den Emitterbereich ausreichenden Konzentration nicht durch die konventionelle Polysilizium-Emittertechnik eingebracht werden.
Eine von der Emitterbreite abhängige Abweichung der Merkmale ist sehr nachteilig bei einem bipolaren IC, bei dem eine Vielzahl von Elementen mit unterschiedlichen Emitterbreiten gebildet werden. So wird beispielsweise in dem Bestreben, eine für einen inneren Schaltkreisabschnitt aus kleinen Elementen mit einer Emitterbreite von ungefähr 0,5 µm erforderliche Emitterschichtdiffusionstiefe zu erzielen, die Emitterschichtdiffusionstiefe in einem Element wie einem E/A-Speicherbereich mit großer Emitterbreite zu groß, so daß eine Abnahme der Durchbruchspannung die Folge ist.
Drittens sind gemäß dem Stande der Technik die aktive Basisschicht und die Emitterschicht selbstausrichtend. Die äußere Basisschicht und die Emitterschicht sind hingegen nicht selbstausrichtend. Genauer gesagt ist im Falle der Fig. 11A der erste Polysiliziumfilm 25, der sowohl als Dotierungsquelle für die äußere Basisschicht als auch als Basiselektrode dient, mit einem Muster solcher Art versehen, daß er eine Öffnung zur Bildung der aktiven Basis und des Emitters aufweist. Sollte in diesem Falle eine Maskenfehlausrichtung auftreten, besitzen die auf zwei Seiten der Emitterschicht gebildeten äußeren Basisschichten eine unterschiedliche Breite. Dies verursacht Unterschiede in den Elementeigenschaften.
Viertens tritt eine Abnahme der Filmdicke des Polysiliziumfilms auf, wenn ein Polysiliziumfilm als Teil einer Basiselektrode mit einem Muster ohne Anwendung der Fotolithografie versehen wird. Dieses Problem wird nachfolgend anhand der Fig. 12A und 12B beschrieben. In diesem Verfahrensschritt wird, wie in Fig. 12A dargestellt, ein vorausbestimmter Aussparungsabschnitt auf einem Halbleiterplättchen 11 durch einen isolierenden Film 12 erzeugt und darüber ein Polysiliziumfilm 13 aufgetragen. Ein Fotolack 14 wird zur weitgehenden Glättung der Oberfläche der sich ergebenden Struktur aufgebracht. Danach wird die gesamte Oberfläche der entstehenden Struktur durch Trockenätzen, unter Belassung des Fotolackes 14 allein im Aussparungsabschnitt, abgeätzt. Der Polysiliziumfilm 13 wird unter Benutzung des Fotolackes 14 als Maske trocken abgeätzt, so daß der Polysiliziumfilm 13 im Aussparungsabschnitt vergraben wird, wie in Fig. 12B dargestellt ist. Jedoch ist beim Trockenätzen ebenso wie beim reaktiven Ionenätzen die Selektivität in bezug auf den Fotolack 14 und den Polysiliziumfilm 13 nicht groß, selbst wenn eine Reihe von Bedingungen richtig gewählt werden. Infolgedessen wird, wenn der Polysiliziumfilm 13 auf einem abgestuften Abschnitt des isolierenden Filmes 12 abgeätzt wird, gleichzeitig der Fotolack 14 durch Ätzen entfernt, während die Filmdicke des zu vergrabenden Polysiliziumfilms 13 verringert wird, wie in Fig. 12B gezeigt ist.
Es ist ein Ziel der vorliegenden Erfindung, einen bipolaren Transistor mit einer mikrominiaturisierten Struktur zu schaffen, der eine genügend große Basis-Emitter-Durchbruchspannung und eine kleine Basis-Emitter-Übergangskapazität besitzt.
Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines bipolaren Transistors mit einer sehr kleinen Emitterbreite im Submikronbereich zu schaffen, der zudem keine Verschlechterung relevanter Eigenschaften erfährt.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines bipolaren Transistors zu schaffen, bei dem eine äußere Basisschicht, eine aktive Basisschicht und eine Emitterschicht selbstausrichtend sind, und das hervorragende Elementeigenschaften liefert.
Es ist ein zusätzliches Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines bipolaren Transistors zu schaffen, bei dem ein Vergraben eines Polysiliziumfilmes als Abschnitt einer Basiselektrode ohne Verringerung der Filmdicke erfolgt.
Ein bipolarer Transistor gemäß der vorliegenden Erfindung besitzt im Prinzip eine planare Struktur. In dieser Struktur wird eine Basisschicht eines zweiten Leitungstyps, bestehend aus einer aktiven Basisschicht und einer hochkonzentrierten äußeren, tief um die aktive Basisschicht durch Diffusion gebildeten Basisschicht in einem Oberflächenabschnitt einer Kollektorschicht eines ersten Leitungstyps gebildet, während eine Emitterschicht im Oberflächenabschnitt der aktiven Basisschicht selbstausrichtend angebracht wird. Bei dieser Basisstruktur weist der bipolare Transistor gemäß der vorliegenden Erfindung einen isolierenden Film auf, der tiefer als das Niveau des Übergangs zwischen der aktiven Basisschicht und der Kollektorschicht vergraben und um die Emitterschicht herumgebildet ist.
Gemäß einem ersten Verfahren der vorliegenden Erfindung erfolgt zur Bildung eines Basisbereiches der Schritt des Vergrabens von Fotolack in einem Aussparungsabschnitt des Halbleiterplättchens und des Umwandelns mindestens eines Oberflächenabschnittes des Fotolackes in eine karbonisierte Schicht, bevor ein unter dem als Maske benutzten Fotolack befindliches Filmmaterial durch Trockenätzen entfernt wird. Im einzelnen weist das Verfahren zur Herstellung eines bipolaren Transistors gemäß der vorliegenden Erfindung folgende Schritte auf:
  • - nacheinander erfolgendes Auftragen eines ersten isolierenden Filmes und eines zweiten isolierenden Filmes, der eine größere Dicke besitzt und aus einem anderen Material besteht als der erste isolierende Film, auf einem Halbleiterplättchen mit einer Kollektorschicht eines ersten Leitungstyps;
  • - nacheinander erfolgendes Abätzen des zweiten isolierenden Films zur Erzeugung eines Aussparungsabschnittes auf einem äußeren basisbildenden Bereich und eines eine Basiselektrode bildenden Bereichs des bipolaren Transistors;
  • - Auftragen eines ersten Polysiliziumfilms, der als ein Abschnitt einer Basiselektrode dient und eine Störstelle enthält, auf der gesamten Oberfläche der Struktur durch ein Filmbildungsverfahren mit guter Stufenbedeckung;
  • - Vergraben eines Fotolacks in einem auf der Oberfläche des ersten Polysiliziumfilmes gebildeten Aussparungsabschnitt;
  • - Ausführen der Ionenimplantation, um mindestens einen Abschnitt des Fotolacks in eine karbonisierte Schicht umzuwandeln;
  • - Abätzen des ersten Polysiliziumfilmes durch anisotropes Trockenätzen unter Benutzung des in die karbonisierte Schicht umgewandelten Fotolacks als Maske, um den zweiten isolierenden Film freizulegen;
  • - kontinuierliches Abätzen des ersten Polysiliziumfilmes unter Benutzung des freigelegten zweiten isolierenden Filmes und des Fotolackes als Maske, um den ersten isolierenden Film der die äußere Basis bildenden Region freizulegen;
  • - wahlweises Abätzen des freigelegten ersten isolierenden Filmes unter Benutzung des Fotolacks und des zweiten isolierenden Filmes als Maske, um eine Halbleiterplättchenoberfläche freizulegen;
  • - Entfernen des Fotolacks und Vergraben eines zweiten Polysiliziumfilms in dem durch den zweiten isolierenden Film umgebenen Aussparungsabschnitt;
  • - Entfernen des zweiten isolierenden Films auf dem die aktive Basis bildenden Bereich mit anschließender thermischer Oxydation, so daß ein Oxidfilm auf der Oberfläche des zweiten Polysiliziumfilmes gebildet und gleichzeitig eine erste, zuvor in den zweiten Polysiliziumfilm oder das Halbleiterplättchen eindotierte Störstelle in die Kollektorschicht eindiffundiert wird, um eine äußere Basisschicht eines zweiten Leitungstyps herzustellen; und
  • - Entfernen des ersten isolierenden Filmes auf dem die aktive Basis bildenden Bereich und anschließende Herstellen einer aktiven Basisschicht des zweiten Leitungstyps und einer Emitterschicht des ersten Leitungstyps auf der freigelegten Halbleiterplättchenoberfläche.
Ein zweites Verfahren gemäß der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Transistors mit einer mikrominiaturisierten Struktur, der einen Emitter mit einer Breite von 0,8 µm besitzt, durch eine Polysilizium-Emittertechnik, die die folgenden Schritte aufweist:
  • - Herstellen einer Basisschicht eines zweiten Leitungstyps in einem Oberflächenabschnitt einer in einem Halbleiterplättchen gebildeten Kollektorschicht eines ersten Leitungstyps, wobei die Basisschicht aus einer aktiven Basisschicht und einer äußeren Basisschicht mit einer höheren Konzentration und einer breiteren Tiefe als der der aktiven Basisschicht besteht;
  • - selektives Eindotieren einer Störstelle des ersten Leitungstyps in einen Oberflächenabschnitt der aktiven Basisschicht durch Ionenimplantation;
  • - Auftragen eines Polysiliziumfilms zur Kontaktaufnahme mit dem dotierten Bereich und als Abschnitt einer Emitterelektrode, und Eindotieren einer Störstelle des ersten Leitungstyps in den Polysiliziumfilm durch Ionenimplantation; und
  • - Aktivieren der eindotierten Störstelle durch schnelles thermisches Glühen.
Ein drittes Verfahren gemäß der vorliegenden Erfindung stellt eine Modifikation des zweiten Verfahrens dar. Das dritte Verfahren weist die gleichen Verfahrensschritte auf wie das zweite Verfahren, solange, bis eine aktive Basisschicht gebildet worden ist. Danach wird ein Polysiliziumfilm, der nach der Filmbildung mit einer Störstelle eines ersten Leitungstyps dotiert wurde, ohne Ionenimplantation auf die Oberfläche der Basisschicht aufgebracht. Die eindotierte Störstelle wird durch schnelles thermisches Glühen aktiviert.
Ein viertes Verfahren der vorliegenden Erfindung stellt eine doppelte Polysiliziumtechnik dar, die eine Leistungsverringerung bei einem bipolaren Transistor mit einer sehr kleinen Emitterbreite von 0,8 µm oder weniger vermeidet und eine vollständige Selbstausrichtung einer äußeren Basis, einer aktiven Basis und eines Emitters ermöglicht. Im einzelnen weist das vierte Verfahren folgende Schritte auf:
  • - Herstellen eines ersten Maskenmaterialfilms auf einem Halbleiterplättchen mit einer Kollektorschicht aus einem ersten Leitungstyp, und Aufbringen eines Musters auf den ersten Maskenmaterialfilm, der auf einem einen Emitterbildungsbereich aufweisenden Bereich verbleibt;
  • - Auftragen eines ersten Filmes aus leitendem Material, der als Basiselektrode auf der gesamten Oberfläche des Halbleiterplättchens dient, und Vergraben eines zweiten Maskenmaterialfilmes in einem Aussparungsabschnitt, der auf der Oberfläche des ersten Films aus leitendem Material gebildet ist;
  • - selektives Abätzen des ersten Films aus leitendem Material unter Benutzung des ersten und des zweiten Maskenmaterialfilms als Maske zur Bildung einer ersten Öffnung, die zur Herstellung der aktiven Basis dient;
  • - Entfernen des zweiten Maskenmaterialfilms und Vergraben eines zweiten Films aus leitendem Material, der als Basiselektrode dient, zusammen mit dem ersten Film aus leitendem Material, in der ersten Öffnung;
  • - Entfernen des ersten Maskenmaterialfilms zur Bildung einer zweiten Öffnung, die zur Bildung der aktiven Basisschicht dient;
  • - Erzeugung eines thermischen Oxidfilms auf der Oberfläche des zweiten Films aus leitendem Material und gleichzeitig Eindiffundieren einer zuvor in die Oberfläche des zweiten Films aus leitendem Material oder in das Halbleiterplättchen eindotierten Störstelle in die Kollektorschicht, um eine äußere Basisschicht des zweiten Leitungstyps zu bilden;
  • - Eindotieren einer Störstelle in die Halbleiterplättchenoberfläche innerhalb der zweiten Öffnung, zur Bildung einer aktiven Basisschicht des zweiten Leitungstyps;
  • - Freilegen der Halbleiterplättchenoberfläche in der zweiten Öffnung, in der der aktive Basisbereich gebildet ist, und Eindotieren einer den ersten Leitungstyp liefernden Störstelle sehr flacher Tiefe in die freigelegte Halbleiterplättchenoberfläche;
  • - Auftragen eines dritten Films aus leitendem, mit der Störstellenschicht in Kontakt stehendem Material, als Abschnitt einer Emitterelektrode;
  • - Eindotieren einer den ersten Leitungstyp liefernden Störstelle in den dritten Film aus leitendem Material; und
  • - Aktivieren der eindotieren Störstellen durch schnelles thermisches Glühen.
Ein fünftes Verfahren der vorliegenden Erfindung besteht aus der Kombination des vierten Verfahrens und des Schrittes zur Karbonisierung einer im zweiten Verfahren benutzten Fotolackoberfläche.
Nachstehend folgen die Inhaltsangabe zu den der Erläuterung der Erfindung dienenden Figuren.
Fig. 1 stellt eine Schnittansicht dar, die eine Struktur eines bipolaren Transistors gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2A bis 2H stellen Schnittansichten dar, die Schritte zur Herstellung des Transistors gemäß Fig. 1 zeigen;
Fig. 3 stellt eine Schnittansicht dar, die eine Variante der Fig. 1 zeigt;
Fig. 4A bis 4D stellen Schnittansichten dar, die Schritte zur Herstellung eines bipolaren Transistors gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 5A bis 5F stellen Schnittansichten dar, die Schritte zur Herstellung eines bipolaren Transistors gemäß einer noch weiteren Ausführungsform der Erfindung zeigen;
Fig. 6 stellt ein Diagramm dar, das eine Veränderung der Ätzeigenschaften eines Fotolacks durch Ionenimplantation zeigt;
Fig. 7A bis 7H stellen Schnittansichten dar, die Schritte zur Herstellung eines bipolaren Transistors gemäß einer zusätzlichen Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 8 stellt ein Diagramm dar, das die Beziehung zwischen der Emitterbreite und der Stromverstärkung eines Transistors zeigt;
Fig. 9 stellt ein Diagramm dar, das die Beziehung zwischen der Emitterbreite und der Grenzfrequenz eines Transistors zeigt;
Fig. 10A Bis 10H stellen Schnittansichten dar, die Schritte zur Herstellung eines bipolaren Transistors gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung zeigen,;
Fig. 11A bis 11C stellen Schnittansichten zur Erläuterung konventioneller Probleme dar, die auftreten, wenn die Emitterbreite verkleinert wird; und
Fig. 12A und 12B stellen Schnittansichten zur Erläuterung eines konventionellen Problems beim Vergraben eines Polysiliziumfilms dar.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung beschrieben.
Bei der in Fig. 1 dargestellten Ausführungsform ist in einem Halbleiterplättchen eine n⁺-leitende vergrabene Schicht 102 auf einem p-leitenden Substrat 101 aufgebracht, wobei eine n-leitende epitaktische Schicht 103 darauf als Kollektorschicht gebildet ist. Ein p⁺-leitende äußere Basisschicht 116, eine p-leitende aktive Basisschicht 118, eine n⁺-leitende Emitterschicht 121 und eine n⁺-leitende Kollektorkontaktschicht 122 sind in einem Bereich des Halbleiterplättchens gebildet, der von einem elementisolierenden Oxidfilm 105 umgeben ist. Die äußere Basisschicht 116 besitzt eine größere Tiefe und eine höhere Konzentration als die aktive Basisschicht 118. Polysiliziumfilme 110 und 113 dienen als Störstellendotierungsquellen zur Bildung der äußeren Basisschicht und von Basisabschnitten, während Polysiliziumfilme 123 und 124 als Abschnitte von Kollektorelektroden dienen. Die aktive Basisschicht 118 und die Emitterschicht 121 sind selbstausrichtend, unter Benutzung einer durch die Polysiliziumfilme 110 und 113 und einen auf der Oberfläche des Films 113 gebildeten thermischen Oxidfilm 117 definierten Öffnung. Ein Polysiliziumfilm 120 dient als Dotierungsquelle zur Bildung der Emitterschicht 121 und eines Abschnittes der Emitterelektrode. Ein isolierender Sperrfilm 115 ist in einem um die Emitterschicht 121 liegenden Abschnitt vergraben und reicht tiefer als das Niveau des Zonenübergangs zwischen der aktiven Basisschicht 118 und der Kollektorschicht 103. Die Kollektorkontaktschicht 122 ist durch Ionenimplantation einer Störstelle durch die Polysiliziumfilme 123 und 124 gebildet und dient als ein Abschnitt der Kollektorelektrode.
Im folgenden werden die Schritte zur Herstellung des Transistors gemäß der in Fig. 1 dargestellten Ausführungsform unter Bezugnahme auf die Fig. 2A bis 2H beschrieben. In den Fig. 2A bis 2H ist der Kollektorkontaktschichtabschnitt fortgelassen und nur die Basis- und Emitterbereiche sind dargestellt. Zwischen einem elementisolierenden Bereich, einem basisbildenden Bereich, einem emitterbildenden Bereich und einem Kollektorkontaktbereich eines epitaktischen Halbleiterplättchens sind Gräben geformt, und in den Gräben ist ein elementisolierender Oxidfilm 105 und ein elektrodenisolierender Oxidfilm 104 durch eine LOCOS-Methode gebildet. Ein Siliziumoxidfilm 106 mit einer Dicke von 500 Å wird durch thermische Oxydation auf dem Plättchen erzeugt, welches dann der oben beschrieben Elementenisolation unterworfen wird. Dann wird ein Siliziumnitridfilm 107 mit einer Dicke von 1500 Å als ein gegen Oxydation schützender Isolierfilm durch LPCVD (low pressure chemical vapor deposition) gebildet. Weiter wird ein Siliziumoxydfilm 108 mit einer Dicke von 6000 Å auf dem Siliziumnitridfilm 107 durch Normaldruck-CVD aufgetragen (Fig. 2A).
Der Oxidfilm 108 wird durch Fotoätzen mit einem Muster versehen, unter Belassung eines Bereiches, der einen Emitterbereich umfaßt. Der Siliziumnitridfilm 107 wird selektiv unter Verwendung des verbleibenden Oxidfilmes 108 als Maske abgeätzt. Danach wird ein erster Polysiliziumfilm 110 mit einer Dicke von 1000 Å, der als ein Abschnitt der Basiselektrode dient, durch LPCVD aufgetragen (Fig. 2B).
Dann wird ein Fotolack 111 aufgetragen und die gesamte Oberfläche des Fotolacks durch Plasmaätzen derart abgeätzt, daß Fotolack in einem in der Oberfläche geformten Aussparungsabschnitt verbleibt (Fig. 2C).
Der Polysiliziumfilm 110 wird durch reaktives Ionenätzen (RIE) unter Verwendung des Fotolacks 111 als Ätzmaske geätzt. Wenn eine Erhebung des Oxidfilms 109 freigelegt ist, wird der Polysiliziumfilm 110 unter Benutzung des Oxidfilms 109 als Maske solange weitergeätzt, bis der darunterliegende Oxidfilm 108 freigelegt ist. Die unteren Oxidfilme 108 und 106 werden zur Bildung einer ersten Öffnung abgeätzt, die zwischen der Fotolackschicht 111 und dem Oxidfilm 108 mit dem auf der Seitenwand des Films 108 belassenen Oxidfilm 109 liegt (Fig. 2D). Danach wird der Fotolack 111 durch Ätzen entfernt.
Dann wird ein zweiter Polysiliziumfilm 113 aufgebracht. Durch Ionenimplantation werden Borionen als Störstelle in den Polysiliziumfilm 113 zur Bildung der äußeren Basis dotiert. Die gesamte Oberfläche des Polysiliziumfilms 113 wird durch Plasmaätzen derart abgeätzt, daß der Film 113 in der ersten Öffnung 112 und auf dem ersten Polysiliziumfilm 110 vergraben wird (Fig. 2E).
Eine (nicht dargestellte) Fotolackschicht mit einer Öffnung, die an einer im Elementenbereich entsprechenden Stelle angeordnet ist, wird durch Aufbringen eines Musters erzeugt. Die Oxidfilme 108, 109 und 106 auf dem emitterbildenden Bereich werden unter Verwendung eines Fotolackmusters selektiv abgeätzt. Dadurch wird eine zweite Öffnung 114 in einem Bereich geschaffen, der zwischen dem Siliziumnitridfilm 107 auf dem emitterbildenden Bereich und dem Polysiliziumfilm 113 liegt. Durch Ionenimplantation werden Sauerstoffionen in das durch die zweite Öffnung 114 exponierte Halbleiterplättchen dotiert. Durch anschließendes Glühen wird ein isolierender Sperrfilm 115 aus dem Oxidfilm erzeugt, der zur Umrandung des emitterbildenden Bereiches eingegraben ist (Fig. 2F). Das Niveau des isolierenden Filmes 115 liegt tiefer als das des Zonenübergangs zwischen der später erzeugten aktiven Basisschicht und der Kollektorschicht 103. Es sei darauf hingewiesen, daß die Bedingungen zur Ionenimplantation von Sauerstoff entsprechend der Tiefe des zu bildenden isolierenden Sperrfilmes 115 variiert werden. Wenn Sauerstoffionen beispielsweise mit einer Beschleunigungsspannung von etwa 30 keV durch Ionenimplantation eindotiert werden, kann ein isolierender Sperrfilm mit einer Dicke von 600 Å leicht hergestellt werden.
Auf den Oberflächen des ersten und des zweiten Polysiliziumfilms 110 und 113 wird ein Oxidfilm 117 durch thermische Oxydation erzeugt. Der Oxidfilm 117 dient als eletrodenisolierender Sperrfilm für die Basis und den Emitter. Durch den thermischen Oxydationsschritt und durch den Glühschritt zur Bildung des obengenannten isolierenden Sperrfilms 115 werden die in den zweiten Polysiliziumfilm 113 dotierten Borionen in das Halbleiterplättchen eindiffundiert, wodurch eine p⁺-leitende äußere Basisschicht 116 gebildet wird (Fig. 2F).
Danach wird der Siliziumnitridfilm 107 durch Plasmaätzen entfernt und Borionen werden zur Bildung einer aktiven Basisschicht 118 eindotiert. Dann wird ein dritter Polysiliziumfilm 119 aufgebracht und durch anisotropes Ätzen bis auf die Seitenwände des Emitteröffnungsabschnittes abgeätzt. Der Oxidfilm 106 in dem den Emitter bildenden Bereich wird unter Benutzung des dritten Polysiliziumfilms 119 als Maske entfernt. Dann wird ein vierter Polysiliziumfilm 120 als Emitterelektrode durch LPCVD aufgebracht, und Arsenionen werden darin durch Ionenimplantation eindotiert. Die sich ergebende Struktur wird zum Eindiffundieren der Arsenionen im vierten Polysiliziumfilm 120 in das Halbleiterplättchen glühbehandelt, wodurch eine sich mit der aktiven Basisschicht 118 selbstausrichtende Emitterschicht 121 gebildet wird (Fig. 2H).
Wie beschrieben, wird ein bipolarer Transistor geschaffen, bei dem die äußere Basisschicht, der den Emitter isolierende Sperrfilm und die Emitterschicht selbstausrichtend sind. Bei dieser Ausführungsform kann, wenn die Emitterschicht 121 hoher Konzentration und die äußere Basisschicht 116 hoher Konzentration einander benachbart gebildet werden, die Emitter-Basis-Durchbruchspannung genügend hoch festgesetzt werden, weil der die Emitterschicht umgebende isolierende Sperrfilm 115 eingegraben ist. Da sich die äußere Basisschicht 116 teilweise unter den isolierenden Sperrfilm 115 bis zum Endabschnitt der Emitterschicht 121 erstreckt, kann ein niedriger Basiswiderstand eingehalten werden, so daß die Basis-Emitter-Übergangskapazität ebenfalls genügend klein bleibt. Die Grenzfrequenz ist beim bipolaren Transistor dieser Ausführungsform unabhängig vom Kollektorstrom hoch. Genauer gesagt ist die Grenzfrequenz hoch, weil ein leicht dotierter Bereich mit einem kleinen Kollektorstrom eine niedrige Basis-Emitter-Übergangskapazität besitzt. Die Grenzfrequenz liegt auch deshalb hoch, weil ein stark dotierter Bereich gespeicherte Ladungen leicht an die Basis abführen kann.
Bei der vorliegenden Ausführungsform wird die äußere Basisschicht durch Diffusion aus dem Polysiliziumfilm gebildet. Alternativ können aber vorher im Stadium gemäß Fig. 2D Borionen durch Ionenimplantation eindotiert und in der thermischen Oxydationsstufe des Polysiliziumfilms eindiffundiert werden.
Fig. 3 zeigt einen durch leichte Abänderung der in Fig. 1 dargestellten Ausführungsform erzeugten bipolaren Transistor. Daher bezeichnen die gleichen Bezugszeichen in Fig. 3 die gleichen Teile wie in Fig. 1, so daß eine detaillierte Beschreibung entfällt. Bei dieser Ausführungsform wird, nachdem die aktive Basisschicht 118 gebildet wurde, die Emitterschicht 121 nach dem Schritt der Einengung der Öffnung durch den dritten Polysiliziumfilm 119 gebildet. Bei dieser abgeänderten Ausführungsform werden die aktive Basisschicht und die Emitterschicht durch die gleiche Öffnung erzeugt. Deshalb wird bei dieser Abänderung die Breite der Emitterschicht durch den isolierenden Sperrfilm 115 bestimmt.
Bei dieser abgeänderten Ausführungsform endet der Emitterübergang an dem umgebenden isolierenden Sperrfilm 115. Infolgedessen besitzt der Emitterbereich keine Ecken, an denen sich ein elektrisches Feld verdichten könnte, wodurch die Emitter-Basis-Durchbruchspannung weiter erhöht wird.
Im folgenden wird ein Verfahren zur Verbesserung des Maskierungseffektes eines Fotolackes durch dessen Verkohlung durch Ionenimplantation sowie eine Ausführungsart zur Herstellung eines bipolaren Transistors mit einer mikrominiaturisierten Struktur beschrieben, bei dem die genannte Methode angewendet wird.
Wie bereits bekannt ist, werden die meisten Kohlenstoff ausschließenden Strukturelemente nach der Ionenimplantation im Fotolack in mindestens einem Oberflächenabschnitt abgelagert, so daß sich eine karbonisierte Schicht mit einer hohen Kohlenstoffkonzentration bildet (vgl. beispielsweise Nuclear Instruments and Methods in Physics Research 1985, S. 501 bis 506). Wenn eine karbonisierte Schicht unter Benutzung dieser Erscheinung in mindestens einer Oberflächenschicht eines Fotolackmusters gebildet wird, kann die Ätzrate des Fotolacks durch Trockenätzen erheblich verringert werden. Infolgedessen kann die Ätzselektivität in bezug auf ein zu ätzendes Material genügend hoch angesetzt werden. Selbst wenn ein dickes Material durch die Selbstausrichtungstechnik geätzt wird, bleibt der Maskierungseffekt des Fotolacks gesichert.
Die Fig. 4A bis 4D stellen Schnittansichten dar, welche die Schritte eines auf einen Polysiliziumfilm angewendeten Musteraufbringungsverfahrens zeigen, das die vorgenannte Technik anwendet. Wie in Fig. 4A dargestellt, wird ein dicker CVD-Oxidfilm 12 auf einem Siliziumsubstrat 11 aufgetragen und dann zur Bildung einer ersten von einem Oxidfilm 12 umgebenen Aussparung mit einem Muster versehen. Auf der Oberfläche der sich ergebenden Struktur wird ein Polysiliziumfilm 13 durch ein Verfahren erzeugt, das eine gute Stufenbedeckung liefert, beispielsweise LPCVD. Nachdem eine Vorbehandlung durchgeführt wurde, etwa Spülen, wird ein Fotolack 14 auf die gesamte Oberfläche aufgetragen und eine Nachbehandlung, wie Brennen, durchgeführt. Der Fotolack 14 wird so aufgetragen, daß eine im wesentlichen flache Oberfläche entsteht. Wie in Fig. 4B dargestellt, wird die gesamte Oberfläche des Fotolacks 14 durch RIE oder dgl. geätzt, so daß der Fotolack 14 als Muster nur in einem zweiten Aussparungsbereich übrigbleibt, der durch den auf dem ersten Aussparungsabschnitt gebildeten Polysiliziumfilm definiert ist. Danach wird eine Ionenimplantation unter Benutzung von beispielsweise Bor als Saation durchgeführt, wobei die Ionenimplantation mit einer Beschleunigungsspannung von 50 keV und einer Dosis von 5×1015/cm2 erfolgt. Wie in Fig. 4C gezeigt, wird eine karbonisierte Schicht 15 im Oberflächenabschnitt des Fotolacks 14 erzeugt. Danach wird der Polysiliziumfilm 13 durch RIE unter Benutzung des Fotolacks 14 als Maske geätzt und in einem vom Oxidfilm 12 umgebenen Aussparungsabschnitt vergraben. Durch Entfernen des Fotolacks 14 kann das Muster des selbstausrichtenden Polysiliziumfilms 13 im Aussparungsabschnitt erzeugt werden, wie in Fig. 4D gezeigt ist.
Mit dieser Methode kann die Ätzrate des Fotolacks 14 durch RIE stark herabgesetzt und ein ausgezeichneter Maskierungseffekt erzielt werden, weil die karbonisierte Schicht 15 im Oberflächenabschnitt des Fotolacks 14 gebildet wird. Infolgedessen kann der Polysiliziumfilm 13 ohne die begleitende Verringerung der Filmdicke mit einem Muster versehen werden.
Fig. 6 zeigt Versuchsergebnisse in bezug auf die Beziehung zwischen der Bordosis im Fotolack und der Ätzrate beim RIE. Diese Daten lassen erkennen, daß die Ätzrate des Fotolacks durch Ionenimplantation beträchtlich verringert wird.
Die Fig. 5A bis 5F stellen Schnittansichten dar, die Verfahrensschritte bei einer Ausführungsform zeigen, bei der die vorerwähnte Musteraufbringungsmethode auf die Herstellung eines bipolaren Transistors angewendet wird. Bei dieser Ausführungsform wird ein Halbleiterplättchen wie bei der vorigen Ausführungsform verwendet, auf dem eine als Kollektorschicht dienende n-leitende Schicht 203 epitaktisch auf ein p-leitendes Siliziumsubstrat 201 durch eine n⁺-leitende vergrabene Schicht 202 aufgewachsen wird. Isolierende Oxidfilme 204 und 205 werden durch die LOCOS-Methode auf einem Isolierbereich erzeugt, derart, daß sie die Basis- und die Kollektorelektrode gegeneinander isolieren. Ein thermischer Oxidfilm 206 und ein CVD-Siliziumnitridfilm (erster Isolierfilm) 207, der als ein Antioxidationsfilm dient, werden nacheinander auf dem Plättchen aufgebracht. Danach wird ein dicker CVD-Siliziumoxidfilm (zweiter Isolierfilm) 208 aufgetragen (Fig. 5A). Der Oxidfilm 208 wird durch selektives Ätzen zur Bildung eines ersten Aussparungsabschnittes in einem äußeren basiserzeugenden Bereich und zur Bildung eines eine Basiselektrode bildenden Bereiches bemustert, der vom Oxidfilm 208 umgeben ist, wie in Fig. 5B gezeigt ist. Ein erster Polysiliziumfilm 209 1 wird als Abschnitt der Basiselektrode auf der gesamten Oberfläche der entstehenden Struktur durch CVD aufgebracht. Es wird ein Fotolack 210 aufgetragen und die gesamte Oberfläche des überzogenen Fotolacks wird zum Vergraben in einem zweiten Aussparungsbereich geätzt, der in der Oberfläche des ersten Polysiliziumfilms 209 1 im ersten Aussparungsabschnitt gebildet ist. In der vergrabenen Fotolackschicht 210 findet eine Ionenimplantation zur Bildung einer karbonisierten Schicht 211 in mindestens dem Oberflächenabschnitt des Fotolacks 210 statt (Fig. 5B). In diesem Falle wird Bor als Saation verwendet, da der Transistor dieser Ausführungsform ein npn-Transistor ist.
Der Polysiliziumfilm 209 1 wird durch RIE unter Benutzung der mit der karbonisierten Schicht 211 durch Ionenimplantation ausgestatteten Fotolackschicht 210 als Maske geätzt. Nachdem der Oxidfilm 208 freigelegt ist, wird der Polysiliziumfilm 209 1 kontinuierlich unter Verwendung des Oxidfilms 208 als Maske geätzt, wobei der Polysiliziumfilm 209 1 in einer Spalte zwischen dem Oxidfilm 208 und dem Fotolackfilm 210 entfernt wird. Im einzelnen bleibt der Polysiliziumfilm 209 1 nur unter der Fotolackschicht 210 erhalten. Der exponierte Nitridfilm 207 wird durch RIE unter Verwendung der Fotolackschicht 210 und des Oxidfilms 208 als Masken entfernt, während der thermische Oxidfilm 206 unter dem Film 207 weiter beseitigt wird, um einen Teil der Plättchenoberfläche des äußeren basiserzeugenden Bereiches freizulegen (Fig. 5C). Auf diese Weise wird eine Öffnung 212 mit einer durch die Filmdicke des Polysiliziumfilms 209 1 definierten Breite zwischen dem Oxidfilm 208 und der Fotolackschicht 210 erzeugt.
Danach wird der Fotolack 210 entfernt und ein zweiter Polysiliziumfilm 209 2 wird auf der gesamten Oberfläche der Struktur aufgebracht. Die gesamte Oberfläche des Polysiliziumfilms 209 2 wird derart abgeätzt, daß der zweite Polysiliziumfilm 209 2 durch Selbstausrichtung in dem vom Oxidfilm 208 umgebenen Aussparungsbereich vergraben wird (Fig. 5D). Der Polysiliziumfilm 209 2 berührt die Plättchenoberfläche durch die sehr kleine Öffnung 212 um den Oxidfilm 208. Danach werden Borionen in den ersten und den zweiten Polysiliziumfilm 209 1 und 209 2 dotiert und anschließend wird der Oxidfilm 208 auf dem Emitterbereich unter Benutzung eines Fotolackmusters (nicht dargestellt) entfernt, womit eine Öffnung 214 zur Bildung einer aktiven Basis erzeugt wird. Auf der Oberfläche des Polysiliziumfilm 209 wird ein Oxidfilm 213 durch thermische Oxydation unter Verwendung des Nitridfilms 207 als Maske erzeugt, und gleichzeitig werden Borionen in den Film 209 zur Bildung einer äußeren Basisschicht 215 eindiffundiert (Fig. 5E).
Danach wird der als Maske für die thermische Oxydation benutzte Nitridfilm 207 entfernt, und der darunter liegende Oxidfilm 206 wird zur Freilegung der Halbleiterplättchenoberfläche entfernt. Es wird erneut ein dünner Oxidfilm erzeugt und Borionen werden durch Ionenimplantation eindotiert, wodurch eine aktive Basisschicht 216 gebildet wird. Der dünne Oxidfilm wird dann entfernt und ein dritter Polysiliziumfilm 212 aufgetragen. Arsenionen werden in den Polysiliziumfilm 217 eindotiert und temperiert, wodurch eine Emitterschicht 218 gebildet wird (Fig. 5F). Der dritte Polysiliziumfilm 217 wird als ein Abschnitt der Emitterelektrode benutzt. Wenn auch nicht dargestellt, wird schließlich ein Kontaktloch und eine Metallelektrodenschicht gebildet, womit der Transistor vervollständigt ist.
Bei der Herstellung eines Transistors, bei dem der Emitter und die Basis selbstausrichtend sind, stellt der Ätzschritt beim Polysiliziumfilm 209 1 gemäß den Fig. 5B und 5C ein Problem dar. Die Filmdicke α des Oxidfilms 208 zur Erzeugung des Aussparungsabschnittes auf der Plättchenoberfläche wird vorzugsweise mit 8000 Å angesetzt, während die Filmdicke des ersten Polysiliziumfilms 209 1 mit 4000 Å angesetzt wird, weil sie die Größe des Basiskontaktes bestimmt. Infolgedessen beträgt die für das Ätzen des Polysiliziumfilms 209 1 erforderliche Dicke β etwa 12 000 Å. Im Gegensatz dazu besitzt die Dicke γ der im Aussparungsabschnitt vergrabenen Fotolackschicht 210 einen Minimalwert in der Oberfläche, d.h. etwa 2000 Å, da die Schicht durch Gesamtoberflächenätzen vergraben wird. Wenn eine derartige Differenz zwischen der Filmdicke der Fotolackschicht 210 als Maske und des Polysiliziumfilms als zu ätzendes Filmmaterial besteht, muß die Ätzselektivität auf 6 oder mehr festgesetzt werden. Wenn beispielsweise der Polysiliziumfilm selektiv unter Benutzung einer nicht karbonisierten Fotoresistschicht mit einer Dicke von 2000 Å geätzt wird, verschwindet die Fotolackschicht, wenn der Polysiliziumfilm nur um 2500 Å abgeätzt wird. Aufgrund der Versuche der in dieser Anmeldung genannten Erfinder kann ein dicker Polysiliziumfilm mir einer Dicke von 8000 Å abgeätzt werden, ehe die Fotolackschicht verschwindet, falls in die Fotolackschicht Ionen mit einer Beschleunigungsspannung von 50 keV und einer Dosis von 5×1014/cm2 dotiert wurden. Wenn die Bordosis auf 5×1015 /cm2 erhöht wird, bleibt immer noch eine Fotolackschicht mir einer Dicke von 800 Å bestehen, nachdem der Polysiliziumfilm um einen Betrag von 12 000 Å abgeätzt wurde. Für ein konkretes Verfahren wird angenommen, daß ein Polysiliziumfilm mit einer Dicke von 1,2 µm um 20% überätzt wird. In diesem Falle wird die Fotolackschicht um etwa 1 µm abgeätzt, falls ein nichtdotierter Fotolack als Maske benutzt wird. Im Gegensatz dazu beläuft sich der Abätzungsbetrag der Fotolackschicht auf nur 1400 Å, falls in den Fotolack Borionen mit einer Beschleunigungsspannung von 50 keV und einer Dosis von 5×1015/cm2 eindotiert werden. Wenn daher die Bedingungen der Ionenimplantation in geeigneter Weise gewählt werden, kann nacheinander nicht nur der Polysiliziumfilm, sondern auch der darunter liegende Nitridfilm und der Oxidfilm unter Benutzung der Fotolackschicht als Maske abgeätzt werden.
Bei dieser Ausführungsform wird, wenn ein selbstausrichtender Transistor mit einem durch RIE gebildeten mikrominiaturisierten Basiskontaktbereich hergestellt wird, die Ionenimplantation in der im Aussparungsabschnitt durch Selbstausrichtung vergrabenen Fotolackschicht zur Bildung einer karbonisierten Schicht ausgeführt, so daß selbst dann ein relativ hoher Maskierungseffekt erzielt werden kann, wenn eine relativ dünne Fotolackschicht verwendet wird. Infolgedessen kann eine Abnahme der Filmdicke des als Abschnitt der Basiselektrode dienenden Polysiliziumfilmes verhindert werden. Deshalb kann ein mikrominiaturisierter Transistor mit ausgezeichneten Eigenschaften erzeugt werden. Wie bei der in den Fig. 2A bis 2H dargestellten Ausführungsform sind der Emitter, die aktive Basis und die äußere Basis vollständig selbstausrichtend.
Bei der vorliegenden Ausführungsform wird die äußere Basisschicht durch Störstellendiffusion aus dem Polysiliziumfilm gebildet. Alternativ kann die Ionenimplantation im Zustand nach Fig. 5C ausgeführt werden, wobei dotierte Ionen im nachfolgenden Glühschritt zur Bildung der äußeren Basisschicht diffundiert werden können.
Die Fig. 7A bis 7H zeigen Schritte zur Herstellung eines bipolaren Transistors gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform stellt ein Verbesserungsergebnis der Polysilizium-Emittertechnik dar. Im einzelnen erfolgt die Ionenimplantation, ehe ein Emitterpolysiliziumfilm aufgebracht oder eine Störstelle in den Polysiliziumfilm gleichzeitig mit dem Aufbringen des Polysiliziumfilms dotiert wird, so daß eine erforderliche Störstellenkonzentration eines Emitters selbst dann gewährleistet ist, wenn die Emitteröffnung klein wird. Ein unter diesen Bedingungen ausgeführtes Glühen zur Bildung des Emitters reicht aus, eine Störstelle zu aktivieren, aber nicht, die Störstelle zu diffundieren. Die Bedingungen können durch Anwendung eines schnellen thermischen Glühens erzielt werden, wodurch eine Tiefenzunahme der Emitterdiffusionsschicht sowie eine Störstellenumverteilung in der bereits gebildeten Basisschicht, und dgl., verhindert wird. Es können Hochleistungseigenschaften ohne Abnahme der Stromverstärkung und der Grenzfrequenz bei gleichzeitiger Aufrechterhaltung einer kleinen Emitterbreite erzielt werden.
Eine n⁺-leitende vergrabene Schicht 302 ist in einem p-leitenden Si-Substrat 301 gebildet, und eine n-leitende, als Kollektorschicht dienende epitaktische Schicht 303 ist darauf aufgebaut. Die n-leitende epitaktische Schicht 303 ist durch Aufwachsen in der Dampfphase als n-Schicht mit einer Störstellenkonzentration von 1×1016/cm3 hergestellt. Ein tiefer Graben wird in einem Element-Isolierbereich des Halbleiterplättchens hergestellt, während ein flacher Graben in einem Isolierbereich zwischen Basisbereich und Kollektorkontaktbereich hergestellt wird. Danach wird eine selektive Oxydation durchgeführt, so daß ein Elementen-Isolieroxidfilm 304 und ein Elektroden-Isolieroxidfilm 305 in den Gräben erzeugt wird. Es sei bemerkt, daß der Kollektorkontaktbereich nicht dargestellt ist. Ein Siliziumoxidfilm 306 mit einer Dicke von 200 Å wird durch thermische Oxydation auf der gesamten Oberfläche des Halbleiterplättchens gebildet, das einer Elementenisolierung, wie oben beschrieben, unterworfen wird. Ein CVD-Siliziumnitridfilm 307 mit einer Dicke von 1000 Å wird als oxydationsverhindernder isolierender Film aufgebracht. Weiter wird ein CVD-Oxidfilm 308 mit einer Dicke von 5000 Å als ein erster Maskenmaterialfilm aufgetragen. Der CVD-Oxidfilm 308 wird durch Fotoätzen mit einem Muster versehen, so daß ein Oxidfilmmuster auf einem vorgesehenen aktiven Basisbereichabschnitt und dem Elementisolierungsbereich verbleibt. Im einzelnen wird ein Zustand erreicht, bei dem ein Aussparungsabschnitt durch das Oxidfilmmuster im äußeren Basisbildungsbereich und im Basiselektrodenbildungsbereich hergestellt (Fig. 7A). Im vorliegenden Falle wird die Musterbildung durch RIE ausgeführt, so daß der dicke Oxidfilm 308 eine fast senkrechte Wand besitzt.
Ein erster Polysiliziumfilm 309 wird durch CVD als erster Film aus leitendem Material aufgebracht. Die Filmdicke des ersten Polysiliziumfilms 309 beträgt etwa 3500 Å. Ein Aussparungsabschnitt, der den durch das Muster des Oxidfilms 308 gebildeten Aussparungsabschnitt wiederspiegelt, wird auf der Oberfläche des ersten Polysiliziumfilms 309 hergestellt. Als zweiter Maskenmaterialfilm wird eine Fotolackschicht 310 auf die gesamte Oberfläche der Struktur aufgetragen, so daß eine fast flache Oberfläche entsteht. Danach wird die gesamte Oberfläche der resultierenden Struktur in einer O2-Plasmaatmosphäre geätzt, wodurch die Oberfläche des ersten Polysiliziumfilms 309 auf dem Oxidfilm 308 freigelegt wird (Fig. 7B). Im einzelnen wird ein Zustand erreicht, bei dem die Fotolackschicht 310 im Aussparungsabschnitt des ersten Polysiliziumfilms 309 vergraben ist.
Der erste Polysiliziumfilm 309 wird durch RIE unter Benutzung der Fotolackschicht 310 als Maske geätzt, um den Oxidfilm 308 freizulegen. Nachdem der Oxidfilm 308 freigelegt worden ist, wird der Polysiliziumfilm weiter unter Benutzung des Musters des Oxidfilms 308 als Maske zusammen mit der Fotolackschicht 310 abgeätzt. Der erste Polysiliziumfilm 309 wird solange abgeätzt, bis er nur noch unter der Fotolackschicht 310 übrigbleibt. Weiter wird der freigelegte Nitridfilm 306 ebenfalls durch Ätzen entfernt. Diese Ätzoperationen können durch anisotropes Trockenätzen erfolgen. Beispielsweise wird ein RIE, das keine Überhänge bildet, bevorzugt benutzt. Wenn der Nitridfilm 307 abgeätzt und der Oxidfilm 306 freigelegt ist, wird der Oxidfilm 306 durch Ätzen unter Benutzung einer NH4F-Lösung zur Freilegung der Oberfläche des Halbleiterplättchens entfernt. Auf diese Weise wird eine erste Öffnung A zur Bildung eines äußeren Basisabschnittes hergestellt (Fig. 7C). Es sei darauf hingewiesen, daß das Abätzen des Oxidfilmes zur Freilegung der Plättchenoberfläche auch durch RIE erzielt werden kann. Da eine ausreichend große Ätzselektivität zwischen dem Oxidfilm und der epitaktischen Schicht eingestellt werden kann, wird eine Beschädigung des Halbleiterplättchens verhindert.
Anschließend wird die Fotolackschicht 310 entfernt. Nachdem ein zweiter Polysiliziumfilm 311 mit einer Dicke von 6000 Å als zweiter Film aus leitendem Material aufgebracht worden ist, wird die gesamte Oberfläche des Films 311 durch Plasmaätzen abgeätzt. Infolgedessen wird in einem Zustand, bei dem die Oberfläche des Oxidfilms 308 freigelegt ist, der zweite Polysiliziumfilm 311 in der Öffnung A vergraben (Fig. 7E). Im vorliegenden Falle werden die Ätzbedingungen so gewählt, daß der erste und der zweite Polysiliziumfilm 309 und 311 flache Oberflächen besitzen. Die Filmdicke des zweiten Polysiliziumfilms 311 braucht nur die Hälfte, oder etwas mehr, der Breite der ersten Öffnung A zu besitzen. Doch ist die Filmdicke vorzugsweise 1,5 mal größer als die Breite der ersten Öffnung A, um eine praktikable Flachheit zu erhalten.
In diesem Stadium wird die Ionenimplantation durchgeführt, wobei Borionen in den zweiten Polysiliziumfilm 311 eindotiert werden. Im vorliegenden Falle können die Borionen nicht nur in den zweiten Polysiliziumfilm 311, sondern auch in den ersten Polysiliziumfilm 309 eindotiert werden. Die Ionenimplantationsbedingungen für Bor sind eine Beschleunigungsspannung von 50 keV und eine Dosis von 1×1016/cm2.
Der CVD-Oxidfilm 308 auf dem emitterbildenden Bereich wird selektiv durch Fotoätzen entfernt, wodurch eine zweite Öffnung B zur Erzeugung eines aktiven Basisbereiches und eines Emitterbereiches geschaffen wird (Fig. 7F). Es wird eine therische Oxydation unter Benutzung des exponierten Nitridfilmes 307 als Maske ausgeführt, wodurch ein Oxidfilm 313 auf der Oberfläche des ersten und des zweiten Polysiliziumfilms 309 und 311 geschaffen wird. Die thermische Oxydation wird durch Naßoxydation bei einer Temperatur von 800 bis 900°C erzielt, wobei ein Oxidfilm 313 mit einer Dicke von 1000 Å bis 3000 Å auf den hochgelegenen Oberflächen und den Seitenflächen des Polysiliziumfilms gebildet wird. Als Ergebnis liegt die Kontaktbreite zwischen dem zweiten Polysiliziumfilm 311 und dem Halbleiterplättchen im Bereich zwischen 2000 Å und 3000 Å. Bei diesem thermischen Oxydationsschritt wird das Bor im Polysiliziumfilm 311 in das Plättchen eindiffundiert und eine p-leitende äußere Basisschicht 312 erzeugt (Fig. 7G). Im vorliegenden Falle wird zusätzlich zum thermischen Oxydationsschritt ein Tempern in einer Inertgasatmosphäre wie etwa einem N2-Gas durchgeführt, um die Diffusionstiefe und -konzentration in der p-leitenden äußeren Basisschicht 312, falls nötig, zu steuern.
Danach wird der Nitridfilm 307 in der zweiten Öffnung B durch Plasmaätzen entfernt, während der darunter liegende Oxidfilm 306 durch eine NH4F-Lösung entfernt wird, wodurch die Plättchenoberfläche zur zweiten Öffnung B hin freigelegt wird. Erneut wird ein dünner Oxidfilm mit einer Dicke von etwa 250 Å durch thermische Oxydation auf der zur zweiten Öffnung B hin exponierten Plättchenoberfläche gebildet. Borionen werden durch Ionenimplantation mit einer Bechleunigungsspannung von 14 keV und einer Dosis von 5×1013/cm2 eindotiert, wodurch eine p-leitende aktive Basisschicht 314 gebildet wird.
Dann wird der Oxidfilm in der zweiten Öffnung B entfernt, um die Plättchenoberfläche des emitterbildenden Bereiches freizulegen, und Arsenionen werden darin zur Bildung einer sehr flachen, arsendotierten Schicht eindotiert. Die Ionenimplantationsbedingungen sind im vorliegenden Fall eine Beschleunigungsspannung von 5 bis 10 keV und eine Dosis von 5×1013/cm2 bis 1×1016/cm2. Danach wird ein dritter Polysiliziumfilm 316 als ein dritter Film leitenden Materials aufgetragen, um die zweite Öffnung B zu bedecken. Arsenionen werden durch Ionenimplantation in den dritten Polysiliziumfilm 316 mit einer Beschleunigungsspannung von 20 keV und einer Dosis von 1×1015/cm2 bis 1×1016/cm2 eindotiert. Der Film 316 wird dann durch Aufbringen eines Musters in eine für die Emitterelektrode erforderliche Form gebracht. Ein schnelles thermisches Glühen wird mit Hilfe der Strahlung einer Halogenlampe bei einer Temperatur von 850 bis 1000° C während einiger Sekunden durchgeführt (ungefähr 20 Sekunden), so daß die in das Halbleiterplättchen dotierte Störstelle aktiviert wird, wodurch eine n⁺-leitende Emitterschicht 315 gebildet wird. Zur gleichen Zeit wird die in den dritten Polysiliziumfilm 316 eindotierte Störstelle aktiviert, um ihren Widerstand zu verringern. Dieser Glühvorgang hat nur die Aktivierung der Störstelle zum Ziel und es ist wichtig, das Glühen augenblicklich auszuführen, um ein Diffundieren der Störstelle zu vermeiden. In dieser Hinsicht unterscheidet sich die vorliegende Ausführungsform von dem Verfahren zur Herstellung des Emitterbereiches durch Störstellendiffusion aus dem Polysiliziumfilm.
Danach werden, wenn auch nicht dargestellt, Basiskontaktlöcher im ersten und im zweiten Polysiliziumfilm 309 und 311 gebildet und Al-Verdrahtungsschichten für den Emitter, die Basis und den Kollektor gebildet, um den Transistor zu vervollständigen.
Bei dieser Ausführungsform wird die Ionenimplantation im voraus durch die zweite Öffnung durchgeführt, wenn der Emitterbereich gebildet worden ist. Deshalb fällt die Störstellendiffusionstiefe und die Störstellenkonzentration des Emitterbereiches gleichmäßig aus, unabhängig von der Größe der Öffnung, was bei der konventionellen Methode nicht der Fall ist, wo das Glühen nach dem Eindotieren der Störstelle durch Ionenimplantation erfolgt. Im vorliegenden Falle wird das Glühen zwecks Aktivierung der Störstelle durch schnelles thermisches Glühen bewirkt, so daß eine unnötige Störstellendiffusion vermieden und eine sehr flache Emitterschicht gut kontrollierbar hergestellt werden kann.
In den Fig. 8 und 9 stellen die ausgezogenen Kurven die Meßergebnisse der Beziehung zwischen der Emitteröffnungsbreite und der Stromverstärkung H FE sowie der Grenzfrequenz f T dar. Wie aus diesen Diagrammen hervorgeht, werden bei dieser Ausführungsform hervorragende Elementeigenschaften erzielt, ohne daß bis zu einer Emitteröffnungsbreite von 0,8 µm oder weniger eine Verringerung der Stromverstärkung und der Grenzfrequenz entsteht. Da ein Transistor mit stabilen Eigenschaften unabhängig von der Größe der Emitteröffnung hergestellt werden kann, kann ein stabiles Leistungsverhalten auch erzielt werden, wenn eine Vielzahl von Transistoren mit unterschiedlichen Emitterbreiten in einem bipolaren IC vereint werden.
Bei der vorliegenden Ausführungsform wird die äußere Basisschicht um den CVD-Oxidfilm 308 herum gebildet, der als Muster auf dem Emitterbereich eines Elementes aufgebracht ist, während die aktive Basisschicht und die Emitterschicht nacheinander im Bereich des CVD-Oxidfilms 308 gebildet werden. Im einzelnen können diese Elementdiffusionsschichten vollständig selbstausrichtend sein. Anders als beim konventionellen Transistor können in dieser Hinsicht stabile Eigenschaften erzielt werden. Da der erste Öffnungsabschnitt zur Herstellung der äußeren Basisschicht derart gebildet wird, daß er eine der Filmdicke des ersten Polysiliziumfilms 309 entsprechende Breite besitzt, weist der Abschnitt eine gute Kontrollierbarkeit auf, wobei die Breite der äußeren Basisschicht leicht durch die Filmdicke des ersten Polysiliziumfilms geändert werden kann.
Bei der oben beschriebenen Ausführungsform kann der Schritt zur Bildung des Emitterbereiches wie folgt abgeändert werden: Zunächst wird das gleiche Verfahren angewandt, bis die aktive Basisschicht gebildet worden ist. Danach wird ein Polysiliziumfilm aufgetragen und Arsenionen werden gleichzeitig mit der Filmaufbringung in den Polysiliziumfilm eindotiert, ohne im Halbleiterplättchen eine Ionenimplantation durchzuführen. Dann wird zur Aktivierung der Störstelle zwecks Verbesserung des elektrischen Kontaktes mit dem Halbleiterplättchen getempert, und der Polysiliziumfilm wird als Emitterbereich verwendet. Falls im vorliegenden Fall das Glühen nicht die Diffusion der Störstelle in das Plättchen zum Ziel hat, wird zur Vermeidung der Diffusion ein schnelles thermisches Glühen durchgeführt.
Wie bei der vorliegenden Ausführungsform wird ein Hochleistungstransistor geschaffen, der keine Beeinträchtigung seiner Eigenschaften bis zu einer Emitterbreite von 0,8 µm oder weniger zeigt.
Bei der obigen Ausführungsform werden Borionen in den zweiten Polysiliziumfilm 311 implantiert, während die äußere Basisschicht 312 unter Verwendung des zweiten Polysiliziumfilms als Dotierungsquelle gebildet wird. Eine solche Festphasendotierungsquelle muß aber nicht immer verwendet werden. Beispielsweise kann, wenn die Borionen direkt in das Halbleiterplättchen im Zustand gemäß der Fig. 7C eindotiert werden, die äußere Basisschicht in der Glühstufe zur Bildung des Oxidfilms 311 erzeugt werden. Dieses Verfahren ist vorzuziehen, da die Störstellenkonzentration gesteigert und der Widerstand der äußeren Basisschicht verringert werden kann.
Die Ausbildung der aktiven Basisschicht wird bei der obigen Ausführungsform in einem Stadium ausgeführt, in dem der Nitridfilm 307 und der Oxidfilm 306 durch Ätzen beseitigt worden sind und ein dünner Oxidfilm erneut gebildet worden ist. Die aktive Basisschicht kann jedoch nach der Beseitigung des Nitridfilmes 307 oder des Oxidfilmes durch Ionenimplantation erzeugt werden.
Der in bezug auf die obige Ausführungsform beschriebene Schritt zur Bildung des Emitters kann bei anderen selbstausrichtenden Techniken angewandt werden, beispielsweise auf SST. Um den Abstand zwischen dem äußeren Basisbereich und dem Emitterbereich zu steuern, ist ein Verfahren zur Anordnung eines aus einem anderen Polysiliziumfilm gebildeten Abstandshalters bekannt. Die vorliegende Erfindung kann auf diese Methode angewendet werden.
Die Fig. 10A bis 10H stellen Schritte zur Herstellung eines bipolaren Transistors gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung dar. Bei dieser Ausführungsform wird die unter Bezugnahme auf die Fig. 7A bis 7H beschriebene Ausführung kombiniert mit der unter Bezugnahme auf die Fig. 4A bis 5F beschriebenen Ausführung. Deshalb bezeichnen in den Fig. 10A bis 10H die gleichen Bezugszeichen die gleichen Partien wie in den Fig. 7A bis 7H, so daß sich eine detaillierte Beschreibung derselben erübrigt. Bei der vorliegenden Ausführungsform, bei der die Fig. 10B der Fig. 7B entspricht, wird eine Borionenimplantation zur Bildung einer karbonisierten Schicht 317 in der Oberfläche eines vergrabenen Polysiliziumfilms 210 ausgeführt. Die anderen Schritte gleichen denjenigen der in den Fig. 7A bis 7H dargestellten Ausführungsform.
Bei dieser Ausführungsform wird, da der Schritt zur Bildung des Emitters und der Schritt zum Vergraben des Polysiliziumfilms verbessert werden können, ein bipolarer Transistor mit einer mikrominiaturisierten Struktur für ein Hochleistungs-IC hergestellt werden.

Claims (17)

1. Bipolarer Transistor, gekennzeichnet durch:
  • - ein Halbleiterplättchen mit einer Kollektorschicht eines ersten Leitungstyps;
  • - eine Basisschicht eines zweiten Leitungstyps, die in einem Oberflächenabschnitt der Kollektorschicht gebildet ist, wobei die Basisschicht aus einer aktiven Basisschicht und einer äußeren Basisschicht mit einer höheren Konzentration und größeren Tiefe als der aktiven Basisschicht besteht; und
  • - einer Emitterschicht des ersten Leitungstyps, die selbstausrichtend in einem Oberflächenabschnitt der aktiven Basisschicht angebracht ist, und die weiter dadurch gekennzeichnet ist, daß sie
  • - einen um die Emitterschicht herum eingegrabenen isolierenden Film aufweist, der tiefer reicht als das Niveau des Zonenübergangs zwischen der aktiven Basisschicht und der Kollektorschicht.
2. Verfahren zur Herstellung eines bipolaren Transistors, das folgende Schritte aufweist:
  • - Bilden einer äußeren Basisschicht eines zweiten Leitungstyps und einer damit verbundenen Basiselektrode in einer Kollektorschicht eines ersten Leitungstyps, die in einem Halbleiterplättchen gebildet ist;
  • - Bilden einer aktiven Basisschicht mir einer niedrigeren Konzentration und einer kleineren Tiefe als derjenigen der äußeren Basisschicht in einem Oberflächenabschnitt der Kollektorschicht, der von der äußeren Basisschicht umgeben ist; und
  • - Bilden einer Emitterschicht eines ersten Leitungstyps, der selbstausrichtend in dem Oberflächenabschnitt der aktiven Basisschicht angeordnet ist,
dadurch gekennzeichnet, daß der Schritt zur Bildung der äußeren Basisschicht und der Basiselektrode die folgenden Einzelschritte aufweist:
  • (1) nacheinander erfolgendes Aufbringen eines ersten isolierenden Filmes und eines zweiten isolierenden Filmes, der aus einem anderen Material besteht als demjenigen des ersten isolierenden Filmes und eine größere Dicke als die erste isolierende Schicht aufweist, auf dem Halbleiterplättchen;
  • (2) selektives Abätzen des zweiten isolierenden Filmes zur Bildung eines ersten Aussparungsabschnittes auf einem äußeren basisbildenden Bereich und eines die Basiselektrode bildenden Bereiches;
  • (3) Aufbringen, auf die Oberfläche des Plättchens, eines ersten Polysiliziumfilms, der als Abschnitt einer Basiselektrode dient und Bilden eines zweiten Aussparungsabschnittes auf einer Oberfläche desselben, welcher den ersten Aussparungsabschnitt wiederspiegelt;
  • (4) Vergraben einer Fotolackschicht im zweiten Aussparungsabschnitt des ersten Polysiliziumfilmes;
  • (5) Ausführen der Dosierung durch Ionenimplantation, um mindestens einen Oberflächenabschnitt der Fotolackschicht in eine karbonisierte Schicht zu überführen;
  • (6) selektives Abätzen des ersten Polysiliziumfilms durch Trockenätzen unter Verwendung der in eine karbonisierte Schicht umgewandelten Fotolackschicht als Maske, so daß der zweite isolierende Film freigelegt wird;
  • (7) kontinuierliches Abätzen des ersten Polysiliziumfilms unter Benutzung des freigelegten zweiten isolierenden Films und der Fotolackschicht als Maske, so daß eine Öffnung geschaffen wird, zu der hin der erste isolierende Film des äußeren basisbildenden Bereiches freigelegt ist;
  • (8) selektives Abätzen des zur Öffnung hin freigelegten ersten isolierenden Filmes unter Verwendung der Fotolackschicht und des zweiten isolierenden Filmes als Maske, so daß eine Oberfläche des Halbleiterplättchens der äußeren basisbildenden Schicht freigelegt wird;
  • (9) Entfernen der Fotolackschicht und Vergraben eines zweiten, als die Basiselektrode dienenden Polysiliziumfilms zusammen mit dem ersten Polysiliziumfilm in einem die Öffnung enthaltenden und vom zweiten isolierenden Film umgebenen Bereich; und
  • (10) Entfernen des zweiten isolierenden Films auf dem aktiven, basisbildenden Bereich durch Ätzen, und anschließendes Durchführen einer thermischen Oxydation, so daß ein Oxidfilm auf der Oberfläche des zweiten Polysiliziumfilmes gebildet wird und daß zur gleichen Zeit eine zuvor in den zweiten Polysiliziumfilm oder in das Halbleiterplättchen eindotierte Störstelle in die Kollektorschicht eindiffundiert wird, so daß eine äußere Basisschicht eines zweiten Leitungstyps gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der erste isolierende Film einen CVD-Siliziumnitridfilm und der zweite isolierende Film einen CVD-Siliziumoxidfilm umfaßt.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt zur Bildung der aktiven Basisschicht das Eindotieren einer Störstelle durch Ionenimplantation umfaßt.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt zur Bildung der Emitterschicht die folgenden Einzelschritte umfaßt:
  • (1) Auftragen eines dritten Polysiliziumfilms;
  • (2) Eindotieren einer Störstelle in den dritten Polysiliziumfilm; und
  • (3) Ausführen einer Glühbehandlung zum Eindiffundieren der im dritten Polysiliziumfilm enthaltenen Störstelle in die Plättchenoberfläche.
6. Verfahren zur Herstellung eines bipolaren Transistors mit einer mikrominiaturisierten Emitterschicht von einer Breite, die 0,8 µm nicht überschreitet, durch folgende Verfahrensschritte:
  • - Bilden einer Basisschicht eines zweiten Leitungstyps in einem Oberflächenabschnitt einer in einem Halbleiterplättchen gebildeten Kollektorschicht eines ersten Leitungstyps, wobei die Basisschicht aus einer aktiven Basisschicht und einer äußeren Basisschicht besteht, die eine höhere Konzentration und eine größere Tiefe als die aktive Basisschicht besitzt; und
  • - Bilden einer Emitterschicht eines ersten Leitungstyps in einem Oberflächenabschnitt der aktiven Basisschicht,
dadurch gekennzeichnet, daß der Schritt zur Bildung der Emitterschicht folgende Teilschritte umfaßt:
  • (1) selektives Eindotieren einer Störstelle des ersten Leitungstyps in einen Oberflächenabschnitt der aktiven Basisschicht durch Ionenimplantation;
  • (2) Auftragen eines Polysiliziumfilms, der an einen Oberflächenabschnitt der dotierten aktiven Basisschicht anschließt und als Emitterelektrode dient, und Eindotieren einer Störstelle des ersten Leitungstyps in den Polysiliziumfilm durch Ionenimplantation; und
  • (3) Aktivieren der eindotierten Störstellen durch schnelles thermisches Glühen.
7. Verfahren zur Herstellung eines bipolaren Transistors mit einer mikrominiaturisierten Emitterschicht von einer Breite, die 0,8 µm nicht überschreitet, durch folgende Verfahrensschritte:
  • - Bilden einer Basisschicht eines zweiten Leitungstyps in einem Oberflächenabschnitt einer in einem Halbleiterplättchen gebildeten Kollektorschicht eines ersten Leitungstyps, wobei die Basisschicht aus einer aktiven Basisschicht und einer äußeren Basisschicht besteht, die eine höhere Konzentration und eine größere Tiefe als die aktive Basisschicht besitzt; und
  • - Bilden einer Emitterschicht eines ersten Leitungstyps in einem Oberflächenabschnitt der aktiven Basisschicht, dadurch gekennzeichnet, daß der Schritt zur Bildung der Emitterschicht folgende Teilschritte umfaßt:
  • (1) Auftragen eines Polysiliziumfilms, der an einen Oberflächenabschnitt der aktiven Basisschicht anschließt und als Emitterelektrode dient, und in den eine Störstelle des ersten Leitungstyps gleichzeitig mit der Filmbildung eindotiert ist; und
  • (2) Aktivieren der in den Polysiliziumfilm eindotierten Störstelle durch schnelles thermisches Glühen.
8. Verfahren zur Herstellung eines bipolaren Transistors mit einer mikrominiaturisierten Emitterschicht mit einer Emitterbreite, die 0,8 µm nicht überschreitet, das folgende Verfahrensschritte umfaßt:
Bilden einer äußeren Basisschicht eines zweiten Leitungstyps und einer damit verbundenen Basiselektrode in einer in einem Halbleiterplättchen gebildeten Kollektorschicht eines ersten Leitungstyps;
Bilden einer aktiven Basisschicht, die eine niedrigere Konzentration und eine geringere Tiefe als die äußere Basisschicht aufweist, in einem Oberflächenabschnitt der von der äußeren Basisschicht umgebenen Kollektorschicht; und
Bilden einer Emitterschicht des ersten Leitungstyps, der selbstausrichtend im Oberflächenabschnitt der aktiven Basisschicht angeordnet ist,
dadurch gekennzeichnet, daß
  • (a) der Schritt zur Bildung der äußeren Basisschicht und der äußeren Basiselektrode die folgenden Teilschritte umfaßt:
    • (1) Bilden eines die Oxydation verhinderden isolierenden Filmes auf dem mit der Kollektorschicht des ersten Leitungstyps ausgestatteten Halbleiterplättchen;
    • (2) Bilden eines ersten Maskenmaterialfilms auf dem isolierenden Film;
    • (3) selektives Abätzen des ersten Maskenmaterialfilms zur Bildung eines Aussparungsabschnittes auf einem äußeren, basisbildenden Bereich und einem die Basiselektrode bildenden Bereich;
    • (4) Auftragen eines ersten Films aus leitendem Material, der als Abschnitt einer Basiselektrode dient, auf dem isolierenden Film und dem ersten Maskenmaterialfilm, wobei ein Aussparungsabschnitt den Aussparungsabschnitt wiederspiegelt, der durch den ersten Maskenmaterialfilm gebildet wurde, der seinerseits auf einer Oberfläche des ersten Films aus leitendem Material aufgebracht ist;
    • (5) Vergraben eines zweiten Maskenmaterialfilms in dem auf der Oberfläche des ersten Films aus leitendem Material gebildeten Aussparungsabschnitt;
    • (6) selektives Abätzen des ersten Films aus leitendem Material unter Verwendung des ersten und des zweiten Maskenmaterialfilms als Ätzmasken, zur Bildung einer ersten, der Herstellung der aktiven Basis dienenden Öffnung, auf einem von dem ersten und dem zweiten Maskenmaterialfilm umgebenen Bereich;
    • (7) Entfernen des zweiten Maskenmaterialfilms und anschließendes Vergraben eines zweiten, als Basiselektrode dienenden Films aus leitendem Material zusammen mit dem ersten Film aus leitendem Material in der ersten Öffnung;
    • (8) Entfernen des ersten Maskenmaterialfilms zur Bildung einer zweiten, der Herstellung der aktiven Basisschicht dienenden Öffnung; und
    • (9) Bilden eines thermischen Oxidfilmes auf Oberflächen des ersten und des zweiten Films aus leitendem Material und gleichzeitiges Eindiffundieren einer zuvor in den zweiten Film aus leitendem Material oder das Halbleiterplättchen eindotierten Störstelle in die Kollektorschicht, so daß eine äußere Basisschicht des zweiten Leitungstyps gebildet wird; und daß
  • (b) der Schritt zur Bildung der Emitterschicht folgende Teilschritte umfaßt:
    • (1) Aufbringen eines dritten Films aus leitendem Material, der mit einer Störstelle des ersten Leitungstyps dotiert ist, zusammen mit der Filmbildung, wobei der Film an eine Oberfläche einer aktiven Basisschicht des zweiten Leitungstyps anschließt, die auf der Plättchenoberfläche in der zweiten Öffnung gebildet ist und als ein Abschnitt einer Emitterelektrode dient; und
    • (2) Aktivieren der in dem dritten Film aus leitendem Material eindotierten Störstelle durch schnelles thermisches Glühen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der die Oxydation verhindernde isolierende Film einen CVD-Siliziumnitridfilm, und der erste Film aus Maskenmaterial einen CVD-Siliziumoxydfilm, und das zweite Maskenmaterial einen Fotolack umfaßt.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der erste, zweite und dritte Film aus leitendem Material Polysiliziumfilme umfaßt.
11. Verfahren nach den Ansprüchen 6, 7 oder 8, dadurch gekennzeichnet, daß das schnelle thermische Glühen durch Halogenlampenstrahlung bewirkt wird.
12. Verfahren zur Herstellung eines bipolaren Transistors unter Anwendung folgender Schritte:
Bilden einer äußeren Basisschicht eines zweiten Leitungstyps und einer damit verbundenen Basiselektrode in einer in einem Halbleiterplättchen gebildeten Kollektorschicht eines ersten Leitungstyps;
Bilden einer aktiven Basisschicht, die eine niedrigere Konzentration und eine geringere Tiefe als die äußere Basisschicht aufweist, in einem Oberflächenabschnitt der von der äußeren Basisschicht umgebenen Kollektorschicht; und
Bilden einer Emitterschicht des ersten Leitungstyps, der selbstausrichtend in dem Oberflächenabschnitt der aktiven Basisschicht angeordnet ist,
dadurch gekennzeichnet, daß
  • (a) der Schritt zur Bildung der äußeren Basisschicht und der äußeren Basiselektrode die folgenden Teilschritte umfaßt:
    • (1) aufeinanderfolgendes Auftragen eines ersten isolierenden Filmes und eines zweiten isolierenden Filmes, der aus einem anderen Material als demjenigen des ersten isolierenden Filmes besteht und eine größere Dicke als die erste isolierende Schicht besitzt, auf dem mit der Kollektorschicht des ersten Leitungstyps ausgestatteten Halbleiterplättchen;
    • (2) selektives Abätzen des zweiten isolierenden Films zur Bildung eines ersten Aussparungsabschnittes auf einem äußeren basisbildenden Bereich und einem die Basiselektrode bildenden Bereich;
    • (3) Auftragen, auf die Oberfläche der Struktur, eines ersten Polysiliziumfilms, der als ein Abschnitt einer Basiselektrode dient, wobei auf einer Oberfläche derselben ein zweiter Aussparungsabschnitt gebildet ist, der den ersten Aussparungsabschnitt widerspiegelt;
    • (4) Vergraben einer Fotolackschicht im zweiten Aussparungsabschnitt des ersten Polysiliziumfilmes;
    • (5) Ausführen der Dotierung durch Ionenimplantation, um mindestens einen Oberflächenabschnitt der Fotolackschicht in eine karbonisierte Schicht zu überführen;
    • (6) selektives Abätzen des ersten Polysiliziumfilms durch anisotropes Trockenätzen unter Verwendung der in die karbonisierte Schicht umgewandelten Fotolackschicht als Maske, so daß der zweite isolierende Film freigelegt wird;
    • (7) kontinuierliches Abätzen des ersten Polysiliziumfilms unter Benutzung des freigelegten zweiten Isolierfilmes und der Fotolackschicht als Maske, zur Bildung einer Öffnung, zu der hin der erste isolierende Film des äußeren basiserzeugenden Bereiches freigelegt ist;
    • (8) selektives Abätzen des ersten, zur Öffnung hin freigelegten isolierenden Filmes unter Verwendung der Fotolackschicht und des zweiten isolierenden Filmes als Maske, so daß eine Oberfläche des Halbleiterplättchens des äußeren basisbildenden Bereiches freigelegt wird;
    • (9) Entfernen der Fotolackschicht und Vergraben eines zweiten, als Basiselektrode dienenden Polysiliziumfilms zusammen mit dem ersten Polysiliziumfilm in einem, die Öffnung enthaltenden und vom zweiten isolierenden Film umgebenden Bereich; und
    • (10) Entfernen des zweiten isolierenden Films auf dem aktiven basisbildenden Bereich durch Ätzen, und anschließendes Ausführen der thermischen Oxydation, so daß ein Oxidfilm auf einer Oberfläche des zweiten Polysiliziumfilms gebildet wird, wobei gleichzeitig eine zuvor in den zweiten Polysiliziumfilm oder das Halbleiterplättchen eindotierte Störstelle in die Kollektorschicht eindiffundiert wird, so daß eine äußere Basisschicht des zweiten Leitungstyps gebildet wird; und daß
  • (b) der Schritt zur Bildung der Emitterschicht die folgenden Teilschritte umfaßt:
    • (1) sehr flaches Eindotieren einer Störstelle des ersten Leitungstyps in eine Oberfläche der aktiven Basisschicht des zweiten Leitungstyps, der durch Eindotieren einer Störstelle in die Oberfläche des Halbleiterplättchens gebildet ist, die durch Entfernen des ersten isolierenden Films freigelegt ist;
    • (2) Auftragen eines dritten Polysiliziumfilms, der an der Oberfläche der dotierten aktiven Basisschicht anschließt und als Emitterelketrode dient;
    • (3) Eindotieren einer Störstelle des ersten Leitungstyps in den dritten Polysiliziumfilm; und
    • (4) Aktivieren der eindotierten Störstelle durch schnelles thermisches Glühen.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der erste isolierende Film einen CVD-Siliziumnitridfilm und der zweite isolierende Film einen CVD-Siliziumoxidfilm umfaßt.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt zur Bildung der aktiven Basisschicht das Eindotieren einer Störstelle durch Ionenimplantation umfaßt.
15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das schnelle thermische Glühen durch Halogenlampenstrahlung erfolgt.
DE3915634A 1988-05-16 1989-05-12 Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht Expired - Fee Related DE3915634C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11845888A JPH01289162A (ja) 1988-05-16 1988-05-16 バイポーラトランジスタおよびその製造方法
JP17230288A JPH0222825A (ja) 1988-07-11 1988-07-11 パターン形成方法およびこれを用いたバイポーラトランジスタの製造方法
JP20744688A JPH0258230A (ja) 1988-08-23 1988-08-23 バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3915634A1 true DE3915634A1 (de) 1989-11-30
DE3915634C2 DE3915634C2 (de) 1997-09-11

Family

ID=27313581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3915634A Expired - Fee Related DE3915634C2 (de) 1988-05-16 1989-05-12 Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht

Country Status (2)

Country Link
US (1) US5096842A (de)
DE (1) DE3915634C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534632A2 (de) * 1991-09-24 1993-03-31 Matsushita Electronics Corporation, Ltd. Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746289B2 (ja) * 1989-09-09 1998-05-06 忠弘 大見 素子の作製方法並びに半導体素子およびその作製方法
US5444003A (en) * 1993-06-23 1995-08-22 Vlsi Technology, Inc. Method and structure for creating a self-aligned bicmos-compatible bipolar transistor with a laterally graded emitter structure
US5935873A (en) * 1997-09-29 1999-08-10 Siemens Aktiengesellschaft Deposition of carbon into nitride layer for improved selectivity of oxide to nitride etchrate for self aligned contact etching
US6121095A (en) * 1998-07-24 2000-09-19 United Integrated Circuits Corp. Method for fabricating gate oxide
DE19845790B4 (de) * 1998-09-21 2008-12-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
DE102008062693B4 (de) * 2008-12-17 2017-02-09 Texas Instruments Deutschland Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
US8592244B2 (en) 2011-07-25 2013-11-26 International Business Machines Corporation Pixel sensor cells and methods of manufacturing
CN108063162B (zh) * 2017-12-18 2020-08-28 南京溧水高新创业投资管理有限公司 双极晶体管的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587862A (ja) * 1981-06-30 1983-01-17 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン バイポ−ラ型トランジスタ−構造体及びその製造方法
US4663827A (en) * 1984-12-20 1987-05-12 Kabushiki Kaisha Toshiba Method of manufacturing a field effect transistor
EP0225672A1 (de) * 1985-12-11 1987-06-16 Koninklijke Philips Electronics N.V. Hochfrequenz-Transistor und Verfahren zu dessen Herstellung
DE3825701A1 (de) * 1987-07-29 1989-02-09 Toshiba Kawasaki Kk Verfahren zur herstellung eines bipolaren transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
US4693782A (en) * 1985-09-06 1987-09-15 Matsushita Electric Industrial Co., Ltd. Fabrication method of semiconductor device
JPS6318673A (ja) * 1986-07-11 1988-01-26 Yamaha Corp 半導体装置の製法
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587862A (ja) * 1981-06-30 1983-01-17 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン バイポ−ラ型トランジスタ−構造体及びその製造方法
US4663827A (en) * 1984-12-20 1987-05-12 Kabushiki Kaisha Toshiba Method of manufacturing a field effect transistor
EP0225672A1 (de) * 1985-12-11 1987-06-16 Koninklijke Philips Electronics N.V. Hochfrequenz-Transistor und Verfahren zu dessen Herstellung
DE3825701A1 (de) * 1987-07-29 1989-02-09 Toshiba Kawasaki Kk Verfahren zur herstellung eines bipolaren transistors

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
AKHTAR, J., AHMAD, S.: Breakdown Voltage of a Rectangular Planar Diffused Junction with Rounded Corners. In: IEEE Transaction on Electron Devices, 1984, ED-31, Nr. 12, S. 1781 *
HOYT J.Z. et al., Epitaxial aligument of arsenic implanted polycrystalline Silicon films on <100> silicon obtained by rapid thermal annea- ling, in US-Z.: Appl. Phys. Lett. 50 (12), 23. March 1987, S. 751-753 *
ISSCC 87, 25. Feb. 1987, S. 58,59 *
JP 61-237 467 A. In: Patents Abstracts of Japan, 1987, Vol. 11, Nr. 83, E-489 *
KONAKA, S. et al: A 30-ps Si Bipolar IC Using Super Self-Aligned Process Technology. In: IEEE Transactions on Electron Devices, 1986, Vol. ED-33, Nr. 4, S. 526-531 *
ORVEK, K.J. et al: Carbonized Layer Formation In Ion Implanted Photoresist Masks. In: Nuclear Instruments and Methods in Physics Research, 1985, B 7, Nr. 8, S. 501-506 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534632A2 (de) * 1991-09-24 1993-03-31 Matsushita Electronics Corporation, Ltd. Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
EP0534632A3 (en) * 1991-09-24 1995-11-02 Matsushita Electronics Corp Semiconductor integrated circuit device and method of fabricating the same
US5591656A (en) * 1991-09-24 1997-01-07 Matsushita Electronics Corporation, Ltd. Semiconductor integrated circuit device with self-aligned superhigh speed bipolar transistor

Also Published As

Publication number Publication date
US5096842A (en) 1992-03-17
DE3915634C2 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3940674C2 (de)
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19844710C2 (de) Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE3915634C2 (de) Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3133548C2 (de)
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE3940394C2 (de) Verfahren zur Herstellung eines Bipolartransistors
EP1407484A2 (de) Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
WO2004114408A1 (de) Integrierte schaltungsanordnung mit npn- und pnp-bipolartransistoren sowie herstellungsverfahren
DE4200753A1 (de) Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee