WO2003007361A2 - Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter - Google Patents

Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter Download PDF

Info

Publication number
WO2003007361A2
WO2003007361A2 PCT/EP2002/008234 EP0208234W WO03007361A2 WO 2003007361 A2 WO2003007361 A2 WO 2003007361A2 EP 0208234 W EP0208234 W EP 0208234W WO 03007361 A2 WO03007361 A2 WO 03007361A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitter
conductivity type
polysilicon
region
Prior art date
Application number
PCT/EP2002/008234
Other languages
English (en)
French (fr)
Other versions
WO2003007361A3 (de
Inventor
Jakob Kriz
Martin Seck
Armin Tilke
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP02753085A priority Critical patent/EP1407484A2/de
Priority to KR10-2004-7000535A priority patent/KR20040013146A/ko
Publication of WO2003007361A2 publication Critical patent/WO2003007361A2/de
Publication of WO2003007361A3 publication Critical patent/WO2003007361A3/de
Priority to US10/757,360 priority patent/US7060583B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Definitions

  • the present invention relates to the production of semiconductor components and in particular to the production of bipolar transistors with polysilicon emitters, which have a reduced emitter resistance.
  • One embodiment of a bipolar transistor with a polysilicon emitter has a highly doped polysilicon layer which lies above the base and which serves both as a diffusion source for the formation of a flat (emitter / base) semiconductor junction and as a device for contacting the flat emitter region , According to the conventional
  • Process steps for producing the base region and the emitter window openings are carried out with either undoped or doped polysilicon, into which an exact amount of arsenic atoms is subsequently implanted if the polysilicon is undoped. Then damage is healed by heat treatment (tempering) and the emitter / base semiconductor junction is formed.
  • one of the critical process steps in the manufacture of bipolar transistors with polysilicon emitters is the treatment of the wafer just before the application of the poly Silicon.
  • the many different treatments known in the prior art can be roughly divided into two categories.
  • the first treatment concerns an intentional or unintentional growth of a thin oxide layer (0.2 to 2 nm).
  • the second treatment concerns the growth of a thin thermal nitride layer (approximately 1.0 to 1.5 nm).
  • "Interface” treatment is important because it has a strong impact on the electrical characteristics of bipolar transistors with polysilicon emitters.
  • polysilicon has the following decisive advantage for the operating properties of the transistor that the interface between the polysilicon layer and the single crystal silicon substrate serves as a diffusion barrier for minority carriers which are injected from the base, as a result of which the current gain and the cutoff frequency of the transistor are significantly increased ,
  • a disadvantage of polysilicon is the specific resistance, which is orders of magnitude higher than that of metals.
  • the resulting relatively high emitter resistance particularly affects the high frequency properties of the bipolar transistor.
  • attempts have been made to use the thinnest possible polysilicon layer.
  • there is also a certain minimum thickness of mostly required well over 100 nm since a contact hole etching for the contact pads on this polysilicon layer must stop in order to increase the process reliability in the manufacture of the bipolar transistors. guarantee.
  • the problem with the emitter resistance is increased in modern bipolar transistors with very narrow emitter windows, since in this case the polysilicon used can completely fill the emitter window, and the height of the polysilicon layer above the active emitter thus increases further.
  • an amorphous silicon can also be used, which in turn can crystallize out at later tempering.
  • Suicides are metal / silicon compounds that are used in silicon technology as temperature-stable, low-resistance conductor tracks and contacts.
  • the silicide layers are typically 0.1 to 0.2 ⁇ m thick. However, the silicide layer formed in this way is generally relatively irregular, and it is also not possible in practice to fill the emitter window with this layer.
  • the layer thickness of the polysilicon was kept as low as possible and the doping thereof was kept as high as possible.
  • Polysilicon was avoided where possible, but this was easier with older technologies due to the larger emitter dimensions. If a very narrow gap remains after the deposition of the polysilicon on the emitter, depending on the technology, an increased outlay in the contact hole etching was necessary, since this gap continues during the deposition. rer layers with an undesirable material, e.g. B. can be filled with a nitride barrier.
  • the object of the present invention is to provide an improved method for producing a bipolar transistor with a polysilicon emitter, the emitter resistance of which is significantly reduced in order to improve the electrical properties of the bipolar transistor.
  • This object is achieved by a method for producing a bipolar transistor with a polysilicon emitter according to claim 1.
  • a collector region of a first conductivity type and a base region of a second conductivity type are first generated.
  • at least one layer of an insulating material is applied, the at least one layer being structured so that at least a portion of the base region is exposed.
  • a layer is produced from a polycrystalline semiconductor material of the first conductivity type that is heavily doped with doping atoms, so that essentially the exposed section is covered.
  • the present invention is based on the finding that the specific resistance of the emitter connection can be reduced by the formation of an emitter double layer in the production of a bipolar transistor with a polysilicon emitter and the electrical characteristics of the component can thus be significantly improved.
  • the emitter of the bipolar transistor is deposited in two stages.
  • the first layer consists of a conventional, highly doped polysilicon material.
  • the polysilicon layer now only serves as a source for the doping material and for producing a polysilicon single crystal interface between the polysilicon layer and the single crystal semiconductor material of the substrate.
  • the polysilicon layer used can thus be selected to be considerably thinner than previously.
  • the second applied layer is a layer made of a highly conductive material, by means of which the lead resistance to the emitter of the bipolar transistor is kept low.
  • This highly conductive layer also serves as a stop layer for the contact hole etching to be carried out for the different contact connection areas. This layer can completely fill the emitter window without significantly impairing, ie increasing, the emitter resistance.
  • This second highly conductive layer has to withstand the high temperatures of the emitter annealing (the temperature treatment) of typically about 1000 ° C or higher and should also be used for manufacturing reasons in the various manufacturing processes, such as e.g. in dry etching processes, have similar properties to the silicon material used.
  • the first, lower layer consists of a polysilicon material, which acts as a dopant source for the active transistor region
  • the second, upper layer consists of a highly conductive material, which acts as an etching stop for the contact hole etching of the contact pads and also for vertical current transport between the Contact pads and the polysilicon emitter is used.
  • FIG. 2 shows the state of the production process of a bipolar transistor with a polysilicon emitter with a narrow emitter window after the structuring of the emitter double layer, after the annealing and the contacting.
  • a single-crystalline silicon body is preferably used, which serves as substrate 10 for the bipolar transistor.
  • a first region 12 of a first conductivity type is formed in the substrate 10, this region 12 being referred to below as the collector region.
  • a further region 14 of a second conductivity type is formed in the substrate 10, which region is referred to hereinafter as the base region 14.
  • the first conductivity type denotes a so-called n-type doping
  • the second conductivity type denotes a so-called p-type doping
  • Doping in a semiconductor material is referred to as n-type if the majority charge carriers therein are electrons
  • doping in a semiconductor material is referred to as p-type if the majority charge carriers are holes therein.
  • the conductivity types of the doping can also be selected in reverse.
  • the base region 14 is adjacent to the collector region 12, at least a portion of the base region 14 being formed between the surface 15 of the substrate 10 and the collector region 12.
  • this layer 17 serves as a p-doped base connection region for the base region 14.
  • a dielectric (insulating) material wherein the dielectric layers are structured such that at least a portion of the base region 14 is exposed.
  • a layer 18 of a polycrystalline semi-material, preferably polysilicon is applied so that this polysilicon layer 18 essentially covers the exposed portion of the base region 14.
  • the polysilicon layer 18 Since undoped polysilicon layers are very high-resistance (about 10 4 ⁇ cm), in the present case, the polysilicon layer 18, since this has an electrically conductive function in the transistor, with dopants, for. B. boron, phosphorus or arsenic, to achieve the respective doping type, the desired doping level and thus the desired electrical conductivity of the polysilicon layer.
  • dopants for. B. boron, phosphorus or arsenic
  • the doping of the polysilicon layer 18 is generally achieved during the polysilicon deposition by adding suitable materials.
  • the polysilicon layer 18 has the first conductivity type (n type).
  • a highly doped polysilicon material is preferably already applied, since a further, second layer 20 made of a highly conductive material is applied directly to the existing polysilicon layer 18 in order to form a so-called emitter double layer with the polysilicon layer 18.
  • the second layer 20 made of a highly conductive material is usually a silicide layer.
  • Suicides are metal / silicon compounds that are used in silicon technology as temperature-stable, low-resistance materials. These silicide layers are typically 0.1 to 0.2 ⁇ m thick, with a thickness of 0.1 to 0.2 ⁇ m meaning the deposited thickness on flat surfaces. The thickness or height of the silicide layer in the emitter window can therefore be well above 0.2 ⁇ m, for example 0.5 ⁇ m. Suicides like MoSi 2 or WSi 2 are most commonly used.
  • FIG. 2 To explain the further steps of the method according to the invention for producing a bipolar transistor with poly Silicon emitter is now referred to FIG. 2.
  • the present semiconductor structure is now subjected to a temperature treatment (tempering), so that at least some of the dopants from the highly doped polysilicon layer 18 diffuse into the single-crystalline body, ie into the substrate 10.
  • the active emitter region 22 is formed in the substrate, that is to say in particular adjacent to the base region 14.
  • At least some of the doping atoms of the first conductivity type of the highly doped polysilicon layer 18 thus enter the substrate in order to produce an active emitter region 22 of the first conductivity type adjacent to the base region 14 in the substrate 10.
  • the active emitter region 22 extends from the interface 15 between the polysilicon layer 18 and the substrate 10 into the semiconductor material of the substrate 10.
  • a temperature treatment, or annealing is understood in silicon technology to be the treatment of silicon at elevated temperatures in an inert atmosphere, e.g. B. nitrogen, argon, hydrogen, forming gas. No new layers grow and no material is removed, but the existing layers and the silicon substrate itself undergo decisive changes.
  • the dopants of the first or second conductivity type of the different, differently doped polysilicon layers 17, 18 thereby get into the adjacent semiconductor material of the semiconductor substrate 10.
  • the emitter double layer consisting of the polysilicon layer 18 and the highly conductive second layer 20 is patterned in order to produce an emitter connection region of the bipolar transistor.
  • the structuring is usually carried out by dry etching of the respective layers.
  • the process control is simplified if the upper, highly conductive silicide layer 20 has essentially the same or comparable processing properties, for example etching properties, as the polysilicon layer 18.
  • the exposed sections on the semiconductor structure now present are now usually filled with a final insulation material 28. Furthermore, so-called contact holes are etched in order to provide the contact connection 24 for the emitter connection region and the contact connections 26 for the base connection region 17.
  • the silicide layer 20 serves as an etching stop for the contact hole etching.
  • the specific resistance of the emitter connection region can be significantly reduced, as a result of which the electrical characteristics of a bipolar transistor can be significantly improved.
  • the reduction in the emitter resistance achieved by the deposited emitter double layer has a positive effect on the cut-off frequency and generally also on the voltage and power amplification in a circuit.
  • the advantageous concept according to the invention for producing a bipolar transistor with a polysilicon emitter thus consists, in summary, of carrying out the deposition of the emitter connection region in two stages.
  • the first layer 18 consists of the usual highly doped polysilicon material.
  • the second layer 20 is a layer made of a highly conductive material, which keeps the lead resistance low and serves as a stop layer for the contact hole etching. It can fill the emitter window without significantly increasing the emitter resistance. In the preferred process control, this second layer 20 must withstand the high temperatures of the emitter tempering, which are typically around 1000 ° C. or higher, and can have properties comparable to those of the silicon material in order to simplify the process control in dry etching processes.
  • a two-layer emitter deposition is therefore carried out according to the invention, the lower layer made of polysilicon as a dopant source for the active transistor region and the upper, highly conductive layer as an etching stop for the contact hole etching and for the vertical current transport between the contact hole and Polysilicon emitter is effective.
  • the present invention can also be applied to different transistor architectures, in particular with an epitaxially grown base region.
  • transistor architectures in which the base area and sometimes also part of the collector area are grown epitaxially on the substrate. With these architectures Ren, which may be used more and more in the future, the emitter double layer according to the invention can also be used advantageously.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird zuerst eine Kollektorregion (12) eines ersten Leitfähigkeitstyps und daran angrenzend eine Basisregion (14) eines zweiten Leitfähigkeitstyps erzeugt. Nun wird zumindest eine Schicht (16) aus einem isolierenden Material aufgebracht, wobei die zumindest eine Schicht strukturiert wird, so daß zumindest ein Abschnitt der Basisregion (14) freigelegt ist. Als nächstes wird eine Schicht (18) aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps erzeugt, so daß im wesentlichen der freigelegte Abschnitt bedeckt ist. Nun wird eine zweite Schicht (20) aus einem hochleitfähigen Material auf der Schicht (18) aus dem polykristallinen Halbleitermaterial erzeugt, um mit derselben eine Emitterdoppelschicht zu bilden. Daraufhin wird bewirkt, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten polykristallinen Halbleiterschicht in die Basisregion gelangt, um eine Emitterregion (22) des ersten Leitfähigkeitstyps zu erzeugen.

Description

Verfahren zur Herstellung eines Bipolartransistors mit Poly- siliziumemitter
Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen und insbesondere auf die Herstellung von Bipolartransistoren mit Polysiliziumemitter, die einen verringerten Emitterwiderstand aufweisen.
Bei bipolaren Transistoren, die für hohe Leistungen und Geschwindigkeiten ausgelegt sind, werden bereits Polysiliziumemitter verwendet. In diesem Zusammenhang wird hinsichtlich theoretischer und experimenteller Aspekte des Einsatzes von Bipolartransistoren mit Polysiliziumemitter auf den Artikel von C.R. Selvakumar "Theoretical and Experimental Aspects of Polysilicon Emitter Bipolar Transistors", in IEEE Press, 1988, Seiten 3-16, verwiesen.
Eine Ausführungsform eines Bipolartransistors mit Polysiliziumemitter weist dabei eine hochdotierte Polysiliziu schicht auf, die über der Basis liegt, und die sowohl als Diffusionsquelle für die Bildung eines flachen (Emitter/Basis-) Halbleiterübergangs als auch als eine Einrichtung zum Kontaktie- ren der flachen Emitterregion dient. Nach den herkömmlichen
Prozeßschritten zur Herstellung der Basisregion und der Emitterfensteröffnungen wird entweder undotiertes oder dotiertes Polysilizium aufgebracht, in das nachfolgend, wenn das Polysilizium undotiert ist, eine genaue Menge von Arsenatomen implantiert wird. Daraufhin werden durch eine Wärmebehandlung (Tempern) Beschädigungen ausgeheilt und der Emitter/Basis- Halbleiterübergang gebildet.
Wie aus dem oben zitierten Artikel auf Seite 4 ersichtlich ist, besteht einer der kritischen Prozeßschritte bei der Herstellung von Bipolartransistoren mit Polysiliziumemitter in der Behandlung des Wafers genau vor der Aufbringung des Poly- Siliziums. Die vielen unterschiedlichen im Stand der Technik bekannten Behandlungen können dabei grob in zwei Kategorien unterteilt werden. Die erste Behandlung betrifft ein beabsichtigtes oder unbeabsichtigtes Aufwachsen einer dünnen Oxidschicht (0,2 bis 2 nm) . Die zweite Behandlung betrifft das Aufwachsen einer dünnen thermischen Nitridschicht (etwa 1,0 bis 1,5 nm) . Die "Grenzflächen"-Behandlung ist wichtig, da diese starke Auswirkungen auf die elektrischen Charakte- ristika von bipolaren Transistoren mit Polysiliziumemitter besitzt.
Wie oben bereits kurz erörtert wurde, wird versucht, bipolare Transistoren mit hohen Grenzfrequenzen und hohen Stromverstärkungen zu erreichen, indem der/die Emitter eines Bipolar- transistors durch das Abscheiden einer hochdotierten Polysiliziumschicht gebildet werden. Der Dotierstoff in der Polysiliziumschicht diffundiert dann durch Tempern aus der Polysiliziumschicht in das darunter liegende Einkristall-Siliziumsubstrat und bildet dort den elektrisch aktiven Emitterbe- reich des bipolaren Transistors aus. Das verwendete Polysilizium dient dabei als Dotierstoffquelle, als Zuleitung und auch als Landefläche für die noch zu bildenden Kontaktanschlußlöcher. Die Verwendung von Polysilizium hat für die Betriebseigenschaften des Transistors folgenden entscheidenden Vorteil, daß die Grenzfläche zwischen der Polysiliziumschicht und dem Einkristall-Siliziumsubstrat als Diffusionsbarriere für Minoritätsträger dient, die aus der Basis injiziert werden, wodurch damit die Stromverstärkung und die Grenzfrequenz des Transistors deutlich erhöht werden.
Ein Nachteil des Polysiliziums ist jedoch der im Vergleich zu Metallen um Größenordnungen höhere spezifische Widerstand. Der daraus resultierende, relativ hohe Emitterwiderstand beeinträchtigt insbesondere die Hochfrequenzeigenschaften des bipolaren Transistors. Aufgrund dieser Probleme hat man versucht, eine möglichst dünne Polysiliziumschicht zu verwenden. Andererseits ist jedoch auch eine gewisse Mindestdicke von meist weit über 100 nm erforderlich, da eine Kontaktlochätzung für die Kontaktanschlußflächen auf dieser Polysiliziumschicht stoppen muß, um die Prozeßsicherheit bei der Herstellung der Bipolartransistoren zu. gewährleisten. Das Prob- lern bezüglich des Emitterwiderstands wird bei modernen Bipolartransistoren mit sehr schmalen Emitterfenstern noch verstärkt, da das verwendete Polysilizium das Emitterfenster in diesem Fall vollständig auffüllen kann, und damit die Höhe der Polysiliziumschicht über dem aktiven Emitter weiter zu- nimmt.
Es wird darauf hingewiesen, daß statt Polysilizium auch ein amorphes Silizium verwendet werden kann, das wiederum bei späteren Temperungen auskristallisieren kann.
Um die oben aufgezeigten Probleme bei der Herstellung von bipolaren Transistoren mit Polysiliziumemitter zu lösen, wurden Konzepte mit einer thermischen Silizidierung des Emitters nach Abscheidung einer Metallschicht aufgegriffen. Suizide sind Metall/Siliziumverbindungen, die in der Siliziumtechnologie als temperaturstabile niederohmige Leiterbahnen und Kontakte Verwendung finden. Die Silizidschichten sind typischerweise 0,1 bis 0,2 μm dick. Die so gebildete Silizid- schicht ist jedoch in der Regel relativ unregelmäßig, wobei ferner ein Auffüllen des Emitterfensters mit dieser Schicht in der Praxis nicht möglich ist.
Als weitere Maßnahme wurde die Schichtdicke des Polysiliziums so niedrig wie möglich und die Dotierung derselben so hoch wie möglich gehalten. Ein Auffüllen des Emitterfensters mit
Polysilizium wurde nach Möglichkeit vermieden, was jedoch bei älteren Technologien wegen der größeren Emitterabmessungen noch einfacher war. Falls nach der Abscheidung des Polysiliziums an dem Emitter ein sehr enger Spalt zurückbleibt, war je nach Technologie ein erhöhter Aufwand bei der Kontaktlochätzung notwendig, da dieser Spalt bei der Abscheidung weite- rer Schichten mit einem unerwünschten Material, z. B. mit einer Nitridbarriere, aufgefüllt werden kann.
In vielen Fällen wurde jedoch der negative Einfluß des Emit- terwiderstandes auf die Transistoreigenschaften einfach in Kauf genommen, bzw. es wurde versucht diesen negativen Einfluß schaltungstechnisch auszugleichen.
Ausgehend von diesem Stand der Technik besteht die Aufgabe der vorliegenden Erfindung darin, ein verbessertes Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter zu schaffen, dessen Emitterwiderstand deutlich reduziert ist, um die elektrischen Eigenschaften des Bipolartransistors zu verbessern.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter gemäß Anspruch 1 gelöst.
Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird zuerst eine Kollektorregion eines ersten Leitfähigkeitstyps und eine Basisregion eines zweiten Leitfähigkeitstyps erzeugt. Nun wird zumindest eine Schicht aus einem isolierenden Material aufge- bracht, wobei die zumindest eine Schicht strukturiert wird, so daß zumindest ein Abschnitt der Basisregion freigelegt ist. Als nächstes wird eine Schicht aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps erzeugt, so daß im wesentli-chen der freigelegte Abschnitt bedeckt ist. Nun wird eine zweite
Schicht aus einem hochleitfähigen Material auf der Schicht aus dem polykristallinen Halbleitermaterial erzeugt, um mit derselben eine Emitterdoppelschicht zu bilden. Daraufhin wird bewirkt, daß zumindest ein Teil der Dotierungsatome des ers- ten Leitfähigkeitstyps der hochdotierten polykristallinen Halbleiterschicht in die Basisregion gelangt, um eine Emitterregion des ersten Leitfähigkeitstyps zu erzeugen. Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß durch die Ausbildung einer Emitterdoppelschicht bei der Herstellung eines bipolaren Transistors mit einem Polysilizium- emitter der spezifische Widerstand des Emitteranschlusses verringert und damit die elektrischen Charakteristika des Bauelements wesentlich verbessert werden können. Bei der vorliegenden Erfindung wird der Emitter des bipolaren Transistors zweistufig abgeschieden. Dabei besteht die erste Schicht aus einem üblichen, hochdotierten Polysiliziummaterial. Diese Polysiliziumschicht dient jetzt nur noch als Quelle für das Dotierungsmaterial und zur Erzeugung einer Polysilizium-Ein- kristall-Grenzfläche zwischen der Polysiliziumschicht und dem Einkristallhalbleitermaterial des Substrats. Damit kann die verwendete Polysiliziumschicht erheblich dünner als bisher gewählt werden. Die zweite aufgebrachte Schicht ist eine Schicht aus einem hochleitfähigen Material, durch die der Zuleitungswiderstand zu dem Emitter des bipolaren Transistors niedrig gehalten wird. Diese hochleitende Schicht dient fer- ner als eine Stoppschicht für die durchzuführende Kontaktlochätzung für die verschiedenen Kontaktanschlußflächen. Diese Schicht kann das Emitterfenster vollständig auffüllen, ohne daß der Emitterwiderstand wesentlich beeinträchtigt, d. h. erhöht wird.
Diese zweite hochleitfähige Schicht muß dabei den hohen Temperaturen des Emittertemperns (der Temperaturbehandlung) von typischerweise etwa 1000 °C oder höher standhalten und sollte ferner aus fertigungstechnischen Gründen bei den vers-chiede- nen Herstellungsprozessen, wie z.B. bei Trockenätzprozessen, ähnliche Eigenschaften wie das verwendete Siliziummaterial haben.
Durch das erfindungsgemäße Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter, bei dem eine zweischichtige Emitterabscheidung vorgesehen ist, um eine Emitterdoppelschicht zu bilden, die einen äußerst geringen Emitterwiderstand gewährleistet, können somit äußerst günstige elektrische Charakteristika des Transistors erreicht werden. Die durch die abgeschiedene Emitterdoppelschicht erreichte Verringerung des Emitterwiderstands wirkt sich dabei positiv auf die Grenzfrequenz und im allgemeinen auch auf die Spannungs- und Leistungsverstärkung in einer Schaltung aus.
Wie bereits angegeben besteht die erste, untere Schicht aus einem Polysiliziummaterial, die als Dotierstoffquelle für die aktive Transistorregion wirksam ist, wobei die zweite, obere Schicht aus einem hochleitfähigen Material besteht, die als Ätzstopp für die Kontaktlochätzung der Kontaktanschlußflächen sowie auch zum vertikalen Stromtransport zwischen den Kontaktanschlußflächen und dem Polysiliziumemitter dient.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Zwischenzustand des Herstellungsverfahrens eines Bipolartransistors mit Polysiliziumemitter mit einem schmalen Emitterfenster nach der Abscheidung des Emitter-Polysiliziummaterials und der Si- lizidschicht; und
Fig. 2 den Zustand des Herstellungsverfahrens eines Bipolartransistors mit Polysiliziumemitter mit schmalem Emitterfenster nach der Strukturierung der Emitterdoppelschicht, nach dem Tempern und dem Kontaktie- ren.
Bezugnehmend auf die Fig. 1 und 2 wird nun ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung zur Herstel- lung eines Bipolartransistors mit einem Polysiliziumemitter detailliert erörtert. Wie in Fig. 1 dargestellt ist, wird vorzugsweise ein einkristalliner Siliziumkörper verwendet, der als Substrat 10 für den Bipolartransistor dient. In dem Substrat 10 wird eine erste Region 12 eines ersten Leitfähigkeitstyps gebildet, wo- bei diese Region 12 im folgenden als Kollektorregion bezeichnet wird. In dem Substrat 10 wird ferner eine weitere Region 14 eines zweiten Leitfähigkeitstyps gebildet, die hierin im folgenden als Basisregion 14 bezeichnet wird.
Im Zusammenhang der vorliegenden Erfindung bezeichnet der erste Leitfähigkeitstyp eine sogenannte n-Typ-Dotierung, während der zweite Leitfähigkeitstyp eine sogenannte p-Typ-Do- tierung bezeichnet. Eine Dotierung in einem Halbleitermaterial wird als n-Typ bezeichnet, wenn die Majoritätsladungs- träger darin Elektronen sind, wobei eine Dotierung in einem Halbleitermaterial als p-Typ bezeichnet wird, wenn die Majoritätsladungsträger darin Löcher sind. Die Leitfähigkeitstypen der Dotierungen können bei der vorliegenden Erfindung jeweils auch umgekehrt gewählt werden.
Die Basisregion 14 grenzt an die Kollektorregion 12 an, wobei zumindest ein Abschnitt der Basisregion 14 zwischen der Oberfläche 15 des Substrats 10 und der Kollektorregion 12 gebildet ist. Auf der Oberfläche des Substrats 10 wird eine poly- kristalline Schicht 17, z. B. aus Polysilizium, geeignet aufgebracht, die den zweiten Leitfähigkeitstyp (p-Typ) aufweist, wobei die Basisregion 14 in dem Substrat 10 im wesentlichen freiliegend bleibt. Diese Schicht 17 dient im folgenden als p-dotierter Basisanschlußbereich für die Basisregion 14.
Auf der Oberfläche des Substrats 10 bzw. in demselben werden außerdem eine oder mehrere Schichten 16 aus einem Material, z. B. einem dielektrischen (isolierenden) Material, gebildet, wobei die dielektrischen Schichten derart strukturiert wer- den, daß zumindest ein Abschnitt der Basisregion 14 freiliegend ist. Als nächstes wird eine Schicht 18 aus einem polykristallinen Halbmaterial, vorzugsweise Polysilizium, aufgebracht, so daß diese Polysiliziumschicht 18 im wesentlichen den freiliegenden Abschnitt der Basisregion 14 bedeckt.
Da undotierte Polysiliziumschichten sehr hochohmig sind (etwa 104 Ωcm) , wird in dem vorliegenden Fall die Polysiliziumschicht 18, da diese in dem Transistor eine elektrisch leitende Funktion hat, mit Dotierstoffen, z. B. Bor, Phosphor oder Arsen, versehen, um den jeweiligen Dotierungstyp, die gewünschte Dotierungsstärke und damit die gewünschte elektrische Leitfähigkeit der Polysiliziumschicht zu erreichen. Um einen zusätzlichen Dotierungsschritt einzusparen, wird die Dotierung der Polysiliziumschicht 18 im allgemeinen während der Polysiliziumabscheidung durch Beimischung geeigneter Materialien erreicht. Im vorliegenden Fall weist die Polysiliziumschicht 18 den ersten Leitfähigkeitstyp (n-Typ) auf.
Bei der vorliegenden Erfindung wird vorzugsweise bereits ein hochdotiertes Polysiliziummaterial aufgebracht, da direkt auf die vorhandene Polysiliziumschicht 18 eine weitere, zweite Schicht 20 aus einem hochleitfähigen Material aufgebracht wird, um mit der Polysiliziumschicht 18 eine sogenannte Emitterdoppelschicht zu bilden. Die zweite Schicht 20 aus einem hochleitfähigen Material ist üblicherweise eine Silizid- schicht. Suizide sind Metall/Siliziumverbindungen, die in der Siliziumtechnologie als temperaturstabile niederohmige Materialien Verwendung finden. Diese Silizidschichten sind typischerweise 0,1 bis 0,2 μm dick, wobei mit einer Dicke von 0,1 bis 0,2 μm die abgeschiedene Dicke auf ebenen Flächen gemeint ist. Im Emitterfenster kann daher die Dicke bzw. Höhe der Silizidschicht deutlich über 0,2 μm, z.B. bei 0,5 μm, liegen. Am häufigsten werden Suizide wie MoSi2 oder WSi2 verwendet .
Zur Erläuterung der weiteren Schritte des erfindungsgemäßen Verfahrens zur Herstellung eines Bipolartransistors mit Poly- Siliziumemitter wird nun auf Fig. 2 Bezug genommen. Die vorliegende Halbleiterstruktur wird nun einer Temperaturbehandlung (Tempern) unterzogen, so daß zumindest einige der Dotierungsstoffe aus der hochdotierten Polysiliziumschicht 18 in den einkristallinen Körper, d. h. in das Substrat 10, diffundieren. Dadurch bildet sich der aktive Emitterbereich 22 in dem Substrat, d. h. insbesondere angrenzend an den Basisbereich 14 aus. Es gelangt also zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten Polysiliziumschicht 18 in das Substrat, um angrenzend an die Basisregion 14 in dem Substrat 10 eine aktive Emitterregion 22 des ersten Leitfähigkeitstyps zu erzeugen. Die aktive Emitterregion 22 erstreckt sich dabei ausgehend von der Grenzfläche 15 zwischen der Polysiliziumschicht 18 und dem Substrat 10 in das Halbleitermaterial des Substrats 10.
Ferner gelangt bei der Temperaturbehandlung ein Teil der Dotierungsatome des zweiten Leitfähigkeitstyps der mit diesem zweiten Leitfähigkeitstyp dotierten Polysiliziumschicht 17, die für die Basisanschlüsse 15 vorgesehen ist, in das Substrat 10, wodurch sich eine großflächige Verbindung mit der Basisregion 14 in dem Substrat 10 ergibt.
Unter einer Temperaturbehandlung, bzw. Tempern, versteht man in der Siliziumtechnologie die Behandlung von Silizium bei erhöhten Temperaturen in einer inerten Atmosphäre, z. B. Stickstoff, Argon, Wasserstoff, Formiergas. Dabei wachsen zwar keine neuen Schichten auf, und es wird kein Material entfernt, aber die bereits vorhandenen Schichten und^das Si- liziumsubstrat selbst werden entscheidenden Veränderungen unterzogen. In dem vorliegenden Fall gelangen dadurch die Dotierungsstoffe des ersten bzw. zweiten Leitfähigkeitstyps der verschiedenen, unterschiedlich dotierten Polysiliziumschich- ten 17, 18 in das angrenzende Halbleitermaterial des Halblei- tersubstrats 10. Als nächstes wird die aus der Polysiliziumschicht 18 und der hochleitfähigen zweiten Schicht 20 bestehende Emitterdoppelschicht strukturiert, um einen Emitteranschlußbereich des Bipolartransistors zu erzeugen. Die Strukturierung erfolgt üblicherweise durch Trockenätzen der jeweiligen Schichten. Die Prozessführung wird vereinfacht, falls die obere, hochleitfä- hige Silizidschicht 20 im wesentlichen die gleichen bzw. vergleichbare Prozessierungseigenschaften, z.B. Ätzeigenschaften, wie die Polysiliziumschicht 18 aufweist.
Die freiliegenden Abschnitte auf der nunmehr vorliegenden Halbleiterstruktur werden nun üblicherweise mit einem abschließenden Isolationsmaterial 28 aufgefüllt. Ferner werden sogenannte Kontaktlöcher geätzt, um den Kontaktanschluß 24 für den Emitteranschlußbereich und die Kontaktanschlüsse 26 für den Basisanschlußbereich 17 vorzusehen. Bei dem Emitteranschlußbereich dient die Silizidschicht 20 als Ätzstopp für die Kontaktlochätzung.
Durch die im vorhergehenden beschriebene erfindungsgemäße
Herstellung eines Bipolartransistors mit Polysiliziumemitter läßt sich der spezifische Widerstand des Emitteranschlußbereichs deutlich verringern, wodurch sich die elektrischen Charakteristika eines Bipolartransistors wesentlich verbes- sern lassen. Die durch die abgeschiedene Emitterdoppelschicht erreichte Verringerung des Emitterwiderstands wirkt sich dabei positiv auf die Grenzfrequenz und im allgemeinen auch auf die Spannungs- und Leistungsverstärkung in einer Schaltung aus .
Das erfindungsgemäße, vorteilhafte Konzept zur Herstellung eines Bipolartransistors mit Polysiliziumemitter besteht zusammengefaßt also darin, die Abscheidung des Emitteranschlußbereichs zweistufig vorzunehmen. Die erste Schicht 18 besteht dabei aus dem üblichen hochdotierten Polysiliziummaterial.
Sie dient bei der vorliegenden Erfindung nur noch als Quelle für den Dotierstoff und zur Erzeugung der Polysilizium-Ein- kristall-Grenzfläche und kann daher dünner als bisher gewählt werden. Die zweite Schicht 20 ist eine Schicht aus einem hochleitfähigen Material, die den Zuleitungswiderstand niedrig hält und als Stoppschicht für die Kontaktlochätzung dient. Sie kann das Emitterfenster auffüllen, ohne den Emitterwiderstand wesentlich zu erhöhen. Diese zweite Schicht 20 muß bei der bevorzugten Prozeßführung den hohen Temperaturen des Emittertemperns standhalten, die typischerweise um 1000°C oder höher liegen, und kann zur Vereinfachung der Prozeßfüh- rung bei Trockenätzprozessen vergleichbare Eigenschaften wie das Siliziummaterial haben.
Prinzipiell ist aber auch eine Prozessführung denkbar, bei der die Emittertemperung vor der Abscheidung der zweiten Schicht erfolgt. Bei der Abscheidung der zweiten Schicht bieten sich sowohl reine Metalle wie auch Metall-Silizium-Verbindungen (Suizide) an, wobei insbesondere alle Suizide hochschmelzender Metalle, wie z. B. Wolframdisilizid und Mo- lybdendisilizid, Anwendung finden. Für andere Materialien, z. B. Wolfram, kann eine zusätzliche Abscheidung einer Diffusionsbarriere nötig sein.
Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird also erfin- dungsgemäß eine zweischichtige Emitterabscheidung durchgeführt, wobei die untere Schicht aus Polysilizium als Dotierstoffquelle für die aktive Transistorregion und die obere, hochleitfähige Schicht als Ätzstopp für die Kontaktlochätzung sowie zum vertikalen Stromtransport zwischen Kontaktloch und Polysiliziumemitter wirksam ist.
Ferner sollte beachtet werden, daß die vorliegende Erfindung auch auf abweichende Transistorarchitekturen, insbesondere mit epitaktisch gewachsenem Basisbereich, anwendbar ist. So gibt es Transistorarchitekturen, bei denen der Basisbereich und manchmal auch ein Teil des Kollektorbereichs auf dem Substrat epitaktisch aufgewachsen werden. Bei diesen Architektu- ren, die in Zukunft möglicherweise immer häufiger eingesetzt werden, kann die erfindungsgemäße Emitterdoppelschicht ebenfalls vorteilhaft eingesetzt werden.
Bezugszeichenliste
10 Substrat
12 Kollektorregion
14 Basisregion
15 Oberfläche des Substrats
16 isolierende Schichten
17 p-dotierte Polysiliziumschicht
18 n-dotierte Polysiliziumschicht 20 Silizidschicht
22 aktive Emitterregion
24 Emitterkontakt
26 Basiskontakt
28 Isolationsmaterial

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter, mit folgenden Schritten:
Erzeugen einer Kollektorregion (12) eines ersten Leitfähigkeitstyps und einer daran angrenzenden Basisregion (14) eines zweiten Leitfähigkeitstyps;
Aufbringen zumindest einer Schicht (16) aus einem isolierenden Material und Strukturieren der zumindest einen Schicht (16), so daß zumindest ein Abschnitt der Basisregion (14) freigelegt ist;
Erzeugen einer Schicht (18) aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps, so daß im wesentlichen der freigelegte Abschnitt bedeckt ist, und Erzeugen einer zweiten Schicht (20) aus einem hochleitfähigen Material auf der ersten Schicht (18) aus dem polykristallinen Halbleitermaterial, um mit derselben eine Emitterdoppelschicht zu bilden; und
Bewirken, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten polykristallinen Schicht (18) in die Basisregion (14) gelangen, um eine Emitterregion (22) des ersten Leitfähigkeitstyps zu erzeugen.
2. Verfahren nach Anspruch 1, das ferner einen Schritt des Strukturierens der Emitterdoppelschicht zum Erzeugen eines Emitteranschlußbereichs aufweist.
3. Verfahren nach einem der Ansprüche 1 oder 2, das ferner einen Schritt des Kontaktierens des Emitteranschlußbereichs mit einem Kontaktanschluß (24) aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Bewirkens, daß zumindest ein Teil der Dotie- rungsatome des ersten Leitfähigkeitstyps der hochdotierten Polysiliziumschicht (18) in die Basisregion (14) gelangt, durch eine Temperung vorgenommen wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweite Schicht (20) als Stoppschicht für eine Kontaktlochätzung wirksam ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweite Schicht (20) aus einem Material besteht, das vergleichbare Prozessierungseigenschaften wie das Halbleitermaterial aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Bewirkens vor oder nach dem Schritt des Erzeugens der zweiten Schicht (20) durchgeführt wird.
PCT/EP2002/008234 2001-07-13 2002-07-10 Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter WO2003007361A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02753085A EP1407484A2 (de) 2001-07-13 2002-07-10 Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
KR10-2004-7000535A KR20040013146A (ko) 2001-07-13 2002-07-10 폴리실리콘 에미터를 가진 바이폴라 트랜지스터의 제조 방법
US10/757,360 US7060583B2 (en) 2001-07-13 2004-01-13 Method for manufacturing a bipolar transistor having a polysilicon emitter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10134089.3 2001-07-13
DE10134089A DE10134089A1 (de) 2001-07-13 2001-07-13 Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/757,360 Continuation US7060583B2 (en) 2001-07-13 2004-01-13 Method for manufacturing a bipolar transistor having a polysilicon emitter

Publications (2)

Publication Number Publication Date
WO2003007361A2 true WO2003007361A2 (de) 2003-01-23
WO2003007361A3 WO2003007361A3 (de) 2003-04-24

Family

ID=7691669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/008234 WO2003007361A2 (de) 2001-07-13 2002-07-10 Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter

Country Status (7)

Country Link
US (1) US7060583B2 (de)
EP (1) EP1407484A2 (de)
KR (1) KR20040013146A (de)
CN (1) CN100362636C (de)
DE (1) DE10134089A1 (de)
TW (1) TW554488B (de)
WO (1) WO2003007361A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN100361281C (zh) * 2005-11-11 2008-01-09 中国电子科技集团公司第五十五研究所 半导体平台工艺
US7470594B1 (en) 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN103400764B (zh) * 2013-07-24 2016-12-28 上海华虹宏力半导体制造有限公司 双极型晶体管的形成方法
KR102220032B1 (ko) * 2018-08-20 2021-02-25 한국과학기술원 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
US5204276A (en) * 1988-12-06 1993-04-20 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US20010003667A1 (en) * 1998-04-29 2001-06-14 Kie Y. Ahn Bipolar transistors with low-resistance emitter contacts
US20010005035A1 (en) * 1997-02-18 2001-06-28 Yasushi Kinoshita Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US518276A (en) * 1894-04-17 richards
DE3304642A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung
JPS6146063A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置の製造方法
EP0270703B1 (de) * 1986-12-12 1991-12-18 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
US6004855A (en) * 1988-04-11 1999-12-21 Synergy Semiconductor Corporation Process for producing a high performance bipolar structure
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
JP2606141B2 (ja) * 1994-06-16 1997-04-30 日本電気株式会社 半導体装置およびその製造方法
FR2756100B1 (fr) * 1996-11-19 1999-02-12 Sgs Thomson Microelectronics Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
JP3366919B2 (ja) * 1997-06-27 2003-01-14 エヌイーシー化合物デバイス株式会社 半導体装置
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
TW460978B (en) * 1999-03-15 2001-10-21 Matsushita Electric Ind Co Ltd A semiconductor device and its fabrication method
FR2795233B1 (fr) * 1999-06-18 2001-08-24 St Microelectronics Sa Procede de fabrication autoaligne de transistors bipolaires
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204276A (en) * 1988-12-06 1993-04-20 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
US20010005035A1 (en) * 1997-02-18 2001-06-28 Yasushi Kinoshita Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof
US20010003667A1 (en) * 1998-04-29 2001-06-14 Kie Y. Ahn Bipolar transistors with low-resistance emitter contacts

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1407484A2 *

Also Published As

Publication number Publication date
US7060583B2 (en) 2006-06-13
KR20040013146A (ko) 2004-02-11
WO2003007361A3 (de) 2003-04-24
CN1528013A (zh) 2004-09-08
DE10134089A1 (de) 2003-01-30
TW554488B (en) 2003-09-21
CN100362636C (zh) 2008-01-16
US20040185631A1 (en) 2004-09-23
EP1407484A2 (de) 2004-04-14

Similar Documents

Publication Publication Date Title
DE3326534C2 (de)
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
EP1407484A2 (de) Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
WO2003015162A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP0239825B1 (de) Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP0396802B1 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
EP1790010A2 (de) Integrierte halbleiter-kaskodenschaltung für hochfrequenzanwendungen
DE112019004877T5 (de) Halbleitervorrichtung und produktionsverfahren für eine halbleitervorrichtung
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
EP1474826B1 (de) Polysilizium-bipolartransistor und verfahren zur herstellung desselben
DE4200753A1 (de) Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer
DE4137081A1 (de) Verfahren zum herstellen eines kondensators
DE10231407B4 (de) Bipolartransistor
DE10314505A1 (de) Verbesserte Diodenstruktur für Soi-Schaltungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10757360

Country of ref document: US

Ref document number: 2003513030

Country of ref document: JP

Ref document number: 20028141016

Country of ref document: CN

Ref document number: 2002753085

Country of ref document: EP

Ref document number: 1020047000535

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002753085

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642