CN1528013A - 具多晶硅射极双极性晶体管的制造方法 - Google Patents
具多晶硅射极双极性晶体管的制造方法 Download PDFInfo
- Publication number
- CN1528013A CN1528013A CNA028141016A CN02814101A CN1528013A CN 1528013 A CN1528013 A CN 1528013A CN A028141016 A CNA028141016 A CN A028141016A CN 02814101 A CN02814101 A CN 02814101A CN 1528013 A CN1528013 A CN 1528013A
- Authority
- CN
- China
- Prior art keywords
- emitter
- layer
- bandgap grading
- base bandgap
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000005496 tempering Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000012774 insulation material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 25
- 230000008021 deposition Effects 0.000 description 13
- 229910021332 silicide Inorganic materials 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021343 molybdenum disilicide Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
在制造具多晶硅射极双极性晶体管的发明方法中，首先系产生一第一导电类型的集极区域、以及与其相毗连的一第二导电类型的基极区域。然后至少一绝缘材料层将被涂覆，其中该至少一绝缘材料层被图样化，使得该基极区域的至少一区段被暴露出。接着，产生以掺杂原子进行重度掺杂的第一导电类型的复晶半导体材料层，使得该暴露的区段被实际地覆盖。于是，在该复晶半导体材料层上产生第二高导电材料层，进而以其形成一射极双层。于其上，引起该重度掺杂的复晶半导体层第一导电类型的至少部分掺杂原子系进入该基极区域，以产生该第一导电类型的一射极区域。
Description
技术领域
本案系为与半导体装置的制造有关的发明，尤指与具多晶硅射极的双极性晶体管的制造有关的发明，其中该多晶硅射极乃具有被减少的射极电阻。
背景技术
多晶硅射极已被应用在被设计用来执行高功率与高速的双极性晶体管中。在关于具多晶硅射极的双极性晶体管的理论与试验方面的关系乃可参考赛尔瓦库莫尔(C.R.Selvakumar)先生于1988年发表在美国电子电机工程学会会刊(IEEE Press)第3-16页中的文章”多晶硅射极双极性晶体管的理论与试验(Theoretical and Experimental Aspectsof Polysilicon Emitter Bipolar Transistors)”。
因此，一个具多晶硅射极的双极性晶体管的实施例乃提供了一个位于基极(basis)上的重度掺杂多晶硅层，其可作为产生一平板(射极(emitter)/基极(basis))半导体过渡态的扩散源(diffusion source)，并可作为与该平板射极相接触的设备。在执行传统制造基极区域以及射极窗开口的处理步骤之后，未被掺杂(non-doped)或是被掺杂的多晶硅将被使用，而假使使用的是非掺杂多晶硅，那么便需要施用数量精确的砷原子。因此，经过热处理(回火(tempering))，损害将被退火(anneal)而射极/基极半导体过渡态便得以产生。
如上述参考文献第4页所述的内容，在制造具多晶硅射极的双极性晶体管的限制处理步骤中的其中之一乃包含在施用多晶硅之前即先正确地处理晶圆。因此，在习知技艺状态中已知的许多不同处理方法乃可粗略地区分成两大类。第一种处理指的是一薄氧化层(0.2～2nm)蓄意或是非蓄意生成。第二种处理指的则是一薄的热氮化物层(thin thermal nitride layer)(接近1.0～1.5nm)的晶膜生成。”接口”处理是很重要的，因为其同样对于具有多晶硅射极的双极性晶体管的电性特性有很大的执行。
如已简述于上的内容，目前正尝试于透过沉积一重度掺杂多晶硅层来形成一双极性晶体管的射极来实现具有高截止频率(cut-offfrequency)与高电流获取(current gains)的双极性晶体管。经由回火(tempering)，在多晶硅层中的掺杂剂接着便会字该多晶硅层扩散至下方的单一结晶硅基板，掺杂粒子在该处将会形成该双极性晶体管的电有效射极区域(electrically-active emitter area)。于是，该多晶硅便被用作为一掺杂剂源、一进料器(feed)以及还未形成的接触终端孔(contact terminal hole)之一降落表面(landing surface)。至于晶体管的操作特性而言，多晶硅的使用系具有下列已被确定的好处，其中在多晶硅层与单一结晶硅基板之间的接口乃被供作为自基极而注入的少数载体的扩散屏障，因此显著地增加了晶体管的电流获取与截止频率。
然而，多晶硅的一个好处乃在于其所具有的特殊电阻，其乃比相较的金属的电阻高了几个数量级。所造成的较高射极电阻主要会执行双极性晶体管的高频率特性。鉴于这些问题，乃尽可能地尝试降低所使用的多晶硅层的厚度。另一方面，又所使用的多晶硅的厚度又需要是一个远大于100nm的特定厚度，因为在接触垫上的接触孔的蚀刻必须在此多晶硅层上停止进以确保在制造双极性晶体管过程中的处理安全性。对于射极电阻的问题关注仍伴随着具有很窄的射极窗的现代双极性晶体管而增加，因为多晶硅在此情况下可被用来将射极窗完全填满，因此覆盖过有效射极的多晶硅层的高度乃更为增加。
应被察知的是除了多晶硅以外，一个多孔性硅亦可被使用，其可在后续地加热处理中依序地保存而结晶。
为了解决上述关于制造具有多晶硅射极的双极性晶体管的问题，在沉积一金属层之后进行射极的热硅化作用的概念已被采行。硅化物系为金属/硅的化合物，其在硅技术中乃被用作为温度稳定、低电阻的痕迹(trace)与触点。常提供的硅层厚度乃为0.1～0.2um。然而，此方式所形成的硅层通常是较无规则地，因此在实际应用时便无法利用此层来将射极窗填满。
如同更进一步的测量，该多晶硅的层厚度必须维持越低越好，而该多晶硅的掺杂则必须维持越高越好，如果可能的话，应该避免以多晶硅填充该射极窗，然而，在较早的技术中，由于射极尺寸较大的关系使得这点变得较简单，在沉积该多晶硅于该射极上之后，如果留下一非常窄的缝隙，其系根据所选择的技术，当蚀刻该接触孔时，增加付出的努力是必须的，因为当沉积其它层时，该缝隙可能会被不需要的物质所填充，亦即氮化物阻障。
在很多的例子中，该射极电阻器于该晶体管特性的负面执行系简单地被接受，及/或其试着以电路技术来补偿该负面执行。
发明内容
从这项领域的这个状态开始，本发明的目的在于提供一种改良的方法，其系用以制造一种具有一多晶硅射极的双极性晶体管，其射极电阻器系明显地降低以便改善该双极性晶体管的电性。
本目的的达成系藉由一种方法，其系用以制造一种具有一多晶硅射极的双极性晶体管，其系与申请专利范围第1项相同。
在用以制造一种具有一多晶硅射极的双极性晶体管的创造性方法中，首先，系产生一第一导电类型的一收集器部位，及一第二导电类型的一基础部位。现在，至少一绝缘材质层会被涂覆，该至少一层系被转印图案以致于该基础部位的一部分会曝光，接着产生该第一导电类型的一复晶半导体材质的一层，其系以掺杂原子重度掺杂，以使该曝光的部分能足以被覆盖住。现在一高度传导性物质的一第二层将被产生于该复晶半导体材质层上，以便经由相同方式形成一射极双层。于是，导致至少该重度掺杂的复晶半导体材质层的该第一导电型式的该掺杂原子的一部分系陷入该基础区域，以便产生该第一导电型式的一射极区域。
本发明系基于一识别特征，其系藉由于一具有一多晶硅射极的双极性晶体管制造期间形成一射极双层，该射极终端的特殊电阻将被降低，且因此该装置的电子特性将明显的改善。依照本发明，该双极性晶体管的该射极将被沉积于二台上，在此，该第一层系由一普通重度掺杂的多晶硅材质所组成，该多晶硅层现在仍仅作为该掺杂物质的来源及用以产生一多晶硅单一结晶接口，其系介于一多晶硅层和该基板的该单一结晶半导体材质之间，因此，所使用的该多晶硅层明显地都选择较薄的，就如同至目前为止的例子一样。该涂覆的第二层系为一高度导电材质层，其系导致电阻至该双极性晶体管的该射极维持在一低水平的状态，此高度导电层更作为该接触孔的蚀刻的一终止层，该孔洞系执行用以不同的接触衬垫，该层也许完全地填满该射极窗而不具有任何大量对该射极电阻的负面执行，亦即该射极电阻将不会增加。
该第二高度导电层必须承受该射极加温(温度处理)的高温，其典型系约1000℃或是更高，且基于制造技术的原因，更必须提供近四于使用于不同制程的硅材质的特性，例如在干蚀刻制程中。
经由用以制造一种具有一多晶硅射极的一双极性晶体管的该发明方法，其系提供一二层射极沉积以便形成一射极双层，其确保一极低的射极电阻，该晶体管亦可因此完成极有利的电子特性，因此藉由该沉积射极双层所完成的该射极电阻的降低，对切断频率具有一正面执行，且通常对在一电路中的电压和功率增益也是。
如同已经说明的，由一多晶硅材质组成的该第一、下层，其系有效作为该活动晶体管区域的一掺杂剂来源，其中由一高度导电材质组成的该第二、上层，其系作为蚀刻该接触衬垫的该接触孔的一蚀刻终止装置，且用以该接触衬垫和该硅射极之间的垂直电流传输。
附图说明
本发明的一较佳实施例将藉由所附的图式做为参考而加以举例说明，其中：
图1：其系显示沉积射极多晶硅及硅化物层之后，具有一窄射极窗的多晶硅射极双极极性晶体管制程的过渡状态；以及
图2：其系显示于回火(tempering)及接触后，已图样化该射极双层的具有一窄射极窗的多晶硅射极双极极性晶体管制程的状态。
具体实施方式
以图1及图2做为参考，本发明用于制造具多晶硅射极双极极性晶体管的一较佳实施例将会有更详细的解释。
如图1所示，较佳地系使用一单晶硅体，其系作为双极性晶体管的一基板10。在该基板10中，一第一导电类型的一第一区域12系加以形成，此区域12于之后将作为一集极区域。在该基板10中，一第二导电类型的一更进一步区域14系加以形成，其系于之后作为一基极区域14。
与本案有关的，该第一导电类型系表示为所谓的n-掺杂，同时该第二导电类型系表示为所谓的p-掺杂，在半导体材料中的掺杂若是其中主要的电荷载子系为电子时则为n型，其中在半导体材料中的掺杂若是其中主要的电荷载子系为电洞时则为p型。在本发明中，该掺杂的导电类型可每一个加以选择，反之亦然。
该基极区域14毗邻该集极区域12，其中该基极区域14的至少一区段系形成于该基板10的表面15及该集极区域12之间，在该基板10的表面上，将以一适当提供该第二导电类型(p型)的方式施加一复结晶层(polycrystalline layer)17，如多晶硅，其中，在该基板10中的该基极区域14系维持必要的暴露。接下来，此层17将作为一该基极区域14的一p掺杂基极终端区域(p-doping basis terminal area)。
在该基板10的表面15或里面，如一介电(绝缘)材料的材料的一或多层16系加以形成，其中该介电层系加以图样化，因此，该基极区域14的至少一个区段系加以暴露。
接着，复结晶半材料(polycrystalline semi-material)，较佳地是硅，的一层18则施加于其上，所以，此多晶硅层18会必要地覆盖该基极区域14的该暴露区段。
因为未掺杂的多晶硅层提供一非常高的电阻(大约104Ωcm)，因此，在此例子中，既然同样在晶体管中具有导电功能，为了达成个别的掺杂类型、所需的掺杂强度以及因此所需的多晶硅层的导电度，则该多晶硅层18将被提供以掺杂媒介(doping agent)，如硼、磷或砷。为了节省额外的掺杂步骤，该多晶硅层18的掺杂一般系于该多晶硅沉积期间藉由添加适合的材料而加以达成。在本发明中，该多晶硅层18系包含该第一导电类型(n型)。
伴随着本发明，为了与该多晶硅层18一起形成所谓的射极双层，则既然一高导电材料的一更进一步、第二层20将直接施加至该现存的多晶硅层18之上，一已经重度掺杂的多晶硅材料系较佳地加以施加，而包括一高导电材料的该第二层20系一般为一硅化物层。硅化物系在硅科技中，可用作为温度稳定低电阻材料的金属/硅化合物，这些硅化物层一般系提供以介于0.1至0.2μm间的厚度，其中介于0.1至0.2μm间的厚度系表示沉积于一般表面上的厚度。因此，在该射极窗中，该硅化物的厚度或高度清楚的大于0.2μm，如0.5μm，最常见地是使用如MoSi2或WSi2的硅化物。
为了解释根据本发明的制造具多晶硅射极双极极性晶体管的方法的更进一步步骤，现在则指向图2做为参考。现在的半导体结构将被呈送至一温度处理(回火，tempering)，因此，原自该重度掺杂多晶硅层18的至少一些该掺杂媒介系扩散进入该单晶体中，亦即进入该基板10中。结果是，有效射极面积22系形成于该基板10中，亦即特别相邻于该基极区域14。因此，该重度掺杂多晶硅层18的该第一导电类型的至少一些部分的该掺杂原子系进入该基板中，以产生在基板中相邻于该基极区域14的第一导电类型的一有效射极区域22。该有效射极区域22系延伸自该多晶硅层18以及该基板10之间间的接口15，并进入该基板10的半导体材料中。
更甚者，在温度处理期间，该多晶硅层17的第二导电类型的一些部分掺杂原子系进入该基板10，并与该基极区域14在所得出的基板10中有大表面连接，其中，该多晶硅层17系以此第二导电类型加以掺杂并提供作为该基极终端15。
温度处理或回火(tempering)这个词在硅科技中系指在一惰性气体中对硅的温度增加之处理，如氮、氩、氢以及形成气体。结果，没有多的层会长成，也没有材料会被移除，但已经存在的层及硅基板本身会被呈送至已定的改变。在这个例子，各式不同掺杂的多晶硅层17、18的第一或第二导电类型的掺杂媒介系进入该半导体基板10的毗邻半导体材料中。
接着，包括该多晶硅层18及该重度掺杂导电第二层20的该射极双层将被图样化以产生该双极性晶体管的一射极终端面积。图样化经常藉由个别层的该蚀刻而产生效果，若该多晶硅层18的上部、重度掺杂的导电硅化物层20基本上包含相同或相对的加工特质，如蚀刻特质时，加工将较容易进行。
在剩余的半导体结构上的暴露区段系接着以一囊括绝缘材料(encapsulating insulating material)28加以填满，更进一步，为了提供基极终端面积的接触终端24以及基极终端面积17的接触终端26，系蚀刻形成所谓的接触孔，在射极终端面积中，该硅化物层20系作为蚀刻该接触孔的一蚀刻停止装置。
藉由上述具有多晶硅射极双极晶体管的具发明性的制程，其使得清楚地减少该射极终端面积的特定电阻成为可能，藉此，双极性晶体管的电特性可因此而获得相当的改善，所得到的效果是，藉由所沉积的射极双层所达成的在射极电阻的减少系对截止频率(cut-offfrequency)以及，一般而言，亦对电路的电压及功率增益有正面效果。
制造具有多晶硅射极双极极性晶体管的具发明性及优点的概念，系包括以两阶段执行对射极终端面积的沉积步骤，结果得到包括一般重度掺杂多晶硅材料的该第一层18。在本发明中，其仅作为掺杂媒介及产生多晶硅单晶接口的来源，并因此可以被选择为比以前更薄。该第二层2系为一高导电材料的一层，而该高导电材料系保持引导电阻在一低程度并作为蚀刻接触孔的停止层，其可以在没有重大增加该射极电阻的情形下填满该射极冲。在较佳的程序中，此第二层20系必须禁得起射极回火的高温，该温度通常约1000℃或更高，并且，为了简化该蚀刻制程的加工步骤，可以提供相对特质的如硅，的材料。
原则上，其亦可理解射极回火在沉积该第二层之前发生的加工类型。当沉积该第二层时，纯金属及金属硅化合物(硅化物)系皆为理想的，其中特别是所有高熔点金属，如二硅化钨(tungsten-disilicide)及二硅化钼(molybdenum-disilicide)系加以使用。对其他材料而言，如钨，则需要额外沉积一扩散阻障层。
在本发明制造具多晶硅射极双极极性晶体管的方法中，一两阶段射极沉积将以与本案一致的方式加以执行，多晶硅的下部层系作为有效晶体管区域的掺杂媒介来源，下部重度掺杂层系作为蚀刻接触孔以及接触孔与多晶硅射极间的垂直电流传输的蚀刻停止装置。
更进一步，要体验到的是，本发明亦可应用于脱离晶体管架构时，特别的是，那些具有侧向生长基极面积者。因此，晶体管架构，其中基极面积及有时亦有集极的部分会侧向生长于基板之上，在这些架构中，其系非常有可能在未来会被更频繁地使用，而本案的射极双层亦可以一更好的方式而被应用。
组件符号说明
10 Substrate 基板
12 Collector relon 集极区域
14 Basis region 基极区域
15 Surface of the substrate 基板表面
16 Insulating layers 绝缘层
17 p-doped polysilicon layer p-掺杂 多晶硅层
18 n-doped polysilicon layer n-掺杂 多晶硅层
20 Silicide layer 硅化物层
22 Active emitter region 有效射极区域
24 Emitter contact 射极触点
26 Basis contact 基极触点
28 Insulating material 绝缘材料
Claims (7)
1.一种制造具有多晶硅射极双极性晶体管的方法，其包含：
产生一第一导电类型的集极区域(12)以及与其毗连的一第二导电类型的基极区域(14)；
涂覆至少一绝缘材料层(16)，与图样化该至少一绝缘材料层(16)使得该基极区域(14)的至少一区段被暴露出；
产生一第一导电类型的复晶半导体材料层(18)，其系以掺杂原子进行重度掺杂，使得该暴露的区段被实际地覆盖，以及产生在该复晶半导体材料的第一层(18)上的第二高导电材料层(20)，进而以其产生一射极双层；以及
引起重度掺杂的复晶层(18)第一导电类型的至少部分掺杂原子进入该基极区域(14)，以产生该第一导电类型的一射极区域(22)。
2.如权利要求1所述的方法，更包含图样化该射极双层的步骤，以产生一射极终端区域。
3.如权利要求1或2中任一项所述的方法，更包含该射极终端区域与一接触终端(24)接触的步骤。
4.如权利要求1至3中任一项所述的方法，其中执行该重度掺杂的复晶层(18)第一导电类型的至少部分掺杂原子进入该基极区域(14)，系可藉由回火而执行。
5.如权利要求1至4中任一项所述的方法，其中该第二层(20)系可有效做为一停止层，以蚀刻一接触孔。
6.如权利要求1至5中任一项所述的方法，其中该第二层(20)系由包含做为半导体材料的相对处理特性之一材料所构成。
7.如权利要求1至5中任一项所述的方法，其中该执行步骤可在该产生第二层(20)的步骤之前或是之后进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10134089A DE10134089A1 (de) | 2001-07-13 | 2001-07-13 | Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter |
| DE10134089.3 | 2001-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1528013A true CN1528013A (zh) | 2004-09-08 |
| CN100362636C CN100362636C (zh) | 2008-01-16 |
Family
ID=7691669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028141016A Expired - Fee Related CN100362636C (zh) | 2001-07-13 | 2002-07-10 | 具多晶硅发射极双极性晶体管的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7060583B2 (zh) |
| EP (1) | EP1407484A2 (zh) |
| KR (1) | KR20040013146A (zh) |
| CN (1) | CN100362636C (zh) |
| DE (1) | DE10134089A1 (zh) |
| TW (1) | TW554488B (zh) |
| WO (1) | WO2003007361A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN102428555A (zh) * | 2009-05-26 | 2012-04-25 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115965B2 (en) * | 2004-09-01 | 2006-10-03 | International Business Machines Corporation | Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation |
| US7470594B1 (en) | 2005-12-14 | 2008-12-30 | National Semiconductor Corporation | System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor |
| CN103400764B (zh) * | 2013-07-24 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 双极型晶体管的形成方法 |
| KR102220032B1 (ko) * | 2018-08-20 | 2021-02-25 | 한국과학기술원 | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US518276A (en) * | 1894-04-17 | richards | ||
| DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
| JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
| DE3683054D1 (de) * | 1986-12-12 | 1992-01-30 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
| US6004855A (en) * | 1988-04-11 | 1999-12-21 | Synergy Semiconductor Corporation | Process for producing a high performance bipolar structure |
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5001533A (en) * | 1988-12-22 | 1991-03-19 | Kabushiki Kaisha Toshiba | Bipolar transistor with side wall base contacts |
| US5185276A (en) * | 1990-01-31 | 1993-02-09 | International Business Machines Corporation | Method for improving low temperature current gain of bipolar transistors |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| US6414372B2 (en) * | 1997-02-18 | 2002-07-02 | Nec Corporation | Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof |
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| JP3366919B2 (ja) * | 1997-06-27 | 2003-01-14 | エヌイーシー化合物デバイス株式会社 | 半導体装置 |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
| FR2795233B1 (fr) * | 1999-06-18 | 2001-08-24 | St Microelectronics Sa | Procede de fabrication autoaligne de transistors bipolaires |
| US6521974B1 (en) * | 1999-10-14 | 2003-02-18 | Hitachi, Ltd. | Bipolar transistor and manufacturing method thereof |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
-
2001
- 2001-07-13 DE DE10134089A patent/DE10134089A1/de not_active Withdrawn
-
2002
- 2002-07-10 CN CNB028141016A patent/CN100362636C/zh not_active Expired - Fee Related
- 2002-07-10 WO PCT/EP2002/008234 patent/WO2003007361A2/de active Application Filing
- 2002-07-10 KR KR10-2004-7000535A patent/KR20040013146A/ko not_active Application Discontinuation
- 2002-07-10 EP EP02753085A patent/EP1407484A2/de not_active Withdrawn
- 2002-07-12 TW TW091115532A patent/TW554488B/zh not_active IP Right Cessation
-
2004
- 2004-01-13 US US10/757,360 patent/US7060583B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN102428555A (zh) * | 2009-05-26 | 2012-04-25 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| CN102428555B (zh) * | 2009-05-26 | 2014-04-09 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003007361A2 (de) | 2003-01-23 |
| US20040185631A1 (en) | 2004-09-23 |
| WO2003007361A3 (de) | 2003-04-24 |
| TW554488B (en) | 2003-09-21 |
| DE10134089A1 (de) | 2003-01-30 |
| EP1407484A2 (de) | 2004-04-14 |
| CN100362636C (zh) | 2008-01-16 |
| US7060583B2 (en) | 2006-06-13 |
| KR20040013146A (ko) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0110211B1 (en) | Bipolar transistor integrated circuit and method for manufacturing | |
| KR100209856B1 (ko) | 반도체장치의 제조방법 | |
| KR960013135B1 (ko) | 캡 산화물을 배치한 티탄 규화물 형성 방법 | |
| EP0188291B1 (en) | Bipolar semiconductor device and method of manufacturing the same | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| EP0068154B1 (en) | Integrated circuit containing a semiconductive substrate having field isolation regions and electrically conductive regions | |
| US4538344A (en) | Method of forming electrode/wiring layer | |
| JPS6119145A (ja) | 半導体装置の製造方法 | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| GB2081507A (en) | High speed bipolar transistor and method of making same | |
| CN100463217C (zh) | 制备窄掺杂剖面高性能半导体器件的结构和方法 | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| CN1528013A (zh) | 具多晶硅射极双极性晶体管的制造方法 | |
| CA2310280A1 (en) | Semiconductor component and manufacturing method for semiconductor component | |
| GB2179792A (en) | Bipolar transistor | |
| US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
| CN101038877A (zh) | 全硅化外基极晶体管 | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| US5236851A (en) | Method for fabricating semiconductor devices | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| CN1146827A (zh) | 半导体器件及生产工艺 | |
| US6229178B1 (en) | Vertical double diffused MOSFET and method for manufacturing same | |
| EP0410390A2 (en) | Method of producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080116 Termination date: 20210710 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |