CN1225797C - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN1225797C
CN1225797C CNB018011349A CN01801134A CN1225797C CN 1225797 C CN1225797 C CN 1225797C CN B018011349 A CNB018011349 A CN B018011349A CN 01801134 A CN01801134 A CN 01801134A CN 1225797 C CN1225797 C CN 1225797C
Authority
CN
China
Prior art keywords
layer
mentioned
semiconductor layer
crystal semiconductor
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018011349A
Other languages
English (en)
Other versions
CN1419712A (zh
Inventor
大西照人
浅井明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1419712A publication Critical patent/CN1419712A/zh
Application granted granted Critical
Publication of CN1225797C publication Critical patent/CN1225797C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b)，且在P+Si1-xGex层上积了会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层之上形成有发射区引出电极(129)，它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层中，而将基区层内杂质的浓度分布维持得很合适。Si覆盖层的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体器件及其制备方法，尤其涉及如何使异质双极型晶体管或者含有它的Bi-CMOS器件中的杂质浓度分布非常合适。
背景技术
近年来，人们正在以迅猛的速度进行以下技术开发，即通过让形成在硅衬底上的双极型晶体管包含Si/SiGe、Si/SiC等异质结结构，而使异质双极型晶体管(HBT)的传导特性更优良且又可在高频区操作。该HBT乃是一种在Si衬底上外延生长SiGe层并利用该Si/SiGe异质结结构的晶体管，利用了该结构以后，就能得到在已往只有使用GaAs等化合物半导体衬底的晶体管才能操作的高频区域下也能操作的晶体管。且因该HBT由Si衬底、SiGe层这样的和通用硅工艺相容性极佳的材料构成，故其优点为：集成度高、成本低。尤其是，若让HBT和MOS晶体管(MOSFET)形成在同一个Si衬底上这样来集成它们，就能得到高性能的Bi-CMOS器件，该Bi-CMOS器件作为可用在通信方面的系统LSI是很有前途的。
于是，到目前为止，提出并试制了含有Si/Si1-xGex或Si/Si1-yCy等异质结结构的HBT作为Bi-CMOS器件中的双极型晶体管。且其中，Si/Si1-xGex型HBT在可利用Si和Ge基本上以任一比例固溶的性质和施加应变后带隙(band gap)变化而能连续地调整带隙等这一方面是很有前途的。因此，人们提出了许多将仅含Si层的MOSFET和Si/Si1-xGex型HBT形成在同一个Si衬底上而形成的SiGe-BiCMOS器件。
图12为表示已往的SiGe-BiCMOS器件的制造工序的剖面图。如该图所示，以(001)面为主面的Si衬底500的上部，是包括利用外延生长法、离子注入法等掺入的磷等N型杂质且深度为1μm的反向杂质浓度分布阱(retrograde well)501。Si衬底500表面附近的那一区域的N型杂质的浓度被调整在1×1017原子/cm3左右。还形成了将氧化硅掩埋起来的浅沟渠(shallow trench)503及由非掺杂多晶硅膜505和包围它的氧化硅膜506构成的深沟渠(deep trench)504作元件隔离之用，且各沟渠503、504的深度分别在0.35μm、2.0μm左右。
还有，在Si衬底500内由沟渠503夹起的区域形成有集电层502，在Si衬底500内由浅沟渠503将它和集电层502隔离开的区域，则形成有通过反向杂质浓度分布阱501而和集电层502中的电极接触的N+集电区引出层507。
还有，在Si衬底500之上，形成有包括集电区开口部分510且厚度约30nm的第一沉积氧化膜508；在Si衬底500中从集电区开口部分510露出的那一部分和第一沉积氧化膜508之上，形成有由厚度约20nm的非掺杂层(i-Si1-xGex层)和掺入了P型杂质且厚度约40nm的掺杂层(P+Si1-xGex层)构成的Si1-xGex层511b，且在其上方积了厚度约40nm的Si覆盖(cap)层511a。Si/Si1-xGex层511由该Si覆盖层511a和Si/Si1-xGex层511b构成。在集电区开口部分510内，Si/Si1-xGex层511为外延生长在Si衬底500(即底层)上的单晶结构，而在沉积氧化膜508上，它却是多晶结构。
还有，在Si/Si1-xGex层511上设有厚度约30nm的蚀刻阻止用第二沉积氧化膜512，第二沉积氧化膜512上又形成有基区接合用开口部分514及基区开口部分518。而且，还形成有将基区接合用开口部分514埋起来并延伸到第二沉积氧化膜512上方且厚度约150nm的P+多晶硅层515和第三沉积氧化膜517。
还有，P+多晶硅层515和第三沉积氧化膜517中位于第二沉积氧化膜512的基区开口部分518上方的那一部分开着口，在P+多晶硅层515的侧面形成厚度约30nm的第四沉积氧化膜520，且在第四沉积氧化膜520上形成有由厚度约100nm的多晶硅形成的侧壁521。还形成有将基区开口部分518掩埋起来且延向第三沉积氧化膜517之上方的N+多晶硅层529，该N+多晶硅层529起发射区引出电极之作用。上述第四沉积氧化膜520使P+多晶硅层515和N+多晶硅层529电气绝缘，同时它还阻止杂质由P+多晶硅层515向N+多晶硅层529扩散；第三沉积氧化膜517使P+多晶硅层515之上面和N+多晶硅层529绝缘。
硅化钛层524分别形成在集电区引出层507、P+多晶硅层515及N+多晶硅层529的表面，N+多晶硅层529和P+多晶硅层515的外侧面被侧壁523覆盖。还有，整个衬底被层间绝缘膜525覆盖，且还形成有穿过层间绝缘膜525并分别到达N+集电区引出层507、P+多晶硅层515即外部基区的一部分及N+多晶硅层529上即发射区引出电极上的硅化钛层524的连接孔。再就是，还形成有掩埋该各个连接孔的钨插塞526和连接在各个钨插塞526上并延伸到层间绝缘膜525上的金属布线527。
下面，对由图12中的局部放大图所示的发射结的结构加以说明。Si1-xGex层511b中位于基区开口部分518下方的那一部分起内部基区519(真正的基极)之作用；Si覆盖层511a中位于基区开口部分518之正下方的那一部分被掺入了从N+多晶硅层529扩散来的硼，它起发射区530之作用。
而且，外部基区516由该Si/Si1-xGex层511中基区开口部分518下方区域以外的那一部分和P+多晶硅层515构成。但是，在局部放大图所示的部分中，却是Si/Si1-xGex层511中基区开口部分518下方区域以外的那一部分起外部基区516之作用。
按上述结构，就能形成Si/SiGe系NPN异质双极型晶体管，它包括：由Si单晶形成的N+型发射区530、主要由Si1-xGex单晶形成的P+型内部基区519及由Si单晶形成的集电区502。不过，与其说用来划分发射区、基区、集电区的是Si/SiGe结晶的交界处，不如说是杂质的导电型变化的那一部分，故正确地说，杂质浓度分布变化，发射区、基区、集电区的交界处也就跟着变化。特别是在用它来放大高频信号的时候，硼(B)即内部基区519中的P型杂质的浓度分布极其重要，因此，在沉积Si1-xGex层511b时，要按以下所述去做。
如图13所示，让非掺杂i-Si1-xGex(x一定不变)在集电区(Si衬底)上外延生长以后，再在其上顺序地外延生长掺入了硼(B)的P+Si1-xGex层(x变化)和Si覆盖层。图13的右侧示出了为形成基区层而进行结晶生长时，B的浓度和Ge的含有率的分布情况。也就是说，在P+Si1-xGex层的最上部，Ge的含有率几乎为0，而使它和Si覆盖层的组成之差几乎消失。还有，在之后的工序中加一高温处理后，P+Si1-xGex层中的硼就扩散，呈硼扩散到Si覆盖层和i-Si1-xGex层的一部分中而不陡的B浓度分布。
然而，在上述已往的Si/SiGe异质双极型晶体管中，若在制造工序下抑制Si1-xGex层511b中硼(B)的扩散蔓延，则最终可稳定地维持一较合适的B的浓度分布，但这难以做到。而且还知道了：异质双极型晶体管在高频区域下的特性会因该硼(B)的扩散蔓延而下降。于是，本案发明人等为彻底查明B的浓度分布变坏的原因，而做了以下实验。
图14示出了利用SIMS测量已往的Si/SiGe异质双极型晶体管的发射区/基区中的磷(P)、硼(B)的浓度分布和Ge的含有率后而得到的数据。图中，横轴表示为了方便而设定了0点的相对深度，纵轴表示相当于磷(P)、硼(B)的浓度(原子/cm3)和Ge的含有率的二次离子强度(计数值)。由该图可知：Ge的含有率为陡峭的倾斜构造而表示其组成良好。然而，P+Si1-xGex层中硼(B)的浓度分布则较平缓，说明它扩散蔓延到大部分Si覆盖层511a中。还知：硼(B)有重量互不相同的10B和11B，若利用外延生长中的原位(in.situ.)掺杂法将硼(B)掺到Si1-xGex层中，则10B和11B都会存在于Si1-xGex层中；但若利用离子注入法将硼(B)掺到Si1-xGex层中，却只会 杂质等原子在被溅射的区域中会有一定的宽度，故SIMS测量数据不能正确地反映出各区域的范围和杂质浓度间的对应关系，但却能反映出各区域的范围和杂质浓度间的大概的趋势。
如图14所示，硼(B)的浓度分布的蔓延程度超出了我们的预料，其原因尚不清楚，但从图14所示的数据和由其他实验得到的事实来看，发射区中磷(P)的浓度和硼(B)的浓度之间很有可能存在着某种关系。也就是说，有：发射区中磷(P)的浓度越高，P+Si1-xGex层中硼(B)的浓度分布就有扩散蔓延更广的倾向。并且，一致认为：磷(P)的浓度一高，硼(B)的扩散就加快这一现象和点缺陷有关。亦即，点缺陷的浓度一高，B原子就不仅通过置换Si、Ge原子而扩散，B原子还会经过点缺陷而移动。因而，进行高温处理时，B原子的扩散速率就加快，而使得硼(B)的浓度分布变缓。
该现象可由如下的磷(P)的浓度分布而得到证实。在图14所示的磷(P)在Si覆盖层中的浓度分布中，在区域Re1有在Si单晶中的固溶度(约为1×1020原子/cm3)以上的磷(P)，而这些磷(P)中未固溶的部分，或有可能进入格子间位置或有可能形成洞而导致产生点缺陷。也就是说，Si1-xGex层中磷(P)的浓度一高，点缺陷数也就跟着增加，这是促进硼(B)扩散而使浓度分布蔓延开来的原因。
另一方面，如图14所示，以往的起发射区引出电极之作用的N+多晶硅层529中，被掺入了5.0×1020原子/cm3左右的磷(P)，这一浓度和在Si单晶中的固溶度相比，是相当高的。之所以浓度这么高，是因为在多晶硅中杂质向粒界偏析的倾向很强，若不从整体上预先掺杂高浓度的磷(P)，就得不到为低电阻化而必需的杂质活化率之故。
发明内容
本发明的目的，在于：采取各种手段，边维持为使发射区引出电极、发射区的低电阻性或双极型晶体管达到我们所希望的操作所需的杂质浓度，边抑制Si覆盖层中硼(B)等P型杂质的扩散蔓延，由此来将异质双极型晶体管的基区层中的P型杂质的浓度分布维持得很合适，而提供高频特性等电气特性优良且而起双极型晶体管之作用的半导体器件及其制备方法。
本发明的第一半导体器件，它包括：含有起集电区作用的N型第一单晶半导体层的衬底；形成在上述第一单晶半导体层上、含有P型杂质且起基区作用的P型第二单晶半导体层；形成在上述第二单晶半导体层上、上部含有其浓度在固溶度以下的磷并起发射区作用而由Si层构成的第三单晶半导体层；及形成在上述第三单晶半导体层上的发射区引出电极；
所述发射区引出电极由与在上述第三单晶半导体层中起发射区作用的上述上部中所包含的磷相比，包含更高浓度的磷的N-多晶硅；与在上述N-多晶硅中所包含的磷相比包含更高浓度的N+多晶硅所构成；上述N-多晶硅与在上述第三单晶半导体层中起发射区作用的上部相接。
就这样，因起发射区之作用的第三单晶半导体层中只含有浓度在固溶度以下的磷，故能抑制在第三单晶半导体层中产生点缺陷。因此，位于第三单晶半导体层下方的第二单晶半导体层中的P型杂质，例如硼的扩散就被抑制，也就能将P型杂质在起基区层之作用的第二单晶半导体层中的浓度分布维持得很合适了。
本发明的第二半导体器件，它包括：含有起集电区之作用的N型第一单晶半导体层的衬底；形成在上述第一单晶半导体层上、含有P型杂质且起基区之作用的P型第二单晶半导体层；及形成在上述第二单晶半导体层上、至少在其上部含有P型杂质和浓度比该P型杂质的浓度还高的磷且至少一部分起发射区之作用的第三单晶半导体层。
就这样，凭经验得知：若在第三单晶半导体层中含有P型杂质，就可抑制第二单晶半导体层中P型杂质(例如硼)的扩散。故P型杂质在起基区之作用的第二单晶半导体层中的浓度分布被维持得很合适。另一方面，虽然第三单晶半导体层的上部起N型发射区之作用，但由于第三单晶半导体层的上部含有比同一个区域内的P型杂质的浓度还高的磷，也就保住了作为双极型晶体管所应具有的作用。
通过使上述第三单晶半导体层的上部中P型杂质的浓度，在上述第二单晶半导体层中P型杂质的浓度以上，便可确确实实地抑制P型杂质在第二单晶半导体层中扩散。
若使上述第一单晶半导体层为Si层，上述第二单晶半导体层为SiGe层或SiGeC层，上述第三单晶半导体层为Si层，那么，就能制备出高频特性等电气特性优良的Si/SiGe或Si/SiGeC异质双极型晶体管。
本发明的第一半导体器件的制备方法，包括以下道工序：工序(a)，让起基区之作用的P型第二单晶半导体层外延生长在衬底上起集电区之作用的N型第一单晶半导体层上；工序(b)，让第三单晶半导体层外延生长在上述第二单晶半导体层上；工序(c)，通过在上述第三单晶半导体层上、依次沉积含有扩散到第三单晶半导体层的磷的N-多晶硅、和含有浓度比上述N-多晶硅还高的磷的N+多晶硅，堆积发射区引出电极，包含在该N-多晶硅中的磷的浓度是让扩散到该第三单晶半导体层中的磷的浓度比该第三单晶半导体层的固溶度小的浓度；及工序(d)，通过进行为使上述N-多晶硅内的磷扩散的热处理，将浓度在固溶度以下的磷掺入上述第三单晶半导体层的上部，形成发射区。
依此方法，在进行工序(d)中的热处理时，可抑制超过在第三单晶半导体层中的固溶度的磷从非晶硅层、多晶硅层等半导体层的最下部扩散，故能抑制在第三单晶半导体层产生点缺陷。因此，便形成了其中的基区具有良好的P型杂质浓度分布的双极型晶体管。
在上述工序(c)下，既可使掺杂在上述半导体层中的磷的浓度朝着上方阶梯状地升高，也可使它朝着上方连续地升高。
本发明的第二半导体器件的制备方法，包括以下几道工序：工序(a)，让起基区之作用的P型第二单晶半导体层外延生长在衬底上起集电区之作用的N型第一单晶半导体层上；工序(b)，让第三单晶半导体层外延生长在上述第二单晶半导体层上；工序(c)，在上述第三单晶半导体层的至少上部掺入P型杂质；工序(d)，在上述第三单晶半导体层上形成含有磷的半导体层；及工序(e)，进行为使上述半导体层内的磷扩散的热处理，以掺入其浓度比在上述工序(c)下掺入到上述第三单晶半导体层上部的P型杂质的浓度还高的磷，而形成双极型晶体管的发射区。
依此方法，由于在工序(c)下掺入到第三单晶半导体层上部的P型杂质的存在，而凭经验在这之后进行热处理时抑制第二单晶半导体层中P型杂质的扩散。因此，形成了其中之基区具有良好的P型杂质浓度分布的双极型晶体管。
上述工序(c)，既可和上述工序(b)同时进行，即边掺入P型杂质边让上述三单晶半导体层外延生长，也可在上述工序(b)之后进行，即将P型杂质的离子注入到上述第三单晶半导体层内。
另外，也可在上述工序(b)之后且上述工序(c)之前，再包括在上述第三单晶半导体层上形成绝缘层的工序和在上述绝缘层上形成含有P型杂质的半导体层的工序，且上述工序(c)是通过热处理而将P型杂质从上述半导体层通过绝缘层导入到上述第三单晶半导体层中的。
附图说明
图1为剖面图，示出了本发明第一实施形态中HBT即半导体器件的结构。
图2(a)、图2(b)为剖面图，示出了第一实施形态中半导体器件的制造工序中，在集电区开口部分形成Si/Si1-xGex层的工序。
图3(a)、图3(b)为剖面图，示出了第一实施形态半导体器件的制造工序中，在P+多晶硅层上形成基区开口部分的工序。
图4(a)、图4(b)为剖面图，示出了第一实施形态半导体器件的制造工序中，在基区开口部分形成N+多晶硅层的工序。
图5(a)、图5(b)为剖面图，示出了第一实施形态半导体器件的制造工序中，将P+多晶硅层的端部图案化的工序。
图6示意地示出了第一实施形态中磷(P)及硼(B)在从发射区引出电极到Si衬底的纵断面上的浓度分布。
图7为模拟结果，是有关硼(B)在P+Si1-xGex层中的加速扩散是如何随多晶硅层中磷(P)的浓度而变的。
图8为剖面图，示出了本发明第二实施形态HBT即半导体器件的结构。
图9(a)、图9(b)为剖面图，示出了第二实施形态半导体器件的制造工序中，沉积P+多晶硅层之后，让硼(B)扩散，再形成基区开口部分的的工序。
图10示意地示出了第二实施形态中磷(P)及硼(B)在Si/Si1-xGex层的纵断面上的浓度分布。
图11示出了夹着氧化膜让硼(B)从P+多晶硅层扩散到Si覆盖层时，进行SIMS测量时所测得的数据。
图12为剖面图，示出了已往的双极型晶体管的结构。
图13示出了已往的Si覆盖层、P+Si1-xGex层以及i-Si1-xGex层的剖面结构和B的浓度、Ge的含有率的分布情况。
图14示出了在已往的Si/SiGe异质双极型晶体管的发射区/基区区域磷(P)、硼(B)的浓度分布，及SIMS测量所测得的Ge的二次离子强度的分布情况。
图15为剖面图，示出了本发明第一实施形态的变形例中HBT即半导体器件的结构。
图16为剖面图，示出了本发明第二实施形态的变形例中HBT即半导体器件的结构。
具体实施方式
(第一实施形态)
图1是本发明第一实施形态的半导体器件即异质双极型晶体管(HBT)的剖面图。该图中虽仅示出了HBT的结构，但大多数情况下还在同一个衬底上形成CMOS器件。在那种情况下，假设是在未图示的区域形成CMOS器件的MIS晶体管。
如该图所示，以(001)面为主面的Si衬底100的上部，是包括利用外延生长法、离子注入法等掺入的磷等N型杂质且深度为1μm的反向杂质浓度分布阱101。位于Si衬底100表面附近的那一区域的N型杂质的浓度被调整在1×1017原子/cm3左右。还形成了将氧化硅掩埋起来的浅沟渠(shallow trench)103及由非掺杂多晶硅膜105和包围它的氧化硅膜106构成的深沟渠(deep trench)104作元件隔离之用，且各沟渠103、104的深度分别在0.35μm、2.0μm左右。
还有，在Si衬底100内由沟渠103夹起的区域形成有集电区102，在Si衬底100内由浅沟渠103将它和集电区102隔离开的区域，则形成有通过反向杂质浓度分布阱101和集电区102中的电极接触的N+集电区引出层107。
还有，在Si衬底100之上，形成有包括集电区开口部分110且厚度约30nm的第一沉积氧化膜108，在Si衬底100的上面从集电区开口部分110露出的那一部分和第一沉积氧化膜108之上，形成有由厚度约30nm的非掺杂层(i-Si1-xGex层)和掺杂了P型杂质且厚度约60nm的掺杂层(P+Si1-xGex层)构成的Si1-xGex层111b，且在其上积了厚度约30nm的Si覆盖(cap)层111a。Si/Si1-xGex层111由该Si/Si1-xGex层111b和Si覆盖层111a构成(参看部分放大图)。在Si衬底100中从集电区开口部分110露出的那一部分上，Si/Si1-xGex层111为沿着底层的Si衬底100的结晶结构的单晶结构；而在第一沉积氧化膜108上，它却是多晶结构。而且，主要是Si1-xGex层111b中的中央部分(后述的基区开口部分118的下方区域)的下部成为内部基区119，Si覆盖层111a的中央部分成为发射区。再就是，Si1-xGex层的大部分被掺杂了硼(B)等浓度在2×1018原子/cm3左右的P型杂质。
在Si/Si1-xGex层111及第一沉积氧化膜108上形成有厚度约30nm的蚀刻阻止用第二沉积氧化膜112，第二沉积氧化膜112上又形成有基区接合用开口部分114及基区开口部分118。而且，还形成有将基区接合用开口部分114掩埋起来并延伸到第二沉积氧化膜112上方且厚度约150nm的P+多晶硅层115和第三沉积氧化膜117。外部基区116由该Si/Si1-xGex层111中基区开口部分118下方区域以外的那一部分和P+多晶硅层115构成。
还有，P+多晶硅层115和第三沉积氧化膜117中位于第二沉积氧化膜112的基区开口部分118上方的那一部分开着口，在P+多晶硅层115的侧面形成厚度约30nm的第四沉积氧化膜120，且在第四沉积氧化膜120上形成有由厚度约100nm的多晶硅形成的侧壁121。
这里，本实施形态的特征为：形成了由将基区开口部分118掩埋起来并延伸到第三沉积氧化膜117之上方且厚度约100nm的N-多晶硅层129b和厚度约200nm的N+多晶硅层129a构成的发射区引出电极129(参考部分放大图)。这样，就不用直接在Si覆盖层111a上形成P多晶硅层129a，而通过在二者间加上N-多晶硅层129b，就能够抑制高浓度的磷(P)过多地掺入到Si覆盖层111a中了。在本实施形态中，由于N+多晶硅层129a中磷(P)的扩散，而在Si覆盖层111a中掺入了沿衬底深度方向分布为7×1020原子/cm3到1×1020原子/cm3的磷(P)。
上述第四沉积氧化膜120使P+多晶硅层115和发射区引出电极129电气绝缘，同时它还阻止杂质由P+多晶硅层115向发射区引出电极129扩散；第三沉积氧化膜117使P+多晶硅层115之上面和发射区引出电极129绝缘。而且，发射区引出电极129和P+多晶硅层115的外侧面被侧壁123覆盖。
还有，硅化钛层124分别形成在集电区引出层107、P+多晶硅层115及发射区引出电极129的表面。需提一下，P+多晶硅层115外侧面的结构和图12所示已往的HBT的结构不同，是P+多晶硅层115和发射区引出电极129的图案化顺序不同之故。
还有，整个衬底被层间绝缘膜125覆盖，且还形成有穿过层间绝缘膜125并分别到达N+集电区引出层107、P+多晶硅层115即外部基区的一部分及发射区引出电极129上的硅化钛层124的连接孔。再就是，还形成有掩埋该各个连接孔的钨插塞126和连接在各个钨插塞126上并延伸到层间绝缘膜125上的金属布线127。
顺便提一下，上述各层的厚度值都是典型值，可根据HBT的种类、用途等选用一适当的厚度。
下面，对图1中的部分放大图所示的发射结的结构进行说明。Si1-xGex层111b中位于基区开口部分118下方的那一部分起内部基区119(真正的基极)之作用；Si覆盖层111a中位于基区开口部分118之正下方的那一部分被掺入了从发射区引出电极129扩散来的硼，它起发射区130之作用。
而且，外部基区116由Si/Si1-xGex层111中基区开口部分118下方区域以外的那一部分和P+多晶硅层115构成。但是，在局部放大图所示的那一部分中，却是Si/Si1-xGex层111中基区开口部分118下方区域以外的那一部分起外部基区116之作用。
按上述结构，就能形成Si/SiGe系NPN异质双极型晶体管，它包括：由Si单晶形成的N+型发射区130、主要由Si1-xGex单晶形成的P+型内部基区119及由Si单晶形成的集电区102。不过，与其说用来划分发射区、基区、集电区的是Si/SiGe结晶的交界处，还不如说是杂质的导电型变化的那一部分，故正确地说，杂质浓度分布变化，发射区/基区/集电区的交界处也就跟着变化。特别是因内部基区119中的硼(B)即P型杂质的浓度分布极其重要，故在沉积Si1-xGex层111b时，要象已往那样，按对图13所做的说明那样去做。
接着，参考图2(a)～图5(b)说明为制出图1所示的结构的制造工序。图2(a)～图5(b)为表示第一实施形态中Si/SiGe-HBT的制造工序的剖面图。需提一下，可在同一个衬底上形成CMOS器件，也可只形成HBT。
首先，在图2(a)所示的工序下，或在以(001)面为主面的Si衬底100的上部，边掺入N型杂质边让Si单晶外延生长；或外延生长后再进行高能量离子注入，而来形成深度约1μm的N型反向杂质浓度分布阱101。不过，也可不进行外延生长而通过直接向Si衬底100的一部分注入离子来形成反向杂质浓度分布阱101。此时，为使Si衬底100表面附近的那一区域成为HBT的集电区，而把N型杂质的浓度调整在1×1017原子/cm3左右。
接着，形成掩埋起了氧化硅的浅沟渠103、和由非掺杂多晶硅膜105及包围它的氧化硅膜106构成的深沟渠104，作元件隔离之用。且使各沟渠103、104的深度分别在0.35μm、2.0μm左右。Si衬底100内被浅沟渠103夹起的区域成为集电区102。在Si衬底100内由浅沟渠103将它和集电区102隔离开的区域，则形成有用以和集电区接触的N+集电区引出层107。
接着，在图2(b)所示的工序下，借使用了正硅酸乙酯(TEOS)和氧气的化学汽相沉积法(CVD)且这时的处理温度为680℃，来在晶圆上形成厚度约30nm的第一沉积氧化膜108，再借使用了氟酸等的湿蚀刻在第一沉积氧化膜108上形成集电区开口部分110。用氨水和过氧化氢的混合溶液处理Si衬底100中从集电区开口部分110露出的那一部分，并在在该部分形成了厚度1nm左右的保护氧化膜的状态下，将晶圆移到UHV-CVD装置中的反应室内。移入后，就进行在氢气气氛下的热处理来将保护氧化膜除去。接着，边加热到550℃边引进乙硅烷(Si2H6)和锗烷(GeH4)，而在Si衬底100中从集电区开口部分110露出的表面及第一沉积氧化膜108上，选择性地外延生长由图1中的局部放大图所示厚度约30nm的非掺杂层(i-Si1-xGex层)，再接着，边继续加热到550℃边将添加了掺杂用硼烷(B2H6)的乙硅烷(Si2H6)和锗烷(GeH4)之气体引进反应室内，而在i-Si1-xGex层上外延生长厚约60nm的P+Si1-xGex层。这样，就形成了总厚度约90nm的Si1-xGex层111b。形成Si1-xGex层111b后，将供向反应室内的气体切换为乙硅烷并继续供给，而在Si1-xGex层111b中的P+Si1-xGex层上外延生长厚度约30nm的Si覆盖层。Si/Si1-xGex层111由该Si1-xGex层111b和Si覆盖层111a构成。P+Si1-xGex层中的硼(B)的浓度为2×1018原子/cm3。这时，先不把杂质导入Si覆盖层111a中。而且，主要是Si/Si1-xGex层111b中的中央部分的下部成为内部基区119。
接着，在图3(a)所示的工序下，在晶圆上形成用来阻止蚀刻且膜厚30nm的第二沉积氧化膜112以后，再使用形成在第二沉积氧化膜112上的抗蚀光罩Pr1，干蚀刻第二沉积氧化膜112而形成图案，最终形成基区接合用开口部分114。此时，Si/Si1-xGex层111的中央部分被第二沉积氧化膜覆盖，且Si/Si1-xGex层111中的一部分和第一沉积氧化膜108中的一部分从基区接合用开口部分114露出来。接着，为抑制应力在活性区/分离连接区的影响，而使用形成基区接合用开口部分114时所用的抗蚀光罩Pr1，进行硼(B)等P型杂质的离子注入，而形成在表面附近的浓度为3×1017原子/cm3左右的结漏防止层113。
接着，在图3(b)所示的工序下，先借CVD法在晶圆上沉积硼的掺杂浓度大于或者等于1×1020原子/cm3(高浓度)且厚度约150nm的P+多晶硅层115，再沉积厚度约100nm的第三沉积氧化膜117。之后，通过干蚀刻将第三沉积氧化膜117和P+多晶硅层115图案化，而在第三沉积氧化膜117和P+多晶硅层115的中央部分形成通到第二沉积氧化膜112的基区开口部分118。该基区开口部分118比第二沉积氧化膜112的中央部分小，所以该基区开口部分118不会跨越基区接合用开口部分114。经此工序，就形成了由P+多晶硅层115和Si/Si1-xGex层111的中央部分以外的部分构成的外部基区116。在本实施形态中，此时，不蚀刻图中所示的第三沉积氧化膜117和P+多晶硅层115的两端而将它们保留下来。借此，可使附着在已被蚀刻的侧壁上的残余物极少。
接着，在图4(a)所示的工序下，先靠CVD法在整个晶圆上沉积厚度约30nm的第四沉积氧化膜120和厚度约150nm的的多晶硅膜。再通过各向异性干蚀刻，蚀刻第四沉积氧化膜120及多晶硅膜，而在P+多晶硅层115及第三沉积氧化膜117的侧面上形成其间夹着第四沉积氧化膜120且由多晶硅形成的侧壁121。之后，利用氟酸等进行湿蚀刻，而将第二沉积氧化膜112及第四沉积氧化膜120中露出来的部分除去。此时，位于Si/Si1-xGex层111上部的Si覆盖层从基区开口部分118中露出来。另外，由于湿蚀刻为各向同性，故第二沉积氧化膜112及第四沉积氧化膜120在横向上也被蚀刻，而扩大了基区开口部分118的尺寸。
接着，在图4(b)所示的工序下，先沉积厚度约100nm的N-多晶硅层129b(沉积时为非晶态)和厚度约200nm的N+多晶硅层129a，再通过干蚀刻将N-多晶硅层129b和N+多晶硅层129a图案化，以形成发射区引出电极129。此时，因沉积多晶硅膜时是原位掺杂，故N+多晶硅层129a中被掺杂了浓度约7×1020原子/cm3的磷(P)，N-多晶硅层129a中被掺杂了浓度约7×1019原子/cm3的磷(P)。之后，进行温度925℃、时间15秒的热处理，让磷(P)从N-多晶硅层129b扩散到Si覆盖层111a中，而在Si覆盖层111a中掺入沿衬底的深度方向浓度分布为从2×1019原子/cm3到1×1017原子/cm3左右的磷(P)，以此形成发射区130。
接着，在图5(a)所示的工序下，通过干蚀刻将第三沉积氧化膜117、P+多晶硅层115及第二沉积氧化膜112图案化，而将外部电极116的形状决定下来。
接着，在图5(b)所示的工序下，先在晶圆上形成厚度约120nm的沉积氧化膜，再进行干蚀刻而在发射区引出电极129和P+多晶硅层115的侧面形成侧壁123。通过此时的干蚀刻(过分蚀刻：over etching)来除去第一沉积氧化膜108露出来的那一部分，以使发射区引出电极129、P+多晶硅层115及N+集电区引出层107的表面露出来。
之后，为制得图1所示的结构，还要进行以下处理。首先，用溅镀法在整个晶园上沉积厚度约40nm的Ti膜，再进行温度675℃、时间30秒的RTA，而在发射区引出电极129、P+多晶硅层115及N+集电区引出层107露出来的表面上形成硅化钛层124。然后，仅选择Ti膜中未反应的部分并将它除去，再进行使硅化钛层124的结晶构造发生变化的退火处理。
接着，在整个晶圆上形成层间绝缘膜125，再形成穿过层间绝缘膜1 25并分别到达发射区引出电极129、P+多晶硅层115及N+集电区引出层107上的硅化钛层124的连接孔。之后，将钨膜埋入各个连接孔中而形成钨插塞126，再在整个晶圆上沉积铝合金膜并将它图案化而形成连接在各钨插塞126上并延伸到层间绝缘膜125上的金属布线127。
通过上述工序，便能形成其结构如图1所示的HBT，亦即，在该HBT中，集电区由Si衬底100中被掺入了磷(P)的阱层(反向杂质浓度分布阱101)形成；基区由掺入了硼(B)的P+Si1-xGex层形成；发射区由掺杂了磷(P)的Si覆盖层111a形成。
根据本实施形态中的HBT及其制备方法，因在含有高浓度磷(P)的N+多晶硅层129a和Si覆盖层111a之间，夹了含有低浓度磷(P)的P-多晶硅层129b，故可抑制因高浓度的磷(P)扩散到Si覆盖层111a(发射区130)中而引起内部基区119中的硼(B)的浓度分布向四方蔓延。
图6示意地示出了本实施形态中磷(P)及硼(B)在从发射区引出电极129到Si衬底100的纵断面上的浓度分布。如该图所示，在发射区引出电极129中的N+多晶硅层129a中，磷(P)的浓度是一个足以活性化的值，这就保证了发射区引出电极129的低电阻性，该低电阻性是要想得到我们所希望的HBT特性所必不可少的。另一方面，在形成在Si覆盖层111a上部的发射区130中，却掺杂了浓度在固溶度以下却足以使它起发射区之作用的磷(P)。并且成为内部基区119的P+Si1-xGex层中的硼(B)的浓度分布，不会蔓延到Si覆盖层111a、i-Si1-xGex层中，而很陡峭。究竟是怎样得到这样的杂质浓度分布的呢，这可由以下模拟来证实。
图7示出了为查明硼(B)在P+Si1-xGex层中的加速扩散是否随构成发射区引出电极129的多晶硅层中的磷(P)的浓度而变化所进行的模拟的结果。该图中，横轴表示相对深度，纵轴表示磷(P)或硼(B)的浓度(原子/cm3)。还做了以下假定：即为隔板(spacer)的i-Si1-xGex层的厚度为40nm；为基区的P+Si1-xGex层的厚度为40nm；Si覆盖层的厚度也为40nm。且为扩散而进行的热处理的条件是温度925℃、时间15秒。但是，因难以模拟多晶硅层中由于扩散而带来的杂质的浓度分布，故假设多晶硅层内杂质的浓度一定不变。还有，在该图的右侧，用多晶硅层(DPS)中磷的浓度(原子/cm3)来表示硼(B)和磷(P)的各个数据。例如，数据B(DPS 7E20)，表示将浓度7×1020原子/cm3的磷(P)掺入到P-多晶硅层129b中时，掺杂在P+Si1-xGex层(内部基区)中的硼(B)是如何扩散的；数据P(DPS 7E20)，则表示将浓度7×1020原子/cm3的磷(P)掺入到N-多晶硅层129b中时，该磷(P)在Si覆盖层111a内是如何扩散的。
由图7可知：在和Si覆盖层相邻的多晶硅层中掺入浓度约7×1020原子/cm3的磷(P)时，来自P+Si1-xGex层的硼的扩散就加快，而在Si覆盖层内出现硼(B)的峰值。还有，在和Si覆盖层相邻的多晶硅层中掺入浓度约2×1020原子/cm3的磷(P)时，则在该Si覆盖层不出现硼(B)的峰值，但硼(B)却蔓延到Si覆盖层及i-Si1-xGex层内，特别是当HBT中Si覆盖层的厚度为10nm时，在Si覆盖层最顶部一定存在浓度约3×1017原子/cm3的硼(B)，这不理想。与此相对，若在和Si覆盖层相邻的多晶硅层中掺入充其量浓度也仅约7×1019原子/cm3的磷(P)时，便可抑制硼(B)由P+Si1-xGex层向Si覆盖层及i-Si1-xGex层扩散，而保住了硼(B)浓度分布的陡峭性。且因在Si覆盖层也掺入了浓度约2×1019原子/cm3的磷(P)，故HBT操作所需的那一浓度的杂质掺入到了所有区域中。
换言之，若按上述制造工序去做，在Si覆盖层111a的正上方，沉积含浓度约7×1019原子/cm3之低的磷(P)的N-多晶硅层129b，并在其上方沉积含浓度约7×1020原子/cm3之高的磷(P)的N+多晶硅层129a，即可实现图6所示的杂质浓度分布。
N-多晶硅层129b中的磷(P)的浓度，在让浓度为它在Si覆盖层111a中的固溶度的磷扩散的那一浓度以下为宜。一般认为：这是因为若在Si覆盖层111a内掺杂固溶度以上的磷(P)，就会出现点缺陷，而该点缺陷又会助长硼的扩散。这里，磷在Si单晶中的固溶度约为1×1020原子/cm3左右，而磷(P)在各种半导体中的固溶度却是一由半导体材料而定的固有值。另一方面，若N-多晶硅层129b中磷(P)的浓度过低，就不能获得使磷(P)扩散所需的驱动力，故N-多晶硅层129b中磷(P)的浓度又必须在能使磷(P)扩散到Si覆盖层111a内的那一浓度以上。此时，Si覆盖层111a的上端部和N-多晶硅层129b中磷的浓度差，可由图7所示的模拟求得，也可通过SIMS法测量试样而求得。例如，对得到了图7所示的磷(P)(DPS 7E19)的数据的试样而言，在Si覆盖层111a的上端部磷(P)的浓度约为2×1019原子/cm3，而在N-多晶硅层129b中磷(P)的浓度则约为6×1019原子/cm3。至于其他试样，只要是这次模拟中所用的试样，N-多晶硅层129b中磷(P)的浓度就必须在要掺杂到Si覆盖层111a中的磷(P)的浓度的3倍左右。但是，二者间的浓度差，会因多晶硅或非晶硅(沉积时一般非晶硅为多)的沉积条件、底层Si覆盖层111a和N-多晶硅层129b层间的交界层的状态例如有无自然氧化膜、厚度如何等而异。也就是说，可利用各有关制造工序下的试样来做实验，通过这样的实验来定出N-多晶硅层129b中合理的磷(P)的浓度范围。
还有，N-多晶硅层129b的厚度范围，视它和N+多晶硅层129a中磷(P)的浓度之间的关系而定，只要在这个范围下，Si覆盖层111a中不会掺杂有由于磷(P)从N+多晶硅层129a扩散而在固溶度以上的磷(P)，且得到整个发射区引出电极129所必需的低电阻性即可。
需提一下，不仅可为N+多晶硅层129a、N-多晶硅层129b这样的双层；还可为3层以上的多晶硅层，例如在N+多晶硅层129a、N-多晶硅层129b之间形成磷的浓度也在二者间的第三多晶硅层等；也可这样掺杂磷，即让多晶硅中磷的浓度从固溶度以下连续地变化到超过固溶度。(第二实施形态)
图8为本发明第二实施形态中半导体器件即异质双极型晶体管(HBT)的剖面图。该图中虽仅示出了HBT的结构，但一般多半还在同一个衬底上形成CMOS器件，在那种情形下，应视为在未图示的区域也有形成有CMOS器件的MIS晶体管。
如该图所示，本实施形态中的HBT的结构基本上和上述第一实施形态中的HBT的结构一样，只是发射区引出电极129的结构、Si覆盖层111a内杂质浓度的分布等不一样。因此，在以下的说明中，和第一实施形态相同的地方就不做什么说明了，而仅说明和第一实施形态不同的地方。
在本实施形态中，发射区引出电极129仅由N+多晶硅层形成，在发射区130即Si覆盖层111a的上部却掺杂了其浓度在它在Si单晶中的固溶度以上的磷(P)。不过，在Si覆盖层111a的上部也掺杂了浓度较高的硼(B)。如后所述，由于该硼(B)的存在，而使成为内部基区的P+Si1-xGex层中的硼(B)的浓度分布很陡峭。
图9(a)、图9(b)示出了本实施形态中半导体器件的制造工序的一部分。在本实施形态中，也进行第一实施形态中从图2(a)到图3(a)的工序，只是在本实施形态中，第二沉积氧化膜112的厚度约为10nm。
在图9(a)所示的工序下，先利用CVD法在晶圆上沉积非掺杂多晶硅膜，再向多晶硅膜中注入条件是掺杂量为3×1015原子/cm2的硼(B)离子，而形成被高浓度地掺杂了硼(B)且厚度约150nm的P+多晶硅层115。接着，再沉积厚度约100nm的第三沉积氧化膜117，之后，再让P+多晶硅层115中的硼(B)在温度950℃、时间15秒的条件下扩散。通过该热处理，P+多晶硅层115中的硼(B)便通过第二沉积氧化膜112而被掺杂到Si覆盖层111a中。
接着，在图9(b)所示的工序下，通过干蚀刻将第三沉积氧化膜117和P+多晶硅层115图案化，而在第三沉积氧化膜117和P+多晶硅层115的中央部分形成通到第二沉积氧化膜112的基区开口部分118。因该基区开口部分118比第二沉积氧化膜112的中央部分小，故该基区开口部分118不会跨越基区接合用开口部分114。经此工序，就形成了由P+多晶硅层115和Si/Si1-xGex层111的中央部分以外的部分构成的外部基区116。
这之后要进行的工序没有表示出来，但基本上是要进行从图4(a)到图5(b)所示的工序的。只不过是在形成发射区引出电极129时，要先沉积N+多晶硅层，再将它图案化而已。
图10示意地示出了在本实施形态中的Si/Si1-xGex层111的纵断面上，磷(P)及硼(B)的浓度分布。如该图所示，在Si覆盖层111a的上部，高浓度地掺杂了从P+多晶硅层115通过第二沉积氧化膜112扩散了的硼(B)。也就是说，在和Si覆盖层111a内的发射区引出电极129的界面上，硼(B)的浓度极低，之后，硼(B)的浓度却朝着下方急剧地增大，在离和Si覆盖层111a内的发射区引出电极129的界面几纳米的位置上，硼(B)的浓度出现了峰值。还有，成为内部基区119的P+Si1-xGex层中的硼(B)的浓度分布，没大蔓延到Si覆盖层111a、i-Si1-xGex层中，而很陡峭。需提一下，即使在Si覆盖层111a的上部高浓度地掺杂了硼(B)，因掺杂了浓度更高的磷(P)，而使发射区130成为高浓度的N型。结果，它作为NPN型双极型晶体管使用时，性能一点都不会下降。为什么得到了这样的杂质浓度分布，可由以下模拟来证实。
图11示出了在本实施形态的半导体器件的制造工序下，让硼(B)从P+Si1-xGex层扩散到Si覆盖层(其间夹着氧化膜)时，进行SIMS测量所测得的数据。该图中，横轴表示相对深度，纵轴表示磷(P)或者硼(B)的浓度(原子/cm3)。而且，设P+多晶硅层中硼(B)的浓度为1×1020原子/em3；硼扩散时，夹在P+多晶硅层和Si覆盖层间的氧化膜的厚度为10nm。不过，图11中的数据是将P+多晶硅层图案化，且形成了引出电极以后所测得的数据。再就是，为扩散的热处理的条件是：温度950℃、时间15秒。需提一下，因没得到正确的磷(p)的数据，所以没有图示出来，但可认为图中虚线所示的分布即为它。
由图11可知，所得到的磷(P)和硼(B)的浓度分布基本上和上述图10相对应。也就是说，抑制了硼(B)从P+Si1-xGex层向它两侧的Si覆盖层和i-Si1-xGex层扩散，而使硼(B)的浓度分布很陡峭。亦即，硼(B)向Si覆盖层111a及集电区102的扩散得到了抑制。如图11所示，因在本实施形态所示的制造工序下，进行离子注入时，仅向P+多晶硅层115掺杂了重量较大的11B，故图11中出现的硼(B)的峰值，不是由于硼(B)从P+Si1-xGex层扩散而引起的，而是由于它从P+多晶硅层115扩散而引起的。需提一下，由于SIMS测量的特点是在被溅射的区域中会有一定的宽度，故虽然看起来P+Si1-xGex层中硼的浓度分布向四方蔓延着，但实际上分布是比较陡峭的。
也就是说，凭经验证实了：若按上述制造工序去做，让硼(B)从P+多晶硅层扩散到Si覆盖层111a(其间夹着第二氧化膜112)，那么，为内部基区的P+Si1-xGex层中的硼(B)的浓度分布就很陡峭。
但是，硼(B)在P+Si1-xGex层中的浓度分布很陡峭的理由还没有找到。本案发明人的推论如下：通过让高浓度、即浓度在它在Si单晶中的固溶度以上的磷(P)从由N+多晶硅层构成的发射区引出电极129扩散到Si覆盖层111a，那么，即使在Si覆盖层111a内产生点缺陷，该点缺陷也会被从P+多晶硅层115扩散到Si覆盖层111a的硼(B)占据，这样，P+Si1-xGex层即内部基区的硼(B)的扩散就得以抑制。
因此，最好在Si覆盖层111a的至少上部，掺杂其浓度比P+Si1-xGex层(内部基区)的还高的硼，在整个Si覆盖层111a上掺杂硼也是可以的。
需提一下，最好是，Si覆盖层111a中，掺杂了硼(B)的那一区域被包含在该区域中被掺杂了其浓度比硼(B)的还高的磷的区域中。因为这样能确保高耐压性。
(其他实施形态)
需提一下，在本实施形态中，通过离子注入而向P+多晶硅层115中注入了硼(B)，但也可以通过原位掺杂法，向P+多晶硅层115中掺杂硼(B)。
还有，将硼(B)高浓度地掺杂到Si覆盖层111a的上部的方法，并不限于本实施形态中所说明的方法。例如，可以在让Si覆盖层111a外延生长的时候(第一实施形态中图2(a)所示的工序)，通过原位掺杂法向Si覆盖层111a的上部高浓度地掺杂硼(B)，但未图示制造工序。和上述第二实施形态中的制造方法相比，此法的好处是：可将杂质在Si覆盖层111a中的浓度分布控制得很稳定。
在上述各个实施形态中，基区层都是由Si1-xGex层(0≤x＜1)构成的，不过，也可以代替Si1-xGex层，而用Si1-x-yGexCy(0≤x，y＜1)、Si1-yGey(0≤y＜1)来构成基区层。还有，至少发射区、集电区中之一个也可由Si1-xGex层、Si1-x-yGexCy或者Si1-yGey构成。
图15示出了其中形成了Si1-x-yGexCy层的异质双极型晶体管(HBT)的剖面图。它是用Si1-x-yGexCy层代替第一实施形态中的Si1-xGex层后而得到的，是一个变形例。该变形例中的HBT的结构基本上和上述第一实施形态中的HBT的结构一样，只有以下几点不一样。在Si衬底100的上面从集电区开口部分110露出来的那一部分和第一沉积氧化膜108上，形成了由厚度约30nm的非掺杂层(i-Si1-x-yGexCy层)和掺杂了P型杂质且厚度约60nm的掺杂层(P+Si1-x-yGexCy层)构成的Si1-x-yGexCy层151b。而且还在它上面积了厚度约30nm的Si覆盖层151a。该Si1-x-yGexCy层151b和Si覆盖层151a构成了Si/Si1-x-yGexCy层151(参看部分放大图)。在Si衬底100中从集电区开口部分110露出的那一部分上，Si/Si1-x-yGexCy层151为沿着底层的Si衬底100的结晶结构的单晶结构；而在第一沉积氧化膜108上，它却是多晶结构。而且，主要是Si1-x-yGexCy层151b中的中央部分(后述的基区开口部分118的下方区域)的下部成为内部基区119，Si覆盖层151a的中央部分成为发射区。再就是，Si1-x-yGexCy层的大部分被掺杂了浓度为2×1018原子/cm3左右的硼(B)等P型杂质。图15所示的其他部分都和第一实施形态一样，故表示符号和图1一样而省略说明。这时，在每个制造工序中，外延生长Si1-x-yGexCy层来代替第一实施形态中外延生长Si1-xGex层。
图16示出了其中形成有Si1-x-yGexCy层的异质双极型晶体管(HBT)的剖面图。它是用Si1-x-yGexCy层代替第二实施形态中的Si1-xGex层后而得到的，是一个变形例。如该图所示，该变形例中的HBT的构造基本上和上述第一实施形态的变形例中的HBT的结构一样，只是发射区引出电极129的结构、和Si覆盖层151a内杂质的浓度分布不同。下面，对和第一实施形态的变形例相同的结构就不再做说明了，而仅说明和第一实施形态的变形例不同的地方。
在该变形例中，发射区引出电极129仅由N+多晶硅层构成，在为Si覆盖层151a之上部的发射区130中，掺杂了浓度在它在Si单晶中的固溶度以上的磷(P)。不过，在Si覆盖层151a之上部也掺杂了浓度较高的硼(B)。如后所述，由于该硼(B)的存在，而使成为内部基区的p+Si1-x-yGexCy层中的硼(B)的浓度分布很陡峭。这时，在每个制造工序中，外延生长Si1-x-yGexCy层来代替第二实施形态中外延生长Si1-xGex层。
本发明的半导体器件，被应用到用在电子产品中的双极型晶体管等器件上，特别是处理高频信号的器件上。

Claims (10)

1、一种半导体器件，它包括：
含有起集电区作用的N型第一单晶半导体层的衬底；
形成在上述第一单晶半导体层上、含有P型杂质且起基区作用的P型第二单晶半导体层；
形成在上述第二单晶半导体层上、上部含有其浓度在固溶度以下的磷并起发射区作用而由Si层构成的第三单晶半导体层；及
形成在上述第三单晶半导体层上的发射区引出电极；
上述发射区引出电极由：与在上述第三单晶半导体层中起发射区作用的上述上部中所包含的磷相比，包含更高浓度的磷的N-多晶硅；与在上述N-多晶硅中所包含的磷相比包含更高浓度的N+多晶硅；所构成；
上述N-多晶硅与在上述第三单晶半导体层中起发射区作用的上部相接。
2、根据权利要求1所述的半导体器件，其中：
上述第一单晶半导体层为Si层；
上述第二单晶半导体层为SiGe层。
3、根据权利要求1所述的半导体器件，其中：
上述第一单晶半导体层为Si层；
上述第二单晶半导体层为SiGeC层。
4、根据权利要求1所述的半导体器件，其中：
上述N-多晶硅具有凹部，上述N+多晶硅具有凸部，上述凹部与上述凸部扣合。
5、一种半导体器件的制备方法，它包括：
工序(a)，让起基区之作用的P型第二单晶半导体层外延生长在衬底上起集电区之作用的N型第一单晶半导体层上；
工序(b)，让第三单晶半导体层外延生长在上述第二单晶半导体层上；
工序(c)，通过在上述第三单晶半导体层上、依次沉积含有扩散到第三单晶半导体层的磷的N-多晶硅、和含有浓度比上述N-多晶硅还高的磷的N+多晶硅，堆积发射区引出电极，包含在该N-多晶硅中的磷的浓度是让扩散到该第三单晶半导体层中的磷的浓度比该第三单晶半导体层的固溶度小的浓度；及
工序(d)，通过进行为使上述N-多晶硅内的磷扩散的热处理，将浓度在固溶度以下的磷掺入上述第三单晶半导体层的上部，形成发射区。
6、根据权利要求5所述的半导体器件的制备方法，其中：
在上述工序(c)下，使掺杂在上述半导体层中的磷的浓度朝着上方阶梯状地升高。
7、根据权利要求5所述的半导体器件的制备方法，其中：
在上述工序(c)下，使掺杂在上述半导体层中的磷的浓度朝着上方连续地升高。
8、根据权利要求5所述的半导体器件的制备方法，其中：
上述第一单晶半导体层是Si；
上述第二单晶半导体层是SiGe层；
上述第三单晶半导体层是Si层。
9、根据权利要求5所述的半导体器件的制备方法，其中：
上述第一单晶半导体层是Si；
上述第二单晶半导体层是SiGeC层；
上述第三单晶半导体层是Si层。
10、根据权利要求5所述的半导体器件的制备方法，其中：
上述N-多晶硅具有凹部，上述N+多晶硅具有凸部，按照上述凹部与上述凸部扣合的方式堆积发射区引出电极。
CNB018011349A 2000-05-12 2001-05-14 半导体器件及其制备方法 Expired - Fee Related CN1225797C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP140292/2000 2000-05-12
JP2000140292A JP3528756B2 (ja) 2000-05-12 2000-05-12 半導体装置
JP140292/00 2000-05-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100038940A Division CN100346482C (zh) 2000-05-12 2001-05-14 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN1419712A CN1419712A (zh) 2003-05-21
CN1225797C true CN1225797C (zh) 2005-11-02

Family

ID=18647612

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100038940A Expired - Fee Related CN100346482C (zh) 2000-05-12 2001-05-14 半导体器件及其制备方法
CNB018011349A Expired - Fee Related CN1225797C (zh) 2000-05-12 2001-05-14 半导体器件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100038940A Expired - Fee Related CN100346482C (zh) 2000-05-12 2001-05-14 半导体器件及其制备方法

Country Status (7)

Country Link
US (3) US6674149B2 (zh)
EP (1) EP1209749A1 (zh)
JP (1) JP3528756B2 (zh)
KR (1) KR20020039319A (zh)
CN (2) CN100346482C (zh)
TW (1) TW498549B (zh)
WO (1) WO2001088994A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831292B2 (en) 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
AU2002354172A1 (en) * 2001-12-11 2003-06-23 Matsushita Electric Industrial Co., Ltd. Heterobipolar transistor
JP4391069B2 (ja) 2002-04-30 2009-12-24 富士通マイクロエレクトロニクス株式会社 ヘテロバイポーラトランジスタおよびその製造方法
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법
JP3643100B2 (ja) * 2002-10-04 2005-04-27 松下電器産業株式会社 半導体装置
EP1418615A1 (en) * 2002-11-05 2004-05-12 United Microelectronics Corporation Fabrication of self-aligned bipolar transistor
US7091099B2 (en) 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
EP1654755A1 (en) * 2003-08-01 2006-05-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a bipolar transistor and device with a bipolar transistor
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
TW200620478A (en) * 2004-08-20 2006-06-16 Koninkl Philips Electronics Nv Self-aligned epitaxially grown bipolar transistor
DE102004053393B4 (de) * 2004-11-05 2007-01-11 Atmel Germany Gmbh Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
US7679130B2 (en) 2005-05-10 2010-03-16 Infineon Technologies Ag Deep trench isolation structures and methods of formation thereof
JP2006332295A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
DE102005027456B4 (de) * 2005-06-14 2008-10-16 Austriamicrosystems Ag Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung
JP4781230B2 (ja) * 2005-11-28 2011-09-28 三洋電機株式会社 半導体装置の製造方法
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
US7888745B2 (en) * 2006-06-21 2011-02-15 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance
JP5085092B2 (ja) * 2006-10-31 2012-11-28 株式会社日立製作所 半導体装置およびその製造方法
US7892910B2 (en) * 2007-02-28 2011-02-22 International Business Machines Corporation Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
CN101960573A (zh) * 2008-03-04 2011-01-26 HVVi半导体股份有限公司 硅锗碳半导体结构
US8482101B2 (en) * 2009-06-22 2013-07-09 International Business Machines Corporation Bipolar transistor structure and method including emitter-base interface impurity
US9053939B2 (en) 2011-11-23 2015-06-09 International Business Machines Corporation Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling
US8728897B2 (en) 2012-01-03 2014-05-20 International Business Machines Corporation Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation
US8786051B2 (en) * 2012-02-21 2014-07-22 International Business Machines Corporation Transistor having a monocrystalline center section and a polycrystalline outer section, and narrow in-substrate collector region for reduced base-collector junction capacitance
CN103050521B (zh) * 2012-05-23 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅hbt器件的集电区引出结构及其制造方法
CN103035689B (zh) * 2012-05-23 2015-06-03 上海华虹宏力半导体制造有限公司 锗硅hbt的集电区引出结构及其制造方法
US10170601B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with bipolar junction transistor
US11569357B2 (en) * 2021-05-13 2023-01-31 Nxp Usa, Inc. Semiconductor device and method of making a semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US783821A (en) * 1904-05-10 1905-02-28 Albert Galeton Critchfield Feed-regulator for threshing-machines.
JPS5685858A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Semiconductor device
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
JPH07106452A (ja) 1993-10-04 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3545470B2 (ja) * 1994-12-01 2004-07-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6040225A (en) * 1997-08-29 2000-03-21 The Whitaker Corporation Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices
DE69935024T2 (de) * 1998-02-20 2007-05-24 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterbauelement mit Bipolartransistor
JP3201993B2 (ja) * 1998-04-28 2001-08-27 松下電器産業株式会社 半導体装置とその製造方法
JP3472486B2 (ja) * 1998-07-17 2003-12-02 松下電器産業株式会社 バイポーラトランジスタ及びその製造方法
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
TW460978B (en) * 1999-03-15 2001-10-21 Matsushita Electric Ind Co Ltd A semiconductor device and its fabrication method
US6346452B1 (en) * 1999-05-03 2002-02-12 National Semiconductor Corporation Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers
EP1965431A2 (en) * 1999-06-22 2008-09-03 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same

Also Published As

Publication number Publication date
CN100346482C (zh) 2007-10-31
US6893934B2 (en) 2005-05-17
WO2001088994A1 (fr) 2001-11-22
JP3528756B2 (ja) 2004-05-24
US20020158311A1 (en) 2002-10-31
US20040089918A1 (en) 2004-05-13
US6674149B2 (en) 2004-01-06
TW498549B (en) 2002-08-11
JP2001326230A (ja) 2001-11-22
EP1209749A1 (en) 2002-05-29
US7049681B2 (en) 2006-05-23
CN1419712A (zh) 2003-05-21
CN1641885A (zh) 2005-07-20
KR20020039319A (ko) 2002-05-25
US20050082571A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
CN1225797C (zh) 半导体器件及其制备方法
CN1224109C (zh) 双极晶体管及其制造方法
CN1215569C (zh) 半导体器件及其制造方法
US6756604B2 (en) Si-Ge base heterojunction bipolar device
US7880270B2 (en) Vertical bipolar transistor
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
CN1159768C (zh) 横型异质结双极三极管及其制造方法
CN1497708A (zh) 半导体器件的制造方法及制成的半导体器件
CN1661785A (zh) 场效应晶体管及其制造方法
DE102008001535A1 (de) Bipolartransistor und Verfahren zur Herstellung desselben
CN1253946C (zh) 半导体装置及其制造方法
CN1947250A (zh) 半导体器件和制造这种器件的方法
CN1303696C (zh) Ac性能改进的高电压npn双极型器件的生产方法
KR100455829B1 (ko) 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
CN1790636A (zh) 用于制造半导体对象的方法以及半导体对象
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
CN1625809A (zh) 半导体器件及其制造方法
JP2005510867A (ja) 半導体デバイスおよび該半導体デバイスの製造方法
CN1210813C (zh) 半导体器件和其制造方法
US7368361B2 (en) Bipolar junction transistors and method of manufacturing the same
CN1828929A (zh) 双极性晶体管及相关的制造方法
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
US20020185657A1 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
JP2004311971A (ja) バイポーラトランジスタおよびその製造方法
JP2005167125A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051102

Termination date: 20100514