JPH05102177A - 半導体集積回路装置及びこれを用いた電子計算機 - Google Patents
半導体集積回路装置及びこれを用いた電子計算機Info
- Publication number
- JPH05102177A JPH05102177A JP28218591A JP28218591A JPH05102177A JP H05102177 A JPH05102177 A JP H05102177A JP 28218591 A JP28218591 A JP 28218591A JP 28218591 A JP28218591 A JP 28218591A JP H05102177 A JPH05102177 A JP H05102177A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- germanium
- bipolar transistor
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明の目的は、シリコン・ゲルマニウム・
ヘテロ接合バイポーラトランジスタの熱的な安定性を向
上させることである。 【構成】 シリコン・ゲルマニウム・ヘテロ接合バイポ
ーラトランジスタのベ−ス層Ｂにゲルマニウムと同程度
の濃度で炭素またはボロンを含有させて、ベ−ス部分Ｂ
の結晶格子定数を他のエミッタ部分Ｅとほぼ同じにして
ベ−ス部分の応力を除去するものである。シリコン・ゲ
ルマニウム・ヘテロ接合バイポーラトランジスタを用い
た半導体集積回路装置を液体窒素温度に冷却して動作さ
せる形式の超高速電子計算機に適用し、その動作の高速
性と高信頼性を高める。
ヘテロ接合バイポーラトランジスタの熱的な安定性を向
上させることである。 【構成】 シリコン・ゲルマニウム・ヘテロ接合バイポ
ーラトランジスタのベ−ス層Ｂにゲルマニウムと同程度
の濃度で炭素またはボロンを含有させて、ベ−ス部分Ｂ
の結晶格子定数を他のエミッタ部分Ｅとほぼ同じにして
ベ−ス部分の応力を除去するものである。シリコン・ゲ
ルマニウム・ヘテロ接合バイポーラトランジスタを用い
た半導体集積回路装置を液体窒素温度に冷却して動作さ
せる形式の超高速電子計算機に適用し、その動作の高速
性と高信頼性を高める。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタを含む半導体集積回路装置に係り、例えば
液体窒素で冷却されるような超高速電子計算機に適用し
て有効な半導体集積回路装置の構造に関する。
トランジスタを含む半導体集積回路装置に係り、例えば
液体窒素で冷却されるような超高速電子計算機に適用し
て有効な半導体集積回路装置の構造に関する。
【０００２】
【従来の技術】１９８８年 イ−・エム・シ− 「テク
ニカル プログラム ウィズ ダイジェスト」第１２頁
（１９８８ ＥＭＣ "Ｔechnical Ｐrogram with Ｄig
est"ｐ１２）には、シリコンバイポ−ラトランジスタの
ベ−ス部分にゲルマニウムを含有させることによって、
ベ−ス部分のエネルギ−バンドギャップを縮小させて、
該バイポ−ラトランジスタの電流増幅率ｈFEを維持しつ
つ、ベ−ス抵抗ｒbb'を低減し、遮断周波数ｆTを増加さ
せた、ヘテロ接合バイポ−ラトランジスタ（以下、ＨＢ
Ｔと称す。）について記載されている。
ニカル プログラム ウィズ ダイジェスト」第１２頁
（１９８８ ＥＭＣ "Ｔechnical Ｐrogram with Ｄig
est"ｐ１２）には、シリコンバイポ−ラトランジスタの
ベ−ス部分にゲルマニウムを含有させることによって、
ベ−ス部分のエネルギ−バンドギャップを縮小させて、
該バイポ−ラトランジスタの電流増幅率ｈFEを維持しつ
つ、ベ−ス抵抗ｒbb'を低減し、遮断周波数ｆTを増加さ
せた、ヘテロ接合バイポ−ラトランジスタ（以下、ＨＢ
Ｔと称す。）について記載されている。
【０００３】
【発明が解決しようとする課題】従来のシリコン・ゲル
マニウムＨＢＴにおいては、上記公知例においても論じ
られている様に、シリコン・ゲルマニウムとシリコンの
結晶格子定数の不一致のために、ベ−ス層に応力が発生
し、該ベ−ス層形成後の６００度程度の熱処理でゲルマ
ニウムやボロン等の不純物が応力のために異常拡散して
急俊なヘテロ接合が失われてしまう。これによりトラン
ジスタの特性が劣化する。これにより、各種熱処理工程
が不可欠とされる半導体集積回路装置の製造工程の酸化
性雰囲気で上記異常拡散が生じるので、半導体集積回路
装置の高速化や高集積化のために従来から用いられてき
た製造技術によっては斯るシリコン・ゲルマニウムＨＢ
Ｔを含む半導体集積回路装置を製造することがむずかし
いという問題点があった。
マニウムＨＢＴにおいては、上記公知例においても論じ
られている様に、シリコン・ゲルマニウムとシリコンの
結晶格子定数の不一致のために、ベ−ス層に応力が発生
し、該ベ−ス層形成後の６００度程度の熱処理でゲルマ
ニウムやボロン等の不純物が応力のために異常拡散して
急俊なヘテロ接合が失われてしまう。これによりトラン
ジスタの特性が劣化する。これにより、各種熱処理工程
が不可欠とされる半導体集積回路装置の製造工程の酸化
性雰囲気で上記異常拡散が生じるので、半導体集積回路
装置の高速化や高集積化のために従来から用いられてき
た製造技術によっては斯るシリコン・ゲルマニウムＨＢ
Ｔを含む半導体集積回路装置を製造することがむずかし
いという問題点があった。
【０００４】さらに、シリコン・ゲルマニウムＨＢＴを
用いて最も効果のある、超高速電子計算機用の半導体集
積回路装置においては、液体窒素温度での高速動作が要
求される。該超高速電子計算機が何らかの理由で停止し
た際、上記半導体集積回路装置は室温に戻されることに
なる。本発明者は、この時の室温と液体窒素温度との間
の冷却・昇温過程において、上記ベ−ス層の応力に起因
して該ベ−ス層に結晶欠陥が発生して素子の特性劣化に
到ることを見出した。
用いて最も効果のある、超高速電子計算機用の半導体集
積回路装置においては、液体窒素温度での高速動作が要
求される。該超高速電子計算機が何らかの理由で停止し
た際、上記半導体集積回路装置は室温に戻されることに
なる。本発明者は、この時の室温と液体窒素温度との間
の冷却・昇温過程において、上記ベ−ス層の応力に起因
して該ベ−ス層に結晶欠陥が発生して素子の特性劣化に
到ることを見出した。
【０００５】本発明の目的は、シリコン・ゲルマニウム
ＨＢＴの熱的な安定性を向上し、もって半導体集積回路
装置の高集積化などの従来の半導体製造技術を容易に適
用することができるようにすることにある。
ＨＢＴの熱的な安定性を向上し、もって半導体集積回路
装置の高集積化などの従来の半導体製造技術を容易に適
用することができるようにすることにある。
【０００６】本発明の他の目的は、シリコン・ゲルマニ
ウムＨＢＴの熱的な安定性を向上し、上記超高速電子計
算機に用いた時の冷却・昇温過程における結晶欠陥・素
子の特性劣化を防止して、シリコン・ゲルマニウムＨＢ
Ｔを用いた超高速電子計算機の信頼度を向上することに
ある。
ウムＨＢＴの熱的な安定性を向上し、上記超高速電子計
算機に用いた時の冷却・昇温過程における結晶欠陥・素
子の特性劣化を防止して、シリコン・ゲルマニウムＨＢ
Ｔを用いた超高速電子計算機の信頼度を向上することに
ある。
【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００９】すなわち、シリコン・ゲルマニウム・ヘテ
ロ接合バイポーラトランジスタのベ−ス層にゲルマニウ
ムと同程度の濃度で炭素またはボロンを含有させて、ベ
−ス部分の結晶格子定数をエミッタ部分とほぼ同じにし
てベ−ス部分の応力を除去したものである。ここで、前
記結晶格子定数をエミッタ部分と概略同等にするときの
許容誤差は、ベース部分の層厚と関係して決定される。
層厚が厚い程結晶格子欠陥が発生し易くなるので、それ
に応じてその許容誤差は小さくされるべきである。例え
ば１％ないし数％程度とされる。
ロ接合バイポーラトランジスタのベ−ス層にゲルマニウ
ムと同程度の濃度で炭素またはボロンを含有させて、ベ
−ス部分の結晶格子定数をエミッタ部分とほぼ同じにし
てベ−ス部分の応力を除去したものである。ここで、前
記結晶格子定数をエミッタ部分と概略同等にするときの
許容誤差は、ベース部分の層厚と関係して決定される。
層厚が厚い程結晶格子欠陥が発生し易くなるので、それ
に応じてその許容誤差は小さくされるべきである。例え
ば１％ないし数％程度とされる。
【００１０】
【作用】上記した手段によれば、ゲルマニウムはシリコ
ンより結晶格子定数が大きいが、ボロンと炭素はシリコ
ンより結晶格子定数が非常に小さいので、ボロンまたは
炭素をシリコン・ゲルマニウム中に高濃度にド−ズする
ことによって、結晶格子定数をシリコンとほぼ等しくす
ることができる。結晶格子定数がシリコンとほぼ等しい
ので、ベ−ス層は熱的に安定になる。これにより、従来
の半導体製造技術による集積回路の高集積化を容易とな
る。さらに、結晶格子定数がシリコンとほぼ等しいの
で、ベ−ス層は熱的に安定になったことにより、超高速
電子計算機に用いた時の冷却・昇温過程における結晶欠
陥・素子の特性劣化を防止して、シリコン・ゲルマニウ
ムＨＢＴを用いた超高速電子計算機の信頼度を向上す
る。
ンより結晶格子定数が大きいが、ボロンと炭素はシリコ
ンより結晶格子定数が非常に小さいので、ボロンまたは
炭素をシリコン・ゲルマニウム中に高濃度にド−ズする
ことによって、結晶格子定数をシリコンとほぼ等しくす
ることができる。結晶格子定数がシリコンとほぼ等しい
ので、ベ−ス層は熱的に安定になる。これにより、従来
の半導体製造技術による集積回路の高集積化を容易とな
る。さらに、結晶格子定数がシリコンとほぼ等しいの
で、ベ−ス層は熱的に安定になったことにより、超高速
電子計算機に用いた時の冷却・昇温過程における結晶欠
陥・素子の特性劣化を防止して、シリコン・ゲルマニウ
ムＨＢＴを用いた超高速電子計算機の信頼度を向上す
る。
【００１１】
【実施例】図１には本発明に係る半導体集積回路装置に
含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘテ
ロ接合バイポーラトランジスタとも記す）のエミッタ、
コレクタ、及びベース部分の一実施例断面図が示され
る。シリコン基板側から順にコレクタＣ、ベースＢ、エ
ミッタＥが形成されている。コレクタＣは、高濃度Ｎ型
シリコン層（Ｎ+型Ｓｉ）Ｎ+−Ｓｉ、低濃度Ｎ型シリコ
ン層（Ｎ-型Ｓｉ）Ｎ-−Ｓｉが積層されて形成される。
ベースＢはＰ型シリコン・ゲルマニウム・炭素合金層
（Ｐ型Ｓｉ(1-x-y)ＧｅｙＣｘ）ＳｉＧｅＣによって形
成され、エミッタＥは低濃度Ｎ型シリコン層（Ｎ型Ｓ
ｉ）Ｎ−Ｓｉと、高濃度Ｎ型シリコン層（Ｎ+型Ｓｉ）
Ｎ+−Ｓｉが積層されて形成されている。各層は、無欠
陥単結晶膜である。尚、同図には各層には不純物ドーズ
量を付記してある。
含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘテ
ロ接合バイポーラトランジスタとも記す）のエミッタ、
コレクタ、及びベース部分の一実施例断面図が示され
る。シリコン基板側から順にコレクタＣ、ベースＢ、エ
ミッタＥが形成されている。コレクタＣは、高濃度Ｎ型
シリコン層（Ｎ+型Ｓｉ）Ｎ+−Ｓｉ、低濃度Ｎ型シリコ
ン層（Ｎ-型Ｓｉ）Ｎ-−Ｓｉが積層されて形成される。
ベースＢはＰ型シリコン・ゲルマニウム・炭素合金層
（Ｐ型Ｓｉ(1-x-y)ＧｅｙＣｘ）ＳｉＧｅＣによって形
成され、エミッタＥは低濃度Ｎ型シリコン層（Ｎ型Ｓ
ｉ）Ｎ−Ｓｉと、高濃度Ｎ型シリコン層（Ｎ+型Ｓｉ）
Ｎ+−Ｓｉが積層されて形成されている。各層は、無欠
陥単結晶膜である。尚、同図には各層には不純物ドーズ
量を付記してある。
【００１２】図２には図１のコレクタ・ベース・エミッ
タ構造を有するヘテロ接合バイポーラトランジスタ（Ｓ
ｉＧｅＣ−ＨＢＴ）の全体的な一実施断面が示される。
同図において図１の構造はＰ型シリコン基板Ｐ−Ｓｉの
上に形成されている。コレクタＣは高濃度Ｎ型シリコン
（Ｎ+−Ｓｉ）ＮＢＬからＮ型シリコン拡散層ＣＮを介
して、基板表面に引き出され、図示しない金属配線に接
続される。ベ−スＢは図１の構造の周辺に設けられたＰ
型多結晶シリコンＰ-ｐｏｌｙＳｉを介して図示しない
金属配線に接続される。エミッタＥは、図１の構造の上
部に設けたＮ型多結晶シリコンＮ-ｐｏｌｙＳｉを介し
て図示しない金属配線に接続される。
タ構造を有するヘテロ接合バイポーラトランジスタ（Ｓ
ｉＧｅＣ−ＨＢＴ）の全体的な一実施断面が示される。
同図において図１の構造はＰ型シリコン基板Ｐ−Ｓｉの
上に形成されている。コレクタＣは高濃度Ｎ型シリコン
（Ｎ+−Ｓｉ）ＮＢＬからＮ型シリコン拡散層ＣＮを介
して、基板表面に引き出され、図示しない金属配線に接
続される。ベ−スＢは図１の構造の周辺に設けられたＰ
型多結晶シリコンＰ-ｐｏｌｙＳｉを介して図示しない
金属配線に接続される。エミッタＥは、図１の構造の上
部に設けたＮ型多結晶シリコンＮ-ｐｏｌｙＳｉを介し
て図示しない金属配線に接続される。
【００１３】図３には図１の構造の周辺を含めた詳細断
面が（Ａ），（Ｂ）の夫々に示される。図３の（Ａ）
は、ＭＢＥや反応律速ＣＶＤ等によりＳｉ−ＳｉＧｅＣ
−Ｓｉのヘテロ接合を形成した後に、夫々熱的並びに酸
化性雰囲気での処理を伴うコレクタ引き出し用のＰ型多
結晶シリコンＰ−ｐｏｌｙＳｉ、エミッタ・ベ−ス分離
用の酸化膜ＳｉＯ2、及びエミッタ引き出し用のＮ型多
結晶シリコンＮ−ｐｏｌｙＳｉなどを形成した例であ
る。この構造を得るための概略的なプロセスは図４の
（Ａ），（Ｂ），（Ｃ）に順を追って示されている。図
３の（Ｂ）は、コレクタ引き出し用のＰ型多結晶シリコ
ンＰ−ｐｏｌｙＳｉとエミッタ・ベ−ス分離用酸化膜Ｓ
ｉＯ2を形成した後でシリコン表面上のみ選択的にＳｉ
ＧｅＣ−Ｓｉを選択的エピタキシアル形成させ、その後
で酸化膜のサイドウォ−ルやエミッタ引き出し用のＮ型
多結晶シリコンＮ−ｐｏｌｙＳｉなどを形成した例であ
る。この構造を得るための概略的なプロセスは図５の
（Ａ），（Ｂ），（Ｃ），（Ｄ）に順を追って示されて
いる。
面が（Ａ），（Ｂ）の夫々に示される。図３の（Ａ）
は、ＭＢＥや反応律速ＣＶＤ等によりＳｉ−ＳｉＧｅＣ
−Ｓｉのヘテロ接合を形成した後に、夫々熱的並びに酸
化性雰囲気での処理を伴うコレクタ引き出し用のＰ型多
結晶シリコンＰ−ｐｏｌｙＳｉ、エミッタ・ベ−ス分離
用の酸化膜ＳｉＯ2、及びエミッタ引き出し用のＮ型多
結晶シリコンＮ−ｐｏｌｙＳｉなどを形成した例であ
る。この構造を得るための概略的なプロセスは図４の
（Ａ），（Ｂ），（Ｃ）に順を追って示されている。図
３の（Ｂ）は、コレクタ引き出し用のＰ型多結晶シリコ
ンＰ−ｐｏｌｙＳｉとエミッタ・ベ−ス分離用酸化膜Ｓ
ｉＯ2を形成した後でシリコン表面上のみ選択的にＳｉ
ＧｅＣ−Ｓｉを選択的エピタキシアル形成させ、その後
で酸化膜のサイドウォ−ルやエミッタ引き出し用のＮ型
多結晶シリコンＮ−ｐｏｌｙＳｉなどを形成した例であ
る。この構造を得るための概略的なプロセスは図５の
（Ａ），（Ｂ），（Ｃ），（Ｄ）に順を追って示されて
いる。
【００１４】図３（Ａ），（Ｂ）に示される構造はその
プロセスの相違により次のような違いがある。Ｓｉ−Ｓ
ｉＧｅＣ−Ｓｉのヘテロ接合に対する酸化雰囲気での処
理に伴う熱の影響は、図３（Ａ）の場合、Ｓｉ−ＳｉＧ
ｅＣ−Ｓｉのヘテロ接合を先に形成する性質上、少なく
ともベース引き出し用のＰ型多結晶シリコンＰ−ｐｏｌ
ｙＳｉ、エミッタ・ベ−ス分離用の酸化膜ＳｉＯ2、及
びエミッタ引き出し用のＮ型多結晶シリコンＮ−ｐｏｌ
ｙＳｉを形成するときに及ぼされる。これに対して図３
（Ｂ）の場合には、ベース引き出し用Ｐ型多結晶シリコ
ンＰ−ｐｏｌｙＳｉ及びエミッタ・ベ−ス分離用酸化膜
ＳｉＯ2を形成した後にヘテロ接合を形成するから、そ
のヘテロ接合は、Ｐ型多結晶シリコンＰ−ｐｏｌｙＳｉ
及び酸化膜ＳｉＯ2を形成するときの熱の影響を受けな
い。したがって、図３の（Ｂ）のほうが（Ａ）に比べて
ヘテロ接合部分の急峻性が低下する虞は更に少なく、よ
り特性の優れたトランジスタを高い歩留まりを以って得
ることができる。
プロセスの相違により次のような違いがある。Ｓｉ−Ｓ
ｉＧｅＣ−Ｓｉのヘテロ接合に対する酸化雰囲気での処
理に伴う熱の影響は、図３（Ａ）の場合、Ｓｉ−ＳｉＧ
ｅＣ−Ｓｉのヘテロ接合を先に形成する性質上、少なく
ともベース引き出し用のＰ型多結晶シリコンＰ−ｐｏｌ
ｙＳｉ、エミッタ・ベ−ス分離用の酸化膜ＳｉＯ2、及
びエミッタ引き出し用のＮ型多結晶シリコンＮ−ｐｏｌ
ｙＳｉを形成するときに及ぼされる。これに対して図３
（Ｂ）の場合には、ベース引き出し用Ｐ型多結晶シリコ
ンＰ−ｐｏｌｙＳｉ及びエミッタ・ベ−ス分離用酸化膜
ＳｉＯ2を形成した後にヘテロ接合を形成するから、そ
のヘテロ接合は、Ｐ型多結晶シリコンＰ−ｐｏｌｙＳｉ
及び酸化膜ＳｉＯ2を形成するときの熱の影響を受けな
い。したがって、図３の（Ｂ）のほうが（Ａ）に比べて
ヘテロ接合部分の急峻性が低下する虞は更に少なく、よ
り特性の優れたトランジスタを高い歩留まりを以って得
ることができる。
【００１５】上記ヘテロ接合バイポーラトランジスタ
（ＳｉＧｅＣ−ＨＢＴ）のベ−ス部には、ゲルマニウム
と炭素が高濃度にド−ズされている。ゲルマニウムはエ
ネルギ−バンドギャップがシリコンに比べて小さいので
合金層のエネルギ−バンドギャップを縮小する方向に働
く。一方、炭素のエネルギ−バンドギャップはシリコン
に比べて大きいので合金層のエネルギ−バンドギャップ
を拡大する方向に働く。従って、合金層のエネルギ−バ
ンドギャップはゲルマニウムと炭素の効果の差によって
決まり、例えば、シリコンの含有率を７５％、ゲルマニ
ウムの含有率を２０％、炭素の含有率を５％にしておけ
ば、合金層のエネルギ−バンドギャップはシリコンより
２０ｍＶ程度小さいものになる。この様にして、ベ−ス
部分のエネルギ−バンドギャップはエミッタ部より小さ
くなるので、エミッタ中の電子は容易に加速されてベ−
ス内に注入され、ベ−ス部の正孔はエミッタ・ベ−ス間
のエネルギ−バンドギャップの差がエネルギ−障壁とな
って、エミッタへの注入が抑止される。これは、ヘテロ
接合バイポ−ラトランジスタ（ＨＢＴ）としてよく知ら
れている現象である。
（ＳｉＧｅＣ−ＨＢＴ）のベ−ス部には、ゲルマニウム
と炭素が高濃度にド−ズされている。ゲルマニウムはエ
ネルギ−バンドギャップがシリコンに比べて小さいので
合金層のエネルギ−バンドギャップを縮小する方向に働
く。一方、炭素のエネルギ−バンドギャップはシリコン
に比べて大きいので合金層のエネルギ−バンドギャップ
を拡大する方向に働く。従って、合金層のエネルギ−バ
ンドギャップはゲルマニウムと炭素の効果の差によって
決まり、例えば、シリコンの含有率を７５％、ゲルマニ
ウムの含有率を２０％、炭素の含有率を５％にしておけ
ば、合金層のエネルギ−バンドギャップはシリコンより
２０ｍＶ程度小さいものになる。この様にして、ベ−ス
部分のエネルギ−バンドギャップはエミッタ部より小さ
くなるので、エミッタ中の電子は容易に加速されてベ−
ス内に注入され、ベ−ス部の正孔はエミッタ・ベ−ス間
のエネルギ−バンドギャップの差がエネルギ−障壁とな
って、エミッタへの注入が抑止される。これは、ヘテロ
接合バイポ−ラトランジスタ（ＨＢＴ）としてよく知ら
れている現象である。
【００１６】以上により明らかなように、図１の構造に
すると、ヘテロ接合バイポ−ラトランジスタＨＢＴの利
点である、バイポ−ラトランジスタの電流増幅率ｈFEを
維持しつつ、ベ−ス抵抗ｒbb'を低減し、遮断周波数ｆT
を増加させることができるという効果がある。また、ベ
−ス部分のエネルギ−バンドギャップはエミッタ部より
小さいので、図１の構造のバイポ−ラトランジスタは液
体窒素温度等の極低温で高速動作できるという効果があ
る。
すると、ヘテロ接合バイポ−ラトランジスタＨＢＴの利
点である、バイポ−ラトランジスタの電流増幅率ｈFEを
維持しつつ、ベ−ス抵抗ｒbb'を低減し、遮断周波数ｆT
を増加させることができるという効果がある。また、ベ
−ス部分のエネルギ−バンドギャップはエミッタ部より
小さいので、図１の構造のバイポ−ラトランジスタは液
体窒素温度等の極低温で高速動作できるという効果があ
る。
【００１７】更に、ゲルマニウムは結晶格子定数がシリ
コンに比べて大きいので合金層の結晶格子定数を拡大す
る方向に働く。炭素は結晶格子定数がシリコンに比べて
小さいので合金層の結晶格子定数を縮小する方向に働
く。この結果、合金層の結晶格子定数はシリコンにかな
り近いものとなる。このため、シリコン上の合金層は下
層部のシリコンに完全に結晶格子が整合した形で成長さ
れ、しかも膜内に残留する応力は極めて小さい。このた
め、膜形成後に酸化雰囲気等での９００度程度の熱処理
を行っても結晶欠陥が発生したり、不純物の応力起因の
異常拡散したりすることは無い。従って、従来の半導体
製造技術を用いても問題無く、特性の優れたトランジス
タを得ることができ、しかも、室温と液体窒素温度との
間の冷却・昇温過程を繰り返して使用しても特性劣化を
生じない。
コンに比べて大きいので合金層の結晶格子定数を拡大す
る方向に働く。炭素は結晶格子定数がシリコンに比べて
小さいので合金層の結晶格子定数を縮小する方向に働
く。この結果、合金層の結晶格子定数はシリコンにかな
り近いものとなる。このため、シリコン上の合金層は下
層部のシリコンに完全に結晶格子が整合した形で成長さ
れ、しかも膜内に残留する応力は極めて小さい。このた
め、膜形成後に酸化雰囲気等での９００度程度の熱処理
を行っても結晶欠陥が発生したり、不純物の応力起因の
異常拡散したりすることは無い。従って、従来の半導体
製造技術を用いても問題無く、特性の優れたトランジス
タを得ることができ、しかも、室温と液体窒素温度との
間の冷却・昇温過程を繰り返して使用しても特性劣化を
生じない。
【００１８】図８には上記シリコン・ゲルマニウム・炭
素ＨＢＴを用いた超高速電子計算機の一実施例を示すシ
ステム構成図が示される。上記シリコン・ゲルマニウム
・炭素ＨＢＴを用いた半導体集積回路装置は中央処理装
置の内部で論理ＬＳＩとして用いられ、数値演算等の
他、周辺機器の制御や、メモリへのデ−タ転送を行って
いる。この論理ＬＳＩの裏面には熱伝導器が付着されて
おり、この中に液体窒素を通すパイプが埋設されてい
る。この論理ＬＳＩは非常に高速である必要があるた
め、液体窒素温度に冷却されてＨＢＴの高速性能を利用
している。ここで仮りに、停電や保守点検のため上記超
高速電子計算機全体の電源が長時間に渡って切断された
ことを考えてみよう。論理ＬＳＩの動作も停止するが、
同時に液体窒素製造装置や液体窒素循環装置も運転を停
止する。暫くすると、液体窒素は全て蒸発し、論理ＬＳ
Ｉ及び内蔵されたシリコン・ゲルマニウム・炭素ＨＢＴ
は室温に戻ることになる。この冷却・昇温過程において
素子が結晶欠陥や特性劣化をおこしてはならない。しか
しながら、本発明の一実施例によるシリコン・ゲルマニ
ウム・炭素ＨＢＴはベ−ス部が熱的に安定であるため、
室温と液体窒素温度との間の冷却・昇温過程を繰り返し
ても、信頼度上の問題を生じることが無い。
素ＨＢＴを用いた超高速電子計算機の一実施例を示すシ
ステム構成図が示される。上記シリコン・ゲルマニウム
・炭素ＨＢＴを用いた半導体集積回路装置は中央処理装
置の内部で論理ＬＳＩとして用いられ、数値演算等の
他、周辺機器の制御や、メモリへのデ−タ転送を行って
いる。この論理ＬＳＩの裏面には熱伝導器が付着されて
おり、この中に液体窒素を通すパイプが埋設されてい
る。この論理ＬＳＩは非常に高速である必要があるた
め、液体窒素温度に冷却されてＨＢＴの高速性能を利用
している。ここで仮りに、停電や保守点検のため上記超
高速電子計算機全体の電源が長時間に渡って切断された
ことを考えてみよう。論理ＬＳＩの動作も停止するが、
同時に液体窒素製造装置や液体窒素循環装置も運転を停
止する。暫くすると、液体窒素は全て蒸発し、論理ＬＳ
Ｉ及び内蔵されたシリコン・ゲルマニウム・炭素ＨＢＴ
は室温に戻ることになる。この冷却・昇温過程において
素子が結晶欠陥や特性劣化をおこしてはならない。しか
しながら、本発明の一実施例によるシリコン・ゲルマニ
ウム・炭素ＨＢＴはベ−ス部が熱的に安定であるため、
室温と液体窒素温度との間の冷却・昇温過程を繰り返し
ても、信頼度上の問題を生じることが無い。
【００１９】以上の様に、本発明の一実施例によれば、
シリコン・ゲルマニウムＨＢＴの熱的な安定性が向上
し、高集積化などのための従来の半導体製造技術を適用
することができるという効果がある。また、シリコン・
ゲルマニウムＨＢＴの熱的な安定性が向上するから、上
記超高速電子計算機に用いた時の冷却・昇温過程におけ
る結晶欠陥・素子の特性劣化が防止され、シリコン・ゲ
ルマニウムＨＢＴを用いた超高速電子計算機の信頼性を
著しく向上させることができるという効果がある。
シリコン・ゲルマニウムＨＢＴの熱的な安定性が向上
し、高集積化などのための従来の半導体製造技術を適用
することができるという効果がある。また、シリコン・
ゲルマニウムＨＢＴの熱的な安定性が向上するから、上
記超高速電子計算機に用いた時の冷却・昇温過程におけ
る結晶欠陥・素子の特性劣化が防止され、シリコン・ゲ
ルマニウムＨＢＴを用いた超高速電子計算機の信頼性を
著しく向上させることができるという効果がある。
【００２０】図６には本発明に係る半導体集積回路装置
に含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘ
テロ接合バイポーラトランジスタとも記す）のエミッ
タ、コレクタ、及びベース部分の他の実施例を示す要部
断面が示される。ベ−ス部には、炭素の替わりにボロン
がド−ズされている。ボロンは結晶格子定数を縮小する
と同時にＰ型不純物として働き、高濃度の正孔はエネル
ギ−バンドギャップを縮小する効果がある。従って、こ
の場合はシリコンとの格子整合に加えて、ＨＢＴの効果
を強める働きをする。
に含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘ
テロ接合バイポーラトランジスタとも記す）のエミッ
タ、コレクタ、及びベース部分の他の実施例を示す要部
断面が示される。ベ−ス部には、炭素の替わりにボロン
がド−ズされている。ボロンは結晶格子定数を縮小する
と同時にＰ型不純物として働き、高濃度の正孔はエネル
ギ−バンドギャップを縮小する効果がある。従って、こ
の場合はシリコンとの格子整合に加えて、ＨＢＴの効果
を強める働きをする。
【００２１】図７には本発明に係る半導体集積回路装置
に含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘ
テロ接合バイポーラトランジスタとも記す）のエミッ
タ、コレクタ、及びベース部分の更に別の実施例を示す
要部断面が示される。ベ−ス部はシリコン・ゲルマニウ
ムとシリコン・カ−バイトの超格子となっている。シリ
コン・ゲルマニウムの膜圧とシリコン・カ−バイトの膜
圧を調整することにより格子整合とエネルギ−バンドギ
ャップ縮小の両立を達成することができる。
に含まれるシリコン・ゲルマニウムＨＢＴ（以下単にヘ
テロ接合バイポーラトランジスタとも記す）のエミッ
タ、コレクタ、及びベース部分の更に別の実施例を示す
要部断面が示される。ベ−ス部はシリコン・ゲルマニウ
ムとシリコン・カ−バイトの超格子となっている。シリ
コン・ゲルマニウムの膜圧とシリコン・カ−バイトの膜
圧を調整することにより格子整合とエネルギ−バンドギ
ャップ縮小の両立を達成することができる。
【００２２】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２３】例えば、図１に示された各領域への不純物
のドーズ量は一例であり適宜変更することができる。
のドーズ量は一例であり適宜変更することができる。
【００２４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である液体窒
素冷却型の超高速電子計算機用半導体集積回路装置に適
用した場合について説明したが、本発明はそれに限定さ
れるものではなく、バイポーラトランジスタ回路、さら
にはバイポーラトランジスタと共にＣＭＯＳ回路をオン
チップした各種半導体集積回路装置に広く適用すること
ができる。
なされた発明をその背景となった利用分野である液体窒
素冷却型の超高速電子計算機用半導体集積回路装置に適
用した場合について説明したが、本発明はそれに限定さ
れるものではなく、バイポーラトランジスタ回路、さら
にはバイポーラトランジスタと共にＣＭＯＳ回路をオン
チップした各種半導体集積回路装置に広く適用すること
ができる。
【００２５】本発明は、少なくともヘテロ接合バイポー
ラトランジスタを服務条件のものに広く適用することが
できる。
ラトランジスタを服務条件のものに広く適用することが
できる。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００２７】すなわち、シリコン・ゲルマニウム・ヘテ
ロ接合バイポーラトランジスタの熱的な安定性を向上さ
せることができ、熱酸化などを伴う半導体集積回路製造
技術によって蓄積された高集積化などのための技術を容
易に適用して、特性の優れたヘテロ接合型バイポーラト
ランジスタを高い歩留まりを以て得ることができるよう
になる。
ロ接合バイポーラトランジスタの熱的な安定性を向上さ
せることができ、熱酸化などを伴う半導体集積回路製造
技術によって蓄積された高集積化などのための技術を容
易に適用して、特性の優れたヘテロ接合型バイポーラト
ランジスタを高い歩留まりを以て得ることができるよう
になる。
【００２８】また、シリコン・ゲルマニウム・ヘテロ接
合バイポーラトランジスタの熱的な安定性が向上するか
ら、そのようなシリコン・ゲルマニウムＨＢＴを含む半
導体集積回路装置を超高速電子計算機に用いても、冷却
・昇温過程における結晶欠陥・素子の特性劣化を防止す
ることができ、シリコン・ゲルマニウム・ヘテロ接合バ
イポーラトランジスタを用いた超高速電子計算機の信頼
性を著しく向上させることができるという効果がある。
合バイポーラトランジスタの熱的な安定性が向上するか
ら、そのようなシリコン・ゲルマニウムＨＢＴを含む半
導体集積回路装置を超高速電子計算機に用いても、冷却
・昇温過程における結晶欠陥・素子の特性劣化を防止す
ることができ、シリコン・ゲルマニウム・ヘテロ接合バ
イポーラトランジスタを用いた超高速電子計算機の信頼
性を著しく向上させることができるという効果がある。
【図面の簡単な説明】
【図１】図１は本発明に係る半導体集積回路装置に含ま
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の一実施例を示す要部断面図であ
る。
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の一実施例を示す要部断面図であ
る。
【図２】図２は図１の構造を利用したバイポ−ラトラン
ジスタの全体を示す一実施例断面図である。
ジスタの全体を示す一実施例断面図である。
【図３】図３は図１の構造の周辺を含めた詳細断面であ
り、（Ａ）はＳｉ−ＳｉＧｅＣ−Ｓｉのヘテロ接合先に
形成してからコレクタ引き出し用のＰ型多結晶シリコン
などを形成した構造を示し、（Ｂ）はコレクタ引き出し
用のＰ型多結晶シリコンＰ−ｐｏｌｙＳｉなどを形成し
た後でＳｉＧｅＣ−Ｓｉを選択的エピタキシアル形成さ
せた構造を示す。
り、（Ａ）はＳｉ−ＳｉＧｅＣ−Ｓｉのヘテロ接合先に
形成してからコレクタ引き出し用のＰ型多結晶シリコン
などを形成した構造を示し、（Ｂ）はコレクタ引き出し
用のＰ型多結晶シリコンＰ−ｐｏｌｙＳｉなどを形成し
た後でＳｉＧｅＣ−Ｓｉを選択的エピタキシアル形成さ
せた構造を示す。
【図４】図４は図３に示される（Ａ）の構造を得るため
のプロセスの概略を示す説明図である。
のプロセスの概略を示す説明図である。
【図５】図５は図３に示される（Ｂ）の構造を得るため
のプロセスの概略を示す説明図である。
のプロセスの概略を示す説明図である。
【図６】図６は本発明に係る半導体集積回路装置に含ま
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の他の実施例を示す要部断面図であ
る。
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の他の実施例を示す要部断面図であ
る。
【図７】図７は本発明に係る半導体集積回路装置に含ま
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の更に別の実施例を示す要部断面図
である。
れるシリコン・ゲルマニウムＨＢＴのエミッタ、コレク
タ、及びベース部分の更に別の実施例を示す要部断面図
である。
【図８】図８はシリコン・ゲルマニウムＨＢＴを含む半
導体集積回路装置を適用した超高速電子計算機の一実施
例システム構成図である。
導体集積回路装置を適用した超高速電子計算機の一実施
例システム構成図である。
Ｅ エミッタ Ｂ ベ−ス Ｃ コレクタ ＮＢＬ 埋込高濃度Ｎ型シリコン ＣＮ コレクタ引出用拡散層 Ｐ−ＰｏｌｙＳｉ Ｐ型多結晶シリコン Ｐ−Ｓｉ Ｐ型単結晶シリコン Ｎ−ｐｏｌｙＳｉ Ｎ型多結晶シリコン ＳｉＯ2 酸化シリコン ＳｉＧｅＣ シリコン・ゲルマニウム・炭素 ＳｉＧｅ シリコン・ゲルマニウム ＳｉＣ シリコンカ−バイト
Claims (3)
- 【請求項１】 単結晶シリコンを主体とするバイポ−ラ
トランジスタを含む半導体集積回路装置において、該バ
イポ−ラトランジスタのベ−ス部分にゲルマニウムと炭
素を含有し、該ベ−ス部分のエネルギ−バンドギャップ
がエミッタ部分より小さく、且つ該バイポ−ラトランジ
スタのベ−ス部分の結晶格子定数がそのエミッタ部分と
略等しいことを特徴とする半導体集積回路装置。 - 【請求項２】 単結晶シリコンを主体とするバイポ−ラ
トランジスタを含む半導体集積回路装置において、該バ
イポ−ラトランジスタのベ−ス部分にゲルマニウムを含
有すると共に、該バイポ−ラトランジスタのベ−ス部分
のゲルマニウムと略同濃度のボロンを含有し、該ベ−ス
部分のエネルギ−バンドギャップがエミッタ部分より小
さく、且つ該バイポ−ラトランジスタのベ−ス部分の結
晶格子定数がそのエミッタ部分と略等しいことを特徴と
する半導体装置。 - 【請求項３】 半導体集積回路装置を略液体窒素温度に
冷却して動作させる電子計算機において、請求項１又は
２記載の半導体集積回路装置を含んで成るものであるこ
とを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28218591A JPH05102177A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路装置及びこれを用いた電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28218591A JPH05102177A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路装置及びこれを用いた電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102177A true JPH05102177A (ja) | 1993-04-23 |
Family
ID=17649187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28218591A Withdrawn JPH05102177A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路装置及びこれを用いた電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102177A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065728A2 (en) * | 1999-06-22 | 2001-01-03 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| WO2001088994A1 (fr) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conduteurs et son procede de production |
| WO2001091162A2 (fr) * | 2000-05-23 | 2001-11-29 | Matsushita Electric Industrial Co. Ltd. | Transistor bipolaire et son procede de fabrication |
| EP1187218A2 (en) * | 2000-09-11 | 2002-03-13 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| WO2002061842A1 (fr) * | 2001-01-31 | 2002-08-08 | Matsushita Electric Industrial Co., Ltd. | Film cristallin a semi-conducteurs |
| EP1282172A2 (en) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
| US6750484B2 (en) | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| JP2004520711A (ja) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バイポーラ・トランジスタ |
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| JP2008226896A (ja) * | 2007-03-08 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
| US7892915B1 (en) * | 2006-03-02 | 2011-02-22 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
-
1991
- 1991-10-02 JP JP28218591A patent/JPH05102177A/ja not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800881B2 (en) | 1996-12-09 | 2004-10-05 | Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik | Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area |
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| US6750484B2 (en) | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| US6674150B2 (en) | 1999-06-22 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| EP1065728A3 (en) * | 1999-06-22 | 2001-08-08 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US6821870B2 (en) | 1999-06-22 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| EP1065728A2 (en) * | 1999-06-22 | 2001-01-03 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US6492711B1 (en) | 1999-06-22 | 2002-12-10 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| WO2001088994A1 (fr) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conduteurs et son procede de production |
| US6893934B2 (en) | 2000-05-12 | 2005-05-17 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor device having phosphorous |
| US6674149B2 (en) | 2000-05-12 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor device having phosphorous |
| WO2001091162A2 (fr) * | 2000-05-23 | 2001-11-29 | Matsushita Electric Industrial Co. Ltd. | Transistor bipolaire et son procede de fabrication |
| US6828602B2 (en) | 2000-05-23 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method manufacture thereof |
| WO2001091162A3 (fr) * | 2000-05-23 | 2002-07-04 | Matsushita Electric Ind Co Ltd | Transistor bipolaire et son procede de fabrication |
| EP1187218A2 (en) * | 2000-09-11 | 2002-03-13 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| US6759697B2 (en) | 2000-09-11 | 2004-07-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| EP1187218A3 (en) * | 2000-09-11 | 2003-02-12 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| US7135721B2 (en) | 2000-09-11 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor having reduced driving voltage requirements |
| JP2004520711A (ja) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バイポーラ・トランジスタ |
| WO2002061842A1 (fr) * | 2001-01-31 | 2002-08-08 | Matsushita Electric Industrial Co., Ltd. | Film cristallin a semi-conducteurs |
| US6852602B2 (en) | 2001-01-31 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor crystal film and method for preparation thereof |
| EP1282172A3 (en) * | 2001-07-31 | 2004-12-08 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
| EP1282172A2 (en) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
| US7892915B1 (en) * | 2006-03-02 | 2011-02-22 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
| US8115196B2 (en) | 2006-03-02 | 2012-02-14 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
| JP2008226896A (ja) * | 2007-03-08 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551364B2 (ja) | 半導体装置 | |
| JP3156436B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP5166046B2 (ja) | ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH01264253A (ja) | 半導体装置の製造方法 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH05102177A (ja) | 半導体集積回路装置及びこれを用いた電子計算機 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2600485B2 (ja) | 半導体装置 | |
| JP2004128343A (ja) | 半導体装置 | |
| US20040084692A1 (en) | Graded- base- bandgap bipolar transistor having a constant - bandgap in the base | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| JP2000357801A (ja) | ヘテロ接合型半導体装置 | |
| JPH0661434A (ja) | 半導体集積回路装置 | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Lian et al. | Gain degradation mechanisms in wafer fused AlGaAs∕ GaAs∕ GaN heterojunction bipolar transistors | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JPH0763051B2 (ja) | 半導体装置 | |
| KR100754561B1 (ko) | 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터 | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| Sun et al. | A nonrecessed-base, self-aligned bipolar structure with selectively deposited polysilicon emitter | |
| JPH0685403B2 (ja) | ヘテロバイポ−ラトランジスタ | |
| JP3093464B2 (ja) | ホットエレクトロントランジスタ | |
| JPH03125476A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |