JP2600485B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2600485B2 JP2600485B2 JP2327918A JP32791890A JP2600485B2 JP 2600485 B2 JP2600485 B2 JP 2600485B2 JP 2327918 A JP2327918 A JP 2327918A JP 32791890 A JP32791890 A JP 32791890A JP 2600485 B2 JP2600485 B2 JP 2600485B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- concentration
- emitter
- region
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000035558 fertility Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタに関し、
特にSiGeベースを有するトランジスタに関する。
特にSiGeベースを有するトランジスタに関する。
シリコン・バイポーラトランジスタは、セルフアライ
ン技術・微細加工技術などの進歩で高速化が進んでいる
が、より一層の高速化のためにヘテロバイポーラトラン
ジスタ（HBT）をシリコン系で実現して、増幅率の向
上、ベース抵抗の低減を図ろうという試みがなされてい
る。特に低温動作による電源電圧の低下、低温BiCMOSへ
の利用を考えた場合、狭いバンドギャップをもったSiGe
層をベースに用いたHBTが有利である。
ン技術・微細加工技術などの進歩で高速化が進んでいる
が、より一層の高速化のためにヘテロバイポーラトラン
ジスタ（HBT）をシリコン系で実現して、増幅率の向
上、ベース抵抗の低減を図ろうという試みがなされてい
る。特に低温動作による電源電圧の低下、低温BiCMOSへ
の利用を考えた場合、狭いバンドギャップをもったSiGe
層をベースに用いたHBTが有利である。
バイポーラトランジスタは従来構造のものではベース
よりエミッタの不純物濃度が高い。このような構造で
は、バンドギャップナローイングのためベース・エミッ
タ接合ではホールのバリヤより電子のバリヤが大きい。
このトランジスタを低温に冷却するとこの電子に対する
バリヤは更に大きくなり、hFEの低下、fTの低下が生じ
てしまう。一方SiGeベースのヘテロ接合バイポーラ構造
では低温で動作するようにベースの濃度をエミッタの濃
度より高くしかつそれぞれの領域の濃度をフリーズアウ
トしない濃度範囲に設定する。例えば３×1018cm-3以上
とする。このような条件ではベース・エミッタ接合にお
いてホールに対するバリヤは高く電子に対するバリヤは
小さい。そして低温になるほどバンドギャップの差の拡
大によりhFEは増加し、fTは低下しなくなる。更にベー
スがシリコンよりも狭いバンドギャップを有するSiGeで
形成されたヘテロ接合バイポーラトランジスタでは、ベ
ース・エミッタ接合における電子に対するバリヤが更に
小さくなりhFEは増加し、エミッタ・ベースの拡散電位
（VF）はシリコンのホモジャンクション構造の場合より
低くなる。
よりエミッタの不純物濃度が高い。このような構造で
は、バンドギャップナローイングのためベース・エミッ
タ接合ではホールのバリヤより電子のバリヤが大きい。
このトランジスタを低温に冷却するとこの電子に対する
バリヤは更に大きくなり、hFEの低下、fTの低下が生じ
てしまう。一方SiGeベースのヘテロ接合バイポーラ構造
では低温で動作するようにベースの濃度をエミッタの濃
度より高くしかつそれぞれの領域の濃度をフリーズアウ
トしない濃度範囲に設定する。例えば３×1018cm-3以上
とする。このような条件ではベース・エミッタ接合にお
いてホールに対するバリヤは高く電子に対するバリヤは
小さい。そして低温になるほどバンドギャップの差の拡
大によりhFEは増加し、fTは低下しなくなる。更にベー
スがシリコンよりも狭いバンドギャップを有するSiGeで
形成されたヘテロ接合バイポーラトランジスタでは、ベ
ース・エミッタ接合における電子に対するバリヤが更に
小さくなりhFEは増加し、エミッタ・ベースの拡散電位
（VF）はシリコンのホモジャンクション構造の場合より
低くなる。
このVFの低減はBiCMOSゲートを低温動作させるときに
重要な要素となる。第３図に示したようにBiCMOSの回路
はプルアップ用バイポーラでのVFによる高レベル側の電
圧ロスとプルダウン用のバイポーラの低レベル側での電
圧のロス分だけ振幅が小さくなりBiCMOSゲートの動作速
度を著しく低下させる。従ってBiCMOSゲートの電源電圧
の低電圧化や低温動作において、バイポーラトランジス
タの低VF化はBiCMOSの高負荷駆動能力，高速性を維持す
るため非常に重要になる。
重要な要素となる。第３図に示したようにBiCMOSの回路
はプルアップ用バイポーラでのVFによる高レベル側の電
圧ロスとプルダウン用のバイポーラの低レベル側での電
圧のロス分だけ振幅が小さくなりBiCMOSゲートの動作速
度を著しく低下させる。従ってBiCMOSゲートの電源電圧
の低電圧化や低温動作において、バイポーラトランジス
タの低VF化はBiCMOSの高負荷駆動能力，高速性を維持す
るため非常に重要になる。
SiGeで形成されているベースにおいてエミッタ・ベー
ス拡散電位（VF）をできるだけ低くするにはGeの含有量
を増加すればよいが増加しすぎるとSiとGeの格子定数の
ちがいからシリコン基板とSiGeとの界面でミスフィット
転位を発生する。SiとGeの格子定数の違いは４％ある。
従ってSi上に無転位で成長できるSiGeの厚さは制限さ
れ、ある臨界膜厚を越えるとミスフィット転位を生じ
る。臨界膜厚とGeの組成との関係を第４図に示す。同図
に示されるように例えばバンドギャップシフトを300mV
得ようとするGe含有率は30％必要であり、そのときのSi
Geの臨界膜厚は10nmとなる。このときエミッタ・コレク
タ間耐圧が２〜3Vと使用電源電圧以下になってしまう。
一方エミッタ・コレクタ間耐圧を改善するためベース不
純物濃度を例えば５×1019cm-3以上に高めるとベース・
コレクタ間耐圧ベース・エミッタ間耐圧の低下を招く。
ス拡散電位（VF）をできるだけ低くするにはGeの含有量
を増加すればよいが増加しすぎるとSiとGeの格子定数の
ちがいからシリコン基板とSiGeとの界面でミスフィット
転位を発生する。SiとGeの格子定数の違いは４％ある。
従ってSi上に無転位で成長できるSiGeの厚さは制限さ
れ、ある臨界膜厚を越えるとミスフィット転位を生じ
る。臨界膜厚とGeの組成との関係を第４図に示す。同図
に示されるように例えばバンドギャップシフトを300mV
得ようとするGe含有率は30％必要であり、そのときのSi
Geの臨界膜厚は10nmとなる。このときエミッタ・コレク
タ間耐圧が２〜3Vと使用電源電圧以下になってしまう。
一方エミッタ・コレクタ間耐圧を改善するためベース不
純物濃度を例えば５×1019cm-3以上に高めるとベース・
コレクタ間耐圧ベース・エミッタ間耐圧の低下を招く。
本発明はSiGeベースを有するシリコンヘテロ接合バイ
ポーラトランジスタにおいてベース・エミッタ接合界面
付近およびベース・コレクタ接合界面付近のベース領域
のGe含有量がベース内部中央領域のGe含有量よりも多く
かつベース内部に向ってGe濃度が傾斜状に分布してい
る。
ポーラトランジスタにおいてベース・エミッタ接合界面
付近およびベース・コレクタ接合界面付近のベース領域
のGe含有量がベース内部中央領域のGe含有量よりも多く
かつベース内部に向ってGe濃度が傾斜状に分布してい
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の深さ方向の不純物濃度と
Ge含有率の分布を示す図である。最上領域１はエミッタ
電極用多結晶シリコン層で不純物濃度1020〜1021cm-3,
厚さ150〜250nm、領域２は不純物濃度５×1017〜１×10
19cm-3,厚さ10〜100nmのシリコンエピタキシャル層、領
域３はSiGeベース領域で不純物濃度１×1018〜５×1019
cm-3,厚さ10〜100nm、領域４はコレクタ領域で不純物濃
度１×1016〜３×1017cm-3の領域およびコレクタ抵抗を
低減するための不純物濃度1019〜1021cm-3の埋込層から
なる。領域２はエミッタ電極用多結晶シリコン層からの
不純物拡散で形成されたエミッタ拡散層５と低濃度シリ
コンエピタキシャル層領域８からなる。エミッタ領域２
のバンドギャップナローイングを抑えるため濃度は５×
1017〜１×1019cm-3にえらばれる。またシリコンエピタ
キシャル層２の膜厚を100nm以上にするとエミッタ抵抗
の増加を招き好ましくない。エミッタ領域２の濃度を１
×1019cm-3以上にするとエミッタ・ベース間耐圧の低下
や容量増加を生じる。SiGeベース領域３内においてベー
ス・エミッタ接合界面付近およびベース・コレクタ接合
界面付近のベース領域のGe含有量がベース内部中央領域
のGe含有量よりも多くかつベース内部に向ってGe濃度が
傾斜状に分布している。
Ge含有率の分布を示す図である。最上領域１はエミッタ
電極用多結晶シリコン層で不純物濃度1020〜1021cm-3,
厚さ150〜250nm、領域２は不純物濃度５×1017〜１×10
19cm-3,厚さ10〜100nmのシリコンエピタキシャル層、領
域３はSiGeベース領域で不純物濃度１×1018〜５×1019
cm-3,厚さ10〜100nm、領域４はコレクタ領域で不純物濃
度１×1016〜３×1017cm-3の領域およびコレクタ抵抗を
低減するための不純物濃度1019〜1021cm-3の埋込層から
なる。領域２はエミッタ電極用多結晶シリコン層からの
不純物拡散で形成されたエミッタ拡散層５と低濃度シリ
コンエピタキシャル層領域８からなる。エミッタ領域２
のバンドギャップナローイングを抑えるため濃度は５×
1017〜１×1019cm-3にえらばれる。またシリコンエピタ
キシャル層２の膜厚を100nm以上にするとエミッタ抵抗
の増加を招き好ましくない。エミッタ領域２の濃度を１
×1019cm-3以上にするとエミッタ・ベース間耐圧の低下
や容量増加を生じる。SiGeベース領域３内においてベー
ス・エミッタ接合界面付近およびベース・コレクタ接合
界面付近のベース領域のGe含有量がベース内部中央領域
のGe含有量よりも多くかつベース内部に向ってGe濃度が
傾斜状に分布している。
ベースエミッタ接合界面付近のGe濃度を例えば40％と
してベース中央部のGe濃度を０％とする。このようにGe
濃度分布に勾配をつけることによりベース領域全てのGe
含有率が一様に40％である場合よりもシリコンエミッタ
とSiGeのヘテロ接合部の歪を緩和することができる。ま
たエミッタベース接合界面付近のGeの量が40％であるの
でエミッタ・ベース拡散電位（VF）は約200mVほどホモ
ジャンクションバイポーラトランジスタのVFより小さく
なる。一方、ベース中央部のGe濃度を０％としてベース
・コレクタ接合界面付近のGe濃度を例えば40％としてGe
濃度分布に勾配をつける。このようにベースの中央部か
らコレクタへ向ってエネルギーギャップを減少させドリ
フト電界を利用したGe濃度傾斜型ベース構造を形成し、
ベース中でのキャリア走行速度を大きくする。またGe濃
度に勾配をもっているため、ベース・コレクタ間のヘテ
ロ接合での歪を緩和できる。またGe濃度傾斜型構造とす
ることにより前述のエミッタ・ベース中央部へ形成した
Ge濃度勾配で減速されたキャリア走行速度を再び加速す
るため本発明のようなGe濃度勾配を形成しても遮断周波
数の低下等の特性悪化は生じない。
してベース中央部のGe濃度を０％とする。このようにGe
濃度分布に勾配をつけることによりベース領域全てのGe
含有率が一様に40％である場合よりもシリコンエミッタ
とSiGeのヘテロ接合部の歪を緩和することができる。ま
たエミッタベース接合界面付近のGeの量が40％であるの
でエミッタ・ベース拡散電位（VF）は約200mVほどホモ
ジャンクションバイポーラトランジスタのVFより小さく
なる。一方、ベース中央部のGe濃度を０％としてベース
・コレクタ接合界面付近のGe濃度を例えば40％としてGe
濃度分布に勾配をつける。このようにベースの中央部か
らコレクタへ向ってエネルギーギャップを減少させドリ
フト電界を利用したGe濃度傾斜型ベース構造を形成し、
ベース中でのキャリア走行速度を大きくする。またGe濃
度に勾配をもっているため、ベース・コレクタ間のヘテ
ロ接合での歪を緩和できる。またGe濃度傾斜型構造とす
ることにより前述のエミッタ・ベース中央部へ形成した
Ge濃度勾配で減速されたキャリア走行速度を再び加速す
るため本発明のようなGe濃度勾配を形成しても遮断周波
数の低下等の特性悪化は生じない。
第２図は本発明の第２の実施例の深さ方向の不純物濃
度とGe含有率の分布を示す図である。前述の第１の実施
例と異なる点は不純物濃度５×1017〜１×1019cm-3厚さ
10〜100nmのシリコンエピタキシャル層２とSiGeベース
領域３の間に不純物をドープしていないSiGe層９が設け
られている。SiGe層９の厚さは20〜100Åとするのが適
当である。このノンドープのSiGe層９は製造工程中の熱
処理によってSiGeベース領域３から外方拡散した不純
物、例えばボロンがシリコンエピタキシャル層３へ入
り、エミッタ，ベース間の接合がヘテロ接合でなくなり
電子に対するポテンシャル障壁を高くなるのを防ぐ目的
で設けられている。本第２の実施例ではSiGeベース中の
Ｇ濃度を前記ノンドープSiGe9とシリコンエピタキシャ
ル層３の界面から傾斜をつける構造にする。この構造と
することでヘテロ接合部の歪を第１の実施例よりも更に
緩和することができる。
度とGe含有率の分布を示す図である。前述の第１の実施
例と異なる点は不純物濃度５×1017〜１×1019cm-3厚さ
10〜100nmのシリコンエピタキシャル層２とSiGeベース
領域３の間に不純物をドープしていないSiGe層９が設け
られている。SiGe層９の厚さは20〜100Åとするのが適
当である。このノンドープのSiGe層９は製造工程中の熱
処理によってSiGeベース領域３から外方拡散した不純
物、例えばボロンがシリコンエピタキシャル層３へ入
り、エミッタ，ベース間の接合がヘテロ接合でなくなり
電子に対するポテンシャル障壁を高くなるのを防ぐ目的
で設けられている。本第２の実施例ではSiGeベース中の
Ｇ濃度を前記ノンドープSiGe9とシリコンエピタキシャ
ル層３の界面から傾斜をつける構造にする。この構造と
することでヘテロ接合部の歪を第１の実施例よりも更に
緩和することができる。
以上説明したようにSiGeベースを有するシリコンヘテ
ロ接合バイポーラトランジスタにおいて、ベース・エミ
ッタ接合界面付近およびベースコレクタ接合界面付近の
ベース領域のGe含有率がベース内部中央領域のGe含有率
よりも多くかつベース内部に向ってGe濃度が傾斜状に分
布している構造を有しているのでエミッタ・ベース界面
のGe含有率を30〜40％まで高めることができエミッタ−
ベース拡散電位を大巾に低下することができる。一方、
平均Ge含有率は傾斜分布のため低く保たれミスフィット
転位を生じさせないという効果を有する。
ロ接合バイポーラトランジスタにおいて、ベース・エミ
ッタ接合界面付近およびベースコレクタ接合界面付近の
ベース領域のGe含有率がベース内部中央領域のGe含有率
よりも多くかつベース内部に向ってGe濃度が傾斜状に分
布している構造を有しているのでエミッタ・ベース界面
のGe含有率を30〜40％まで高めることができエミッタ−
ベース拡散電位を大巾に低下することができる。一方、
平均Ge含有率は傾斜分布のため低く保たれミスフィット
転位を生じさせないという効果を有する。
第１図は本発明の一実施例の不純物濃度プロファイルと
Geの含有率を示す図、第２図は第２の実施例の不純物濃
度プロファイルとGeの含有率を示す図、第３図は従来技
術を説明する為の図、第４図はGeの含有率と臨界膜厚お
よびバンドギャップシフト量の関係を示す図である。 １……エミッタ高濃度領域（ドープポリシリ）、２……
エミッタ低濃度領域（エピタキシャル層）、３……SiGe
ベース領域（エピタキシャル層）、４……コレクタ領域
（エピタキシャル層）、５……エミッタ低濃度領域中に
拡散したエミッタ高濃度領域、6,6′……Geの含有率、
７……ドープポリシリコン１とエピタキシャル層２の界
面、８……エピタキシャル層２中の低農度領域、９……
不純物ノンドープSiGeベース領域、10……ドープSiGeベ
ースとノンドープトSiGeベースの界面、11……ノンドー
プSiGeベース領域中に拡散したベース不純物分布、12,1
3……NPNトランジスタ、14……ＰチャネルMOSトランジ
スタ、15,16,17……ＮチャネルMOSトランジスタ、18…
…入力端子、19……出力端子。
Geの含有率を示す図、第２図は第２の実施例の不純物濃
度プロファイルとGeの含有率を示す図、第３図は従来技
術を説明する為の図、第４図はGeの含有率と臨界膜厚お
よびバンドギャップシフト量の関係を示す図である。 １……エミッタ高濃度領域（ドープポリシリ）、２……
エミッタ低濃度領域（エピタキシャル層）、３……SiGe
ベース領域（エピタキシャル層）、４……コレクタ領域
（エピタキシャル層）、５……エミッタ低濃度領域中に
拡散したエミッタ高濃度領域、6,6′……Geの含有率、
７……ドープポリシリコン１とエピタキシャル層２の界
面、８……エピタキシャル層２中の低農度領域、９……
不純物ノンドープSiGeベース領域、10……ドープSiGeベ
ースとノンドープトSiGeベースの界面、11……ノンドー
プSiGeベース領域中に拡散したベース不純物分布、12,1
3……NPNトランジスタ、14……ＰチャネルMOSトランジ
スタ、15,16,17……ＮチャネルMOSトランジスタ、18…
…入力端子、19……出力端子。
Claims (1)
- 【請求項１】SiGeナローギャップベースを有するシリコ
ンヘテロ接合バイポーラトランジスタにおいてベース・
エミッタ接合界面付近およびベースコレクタ接合界面付
近のベース領域のGe含有量がベース内部領域のGe含有量
よりも高くかつベース内部に向ってGe濃度が傾斜状に分
布していることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327918A JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
| US07/800,063 US5302841A (en) | 1990-11-28 | 1991-11-27 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327918A JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196436A JPH04196436A (ja) | 1992-07-16 |
| JP2600485B2 true JP2600485B2 (ja) | 1997-04-16 |
Family
ID=18204456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327918A Expired - Fee Related JP2600485B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5302841A (ja) |
| JP (1) | JP2600485B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5721438A (en) * | 1996-01-31 | 1998-02-24 | Motorola, Inc. | Heterojunction semiconductor device and method of manufacture |
| DE19617030C2 (de) * | 1996-04-27 | 1999-11-18 | Daimler Chrysler Ag | Si/SiGe-Heterobipolartransistor mit hochdotiertem SiGe-Spacer |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JP3658745B2 (ja) | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| TW567559B (en) * | 1999-06-23 | 2003-12-21 | Hitachi Ltd | Semiconductor device |
| JP4611492B2 (ja) * | 1999-06-23 | 2011-01-12 | 株式会社日立製作所 | 半導体装置および半導体集積回路 |
| DE10002364A1 (de) | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Silizium-Germanium-Bipolartranistor mit optimiertem Germaniumprofil |
| JP2001332563A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| TW512529B (en) * | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| US8471244B2 (en) * | 2006-12-05 | 2013-06-25 | Atmel Corporation | Method and system for providing a metal oxide semiconductor device having a drift enhanced channel |
| US8237229B2 (en) * | 2008-05-22 | 2012-08-07 | Stmicroelectronics Inc. | Method and apparatus for buried-channel semiconductor device |
| US9525027B2 (en) | 2014-03-13 | 2016-12-20 | Globalfoundries Inc. | Lateral bipolar junction transistor having graded SiGe base |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159424A (en) * | 1988-12-10 | 1992-10-27 | Canon Kabushiki Kaisha | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
| EP0445475B1 (en) * | 1990-02-20 | 1998-08-26 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor |
-
1990
- 1990-11-28 JP JP2327918A patent/JP2600485B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-27 US US07/800,063 patent/US5302841A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5302841A (en) | 1994-04-12 |
| JPH04196436A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US5440152A (en) | Heterojunction bipolar transistor having particular Ge distributions and gradients | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US6821870B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2600485B2 (ja) | 半導体装置 | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| US7566921B2 (en) | Silicon germanium emitter | |
| JP2000058556A (ja) | ヘテロ構造バイポ―ラトランジスタの製造方法 | |
| US7842973B2 (en) | Semiconductor device and manufacturing method of the same | |
| Sato et al. | Sub-20 psec ECL circuits with 50 GHz fmax self-aligned SiGe HBTs | |
| US6876060B2 (en) | Complimentary bipolar transistor | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| US6506659B2 (en) | High performance bipolar transistor | |
| US20040084692A1 (en) | Graded- base- bandgap bipolar transistor having a constant - bandgap in the base | |
| JP3074834B2 (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| Chroboczek et al. | Has SiGe lowered the noise in transistors? | |
| JP3046320B2 (ja) | 半導体装置 | |
| Chen et al. | Submicrometer Si and Si-Ge epitaxial-base double-poly self-aligned bipolar transistors | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Tsaur et al. | Merged CMOS/bipolar technologies utilizing zone-melting-recrystallized SOI films | |
| JP3779214B2 (ja) | 半導体装置 | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2004128344A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |