JP2644022B2 - ヘテロ接合バイポーラｎｐｎトランジスタ - Google Patents
ヘテロ接合バイポーラｎｐｎトランジスタInfo
- Publication number
- JP2644022B2 JP2644022B2 JP63503072A JP50307288A JP2644022B2 JP 2644022 B2 JP2644022 B2 JP 2644022B2 JP 63503072 A JP63503072 A JP 63503072A JP 50307288 A JP50307288 A JP 50307288A JP 2644022 B2 JP2644022 B2 JP 2644022B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- silicon
- emitter
- germanium
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000203 mixture Substances 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 本発明は、ヘテロ接合バイポーラトランジスタに関す
る。
る。
マイクロ回路におけるバイポーラトランジスタ、特に
高速および超高速論理装置用のVLSI回路で使用されるバ
イポーラトランジスタの動作速度を改善することは、従
来から継続している非常な重要な課題である。
高速および超高速論理装置用のVLSI回路で使用されるバ
イポーラトランジスタの動作速度を改善することは、従
来から継続している非常な重要な課題である。
既存の技術の実質的な制限を克服するためのこのよう
な動作速度の改善方法の１つは、装置の特徴構造の寸法
を減少させることである。これに関連して整列の誤差を
生じないような新しい自己整列処理方法の開発が続けら
れている。
な動作速度の改善方法の１つは、装置の特徴構造の寸法
を減少させることである。これに関連して整列の誤差を
生じないような新しい自己整列処理方法の開発が続けら
れている。
より高速の動作速度を達成するための別の方法はシリ
コンに代わってガリウム砒素（GaAs）その他のIII−Ｖ
族化合物半導体を使用することである。それは、GaAsそ
の他のIII−Ｖ族化合物半導体はシリコンよりも電子移
動度および飽和速度が高いためである。
コンに代わってガリウム砒素（GaAs）その他のIII−Ｖ
族化合物半導体を使用することである。それは、GaAsそ
の他のIII−Ｖ族化合物半導体はシリコンよりも電子移
動度および飽和速度が高いためである。
一見するとシリコンで作られた通常のバイポーラトラ
ンジスタの半導体材料をシリコンからGaAsに変更するこ
とによって相当な速度の増加が達成可能であるように思
われるが、残念ながら、そのような方法では実際上の特
性の顕著な改善を得ることはできない。そのような装置
では、ベースの幅を小さく保つと共にベースの不純物ド
ープ濃度を低レベルに抑える必要があり、その結果ベー
ス抵抗が高くなる傾向がある。許容できるようにベース
抵抗を低く保つためには高いホール移動度が必要とされ
るが、残念ながら、GaAsはその電子移動度は高く、短い
エミッタ−コレクタ走行時間を与えるために有用である
が、そのホール移動度はシリコンのそれの半分以下であ
り、そのため過度に高いベース抵抗を生じる。
ンジスタの半導体材料をシリコンからGaAsに変更するこ
とによって相当な速度の増加が達成可能であるように思
われるが、残念ながら、そのような方法では実際上の特
性の顕著な改善を得ることはできない。そのような装置
では、ベースの幅を小さく保つと共にベースの不純物ド
ープ濃度を低レベルに抑える必要があり、その結果ベー
ス抵抗が高くなる傾向がある。許容できるようにベース
抵抗を低く保つためには高いホール移動度が必要とされ
るが、残念ながら、GaAsはその電子移動度は高く、短い
エミッタ−コレクタ走行時間を与えるために有用である
が、そのホール移動度はシリコンのそれの半分以下であ
り、そのため過度に高いベース抵抗を生じる。
貧弱なホール移動度による制限を避けて、GaAsで高速
バイポーラ装置を製造するための方法として、アルミニ
ウムガリウム砒素（AlGaAs）およびガリウム砒素（GaA
s）を使用するヘテロ接合バイポーラトランジスタ（HB
T）のような装置が開発されている。
バイポーラ装置を製造するための方法として、アルミニ
ウムガリウム砒素（AlGaAs）およびガリウム砒素（GaA
s）を使用するヘテロ接合バイポーラトランジスタ（HB
T）のような装置が開発されている。
HBTにおいて、エミッタはベースよりも大きいエネル
ギギャップを有する材料から形成され、それによりベー
スからエミッタへのホールの注入は阻止され、大量のベ
ースドーピングの使用が可能となり、したがって、HBT
を使用すれば、過度にベース抵抗を増加させることなく
非常に薄い（1000Å）ベース幅とすることが可能であ
る。
ギギャップを有する材料から形成され、それによりベー
スからエミッタへのホールの注入は阻止され、大量のベ
ースドーピングの使用が可能となり、したがって、HBT
を使用すれば、過度にベース抵抗を増加させることなく
非常に薄い（1000Å）ベース幅とすることが可能であ
る。
HBTは論理的には非常に優秀な性能（詳細はHerbert K
roemer著PROC.IEEE,Vol.70,No.1 1982年１月のレビュー
を参照）を提供するが、残念ながらそれらは製造が非常
に困難である。HBTで得られる優れた特性は、部分的に
はGaAsの優れた電気特性によるものであるが、主として
AlGaAsとGaAsを使用することにより高品質のヘテロ接合
を得ることができるためである。残念ながらGaAsのHBT
の製造は、GaAsの処理に固有の困難な問題があるため、
非常に複雑である。特に、自然酸化物の存在しないエッ
チングおよび非選択的堆積法を使用しなければならない
制約があるため、GaAs装置の本質的にプレーナ型にする
ことができない。したがって、GaAsによって提供される
動作速度が高い利点を得るためには製造費用が著しく増
加する。したがって、近年これらの費用を減少させ、そ
の一方で改良された動作速度が得られるHBTの開発へ努
力がなされている。
roemer著PROC.IEEE,Vol.70,No.1 1982年１月のレビュー
を参照）を提供するが、残念ながらそれらは製造が非常
に困難である。HBTで得られる優れた特性は、部分的に
はGaAsの優れた電気特性によるものであるが、主として
AlGaAsとGaAsを使用することにより高品質のヘテロ接合
を得ることができるためである。残念ながらGaAsのHBT
の製造は、GaAsの処理に固有の困難な問題があるため、
非常に複雑である。特に、自然酸化物の存在しないエッ
チングおよび非選択的堆積法を使用しなければならない
制約があるため、GaAs装置の本質的にプレーナ型にする
ことができない。したがって、GaAsによって提供される
動作速度が高い利点を得るためには製造費用が著しく増
加する。したがって、近年これらの費用を減少させ、そ
の一方で改良された動作速度が得られるHBTの開発へ努
力がなされている。
シリコンの処理は比較的容易であり、またシリコンは
容易に入手ができるから、現在実用されるシリコン技術
に適合するHBTを開発することは非常に好ましいことで
ある。いくつかのシリコンをベースとして使用した広ギ
ャップのエミッタのトランジスタが報告されている。例
えば、燐化ガリウム・シリコンのトランジスタが試作さ
れたがその結果は失望するものであり、シリコンのベー
ス上に多量にドープされた“多結晶”シリコンエミッタ
（ベースの単結晶シリコンよりも広いバンドギャップを
有する多結晶／アモルファスシリコンのエミッタ）を成
長させた装置によって特性は可成り改善されるが、しか
し未だに前記のAlGaAs/GaAsトランジスタによって得ら
れた性能に比較するとはるかに劣ったものである。
容易に入手ができるから、現在実用されるシリコン技術
に適合するHBTを開発することは非常に好ましいことで
ある。いくつかのシリコンをベースとして使用した広ギ
ャップのエミッタのトランジスタが報告されている。例
えば、燐化ガリウム・シリコンのトランジスタが試作さ
れたがその結果は失望するものであり、シリコンのベー
ス上に多量にドープされた“多結晶”シリコンエミッタ
（ベースの単結晶シリコンよりも広いバンドギャップを
有する多結晶／アモルファスシリコンのエミッタ）を成
長させた装置によって特性は可成り改善されるが、しか
し未だに前記のAlGaAs/GaAsトランジスタによって得ら
れた性能に比較するとはるかに劣ったものである。
したがって、HBTの研究は現在ではGaAsの使用に集中
している。
している。
本発明の目的は、既知のシリコン処理技術に十分に適
合する製造方法で製造することのできるHBTを提供する
ことである。
合する製造方法で製造することのできるHBTを提供する
ことである。
本発明は、シリコン・ゲルマニウム合金で構成され、
格子に歪みを有するベース層上に成長されたシリコンの
エピタキシャル層を含むエミッタを具備し、格子の歪み
はエミッタ・ベース接合で予め定められた価電子帯オフ
セットを生成する程度のものであり、シリコン・ゲルマ
ニウム合金のベースはエピタキシャルにシリコンの｛10
0｝平面上に成長され、ベースは多量にｐ型不純物でド
ープされているヘテロ接合バイポーラnpnトランジスタ
において、エミッタとベースとの間の境界面から0.15マ
イクロメータ以内のエミッタ領域はベースよりも低い不
純物濃度でドープされていることを特徴とする。
格子に歪みを有するベース層上に成長されたシリコンの
エピタキシャル層を含むエミッタを具備し、格子の歪み
はエミッタ・ベース接合で予め定められた価電子帯オフ
セットを生成する程度のものであり、シリコン・ゲルマ
ニウム合金のベースはエピタキシャルにシリコンの｛10
0｝平面上に成長され、ベースは多量にｐ型不純物でド
ープされているヘテロ接合バイポーラnpnトランジスタ
において、エミッタとベースとの間の境界面から0.15マ
イクロメータ以内のエミッタ領域はベースよりも低い不
純物濃度でドープされていることを特徴とする。
好ましい実施例では、シリコンおよびゲルマニウムベ
ース層のゲルマニウム含有量は12％乃至20％程度であ
り、好ましくは少なくとも15％である。
ース層のゲルマニウム含有量は12％乃至20％程度であ
り、好ましくは少なくとも15％である。
シリコンゲルマニウム合金ベースを使用すると、ヘテ
ロ層の成長のための装置を除けば、通常のシリコン処理
段階に使用される装置で製造することが可能である。ヘ
テロ層は、分子線エピタキシ（MBE）を使用して成長さ
れる。
ロ層の成長のための装置を除けば、通常のシリコン処理
段階に使用される装置で製造することが可能である。ヘ
テロ層は、分子線エピタキシ（MBE）を使用して成長さ
れる。
本発明の実施例は、添付図面を参照することで説明さ
れるであろう。
れるであろう。
第１図は、シリコン伝導帯の６重縮退を示す。
第2a図は、歪んだ｛100｝Si・Ge層の伝導帯の４重縮
退を示す。
退を示す。
第2b図は、歪んだシリコンの伝導帯の２重縮退を示
す。
す。
第３図は、｛100｝Si:Si・Geにおけるバンドの不連続
を示す。
を示す。
第４図は、通常のシリコンバイポーラトランジスタの
バンド構造を示す。
バンド構造を示す。
第５図は、同様の通常のシリコントランジスタのドー
ピングレベルを示す。
ピングレベルを示す。
第６図は、Si:Si−Geを使用するHBTのバンド構造を示
す。
す。
第７図は、ベースにおける15％ゲルマニウム含有する
HBTのドーピングレベルを示す。
HBTのドーピングレベルを示す。
第８図は、単一のメサエッチングHBTを示す。
シリコンおよびゲルマニウムは異なった格子定数を有
するので、合金層におけるシリコンとゲルマニウムの相
対比率を調節することによって格子歪みを生成すること
が可能である。この方法によって、バンド構造およびバ
ンドオフセットを巧みに処理し、電荷キャリアの移動度
を変化させることが可能である。すなわち、例えば格子
の歪みはこのようにシリコン・ゲルマニウム合金層にお
けるシリコンとゲルマニウムの相対比率を調節すること
によって低移動度の伝導帯と高移動度の伝導帯との間の
エネルギ分離がコレクタに向かって増加するようにベー
ス内でその深さ方向で調整されることができる。ただ
し、ベース層の厚さが過度に増加すると欠陥を生じるの
で、層の厚さは制限され、決定手的な厚さはシリコン・
ゲルマニウム合金中のゲルマニウムの比率に依存してい
る。
するので、合金層におけるシリコンとゲルマニウムの相
対比率を調節することによって格子歪みを生成すること
が可能である。この方法によって、バンド構造およびバ
ンドオフセットを巧みに処理し、電荷キャリアの移動度
を変化させることが可能である。すなわち、例えば格子
の歪みはこのようにシリコン・ゲルマニウム合金層にお
けるシリコンとゲルマニウムの相対比率を調節すること
によって低移動度の伝導帯と高移動度の伝導帯との間の
エネルギ分離がコレクタに向かって増加するようにベー
ス内でその深さ方向で調整されることができる。ただ
し、ベース層の厚さが過度に増加すると欠陥を生じるの
で、層の厚さは制限され、決定手的な厚さはシリコン・
ゲルマニウム合金中のゲルマニウムの比率に依存してい
る。
バンド構造および伝導帯のエネルギについて説明する
と、歪みのないSiGe合金において、伝導帯はゲルマニウ
ムのモル率が約85％を越えるまでSiとの類似性を保持す
る。それは、＜100＞方向のそれぞれに位置する伝導帯
の最小をもつ６重縮退を有する（第１図参照）。すなわ
ち、所定の方向で移動する電子に対する実効質量は全部
の６個で最小について平均される。それはこれらがほぼ
等しく占有されているからである。＜100＞方向におい
て、静止した電子の質量をm0とすると、２個の重い縦の
質量（0.98m0）および４個の軽い横の質量（0.19m0）に
ついて平均され、平均質量0.45m0を与える。しかし｛10
0｝Si平面上で成長されたSiGe合金に対しては、ユニッ
トセルはその平面で互いに原子を近付けようとすること
によって、立方系から斜方晶系へ歪められる。これは伝
導帯の６重縮退を破壊し、例えばGe含有量が20％の時に
は約150乃至170meVの範囲で２個の伝導帯の最小のエネ
ルギを増加させ、また残りの４個の伝導帯の最小のエネ
ルギを低下させる。したがって第2a図に示されるように
最も低い伝導帯は同一平面にある４個のローブのみから
なる４重伝導帯縮退となり、この層を横断する電子は軽
い横の電子質量となる。そのため実効質量は、シリコン
のものと同様である横断質量のそれに低下される。した
がって歪んだ層において、電子の実効質量は減少され、
その移動度は同様の組成の歪んでいない合金よりも増加
する。４重縮退の伝導帯エネルギはシリコン・ゲルマニ
ウム合金中のシリコンとゲルマニウムの相対比率によっ
て異なり、したがって移動度もシリコンとゲルマニウム
の相対比率によって変化する。また、このとき成長され
るSiGeの基体となるシリコンは第2b図に示されるように
歪んだシリコンの伝導帯の２重縮退を示す。したがっ
て、前述のように低移動度の伝導帯と高移動度の伝導帯
との間のエネルギ分離がコレクタに向かって増加するよ
うにするためには、低移動度のシリコンの伝導帯の２重
縮退ので伝導帯と高移動度のシリコン・ゲルマニウム合
金の４重縮退の伝導帯のエネルギ分離がコレクタに向か
って増加するようにベース領域の深さ方向においてシリ
コン・ゲルマニウム合金中のシリコンとゲルマニウムの
相対比率を調整して伝導帯格子の歪みをベース内でその
深さ方向で調整されるようにする。なお、移動度は実効
質量の直接の尺度ではなく、実効質量が小さいことが移
動度が高いことを意味するものではない。
と、歪みのないSiGe合金において、伝導帯はゲルマニウ
ムのモル率が約85％を越えるまでSiとの類似性を保持す
る。それは、＜100＞方向のそれぞれに位置する伝導帯
の最小をもつ６重縮退を有する（第１図参照）。すなわ
ち、所定の方向で移動する電子に対する実効質量は全部
の６個で最小について平均される。それはこれらがほぼ
等しく占有されているからである。＜100＞方向におい
て、静止した電子の質量をm0とすると、２個の重い縦の
質量（0.98m0）および４個の軽い横の質量（0.19m0）に
ついて平均され、平均質量0.45m0を与える。しかし｛10
0｝Si平面上で成長されたSiGe合金に対しては、ユニッ
トセルはその平面で互いに原子を近付けようとすること
によって、立方系から斜方晶系へ歪められる。これは伝
導帯の６重縮退を破壊し、例えばGe含有量が20％の時に
は約150乃至170meVの範囲で２個の伝導帯の最小のエネ
ルギを増加させ、また残りの４個の伝導帯の最小のエネ
ルギを低下させる。したがって第2a図に示されるように
最も低い伝導帯は同一平面にある４個のローブのみから
なる４重伝導帯縮退となり、この層を横断する電子は軽
い横の電子質量となる。そのため実効質量は、シリコン
のものと同様である横断質量のそれに低下される。した
がって歪んだ層において、電子の実効質量は減少され、
その移動度は同様の組成の歪んでいない合金よりも増加
する。４重縮退の伝導帯エネルギはシリコン・ゲルマニ
ウム合金中のシリコンとゲルマニウムの相対比率によっ
て異なり、したがって移動度もシリコンとゲルマニウム
の相対比率によって変化する。また、このとき成長され
るSiGeの基体となるシリコンは第2b図に示されるように
歪んだシリコンの伝導帯の２重縮退を示す。したがっ
て、前述のように低移動度の伝導帯と高移動度の伝導帯
との間のエネルギ分離がコレクタに向かって増加するよ
うにするためには、低移動度のシリコンの伝導帯の２重
縮退ので伝導帯と高移動度のシリコン・ゲルマニウム合
金の４重縮退の伝導帯のエネルギ分離がコレクタに向か
って増加するようにベース領域の深さ方向においてシリ
コン・ゲルマニウム合金中のシリコンとゲルマニウムの
相対比率を調整して伝導帯格子の歪みをベース内でその
深さ方向で調整されるようにする。なお、移動度は実効
質量の直接の尺度ではなく、実効質量が小さいことが移
動度が高いことを意味するものではない。
なお、ヘテロ構造が｛111｝平面上で成長される場合
は、歪みは立方系から６角系になる。生じた結晶の６重
対称は残存し、伝導帯の縮退は分離されず、電子の実効
質量が著しく変化することはない。
は、歪みは立方系から６角系になる。生じた結晶の６重
対称は残存し、伝導帯の縮退は分離されず、電子の実効
質量が著しく変化することはない。
ヘテロ構造に関連される移動速度化に加えて、異なる
構成の層は異なるバンドギャップおよびオフセットを有
する。SiGe層が｛100｝Si基体上に成長される場合に、
伝導帯にも小さな不連続があるが、価電子帯にははるか
に大きな不連続がある。SiGe基体（Si上に成長された単
なる厚いSiGe緩和層であってもよい）上の成長の結果、
第３図に示すように両方のバンドで不連続が存在する。
この不連続は歪みの程度とSiGe合金の組成との両者によ
って変化する。
構成の層は異なるバンドギャップおよびオフセットを有
する。SiGe層が｛100｝Si基体上に成長される場合に、
伝導帯にも小さな不連続があるが、価電子帯にははるか
に大きな不連続がある。SiGe基体（Si上に成長された単
なる厚いSiGe緩和層であってもよい）上の成長の結果、
第３図に示すように両方のバンドで不連続が存在する。
この不連続は歪みの程度とSiGe合金の組成との両者によ
って変化する。
＜111＞方向において、価電子帯のオフセットは＜100
＞方向のそれと同様であるが、しかしSiの伝導帯は全基
体に対してSiGeのそれより低い。
＞方向のそれと同様であるが、しかしSiの伝導帯は全基
体に対してSiGeのそれより低い。
第４図は、通常のバイアス状態下における通常のnpn
シリコントランジスタのバンド構造図を示す。エミッタ
が非常に多量にドープをされなければならないので、狭
いバンドギャップとなり、ベース−エミッタ接合で電子
よりもホールに対するバリアが小さい。良好な設計のト
ランジスタの電流利得は、主としてこの接合を横切る電
子とホールの比率によって与えられるので、ベースはエ
ミッタよりもはるかに低い不純物濃度でなければならな
い。これはまた絶縁破壊を阻止するためにも必要であ
る。高周波動作のためにはベースは狭くなければならな
い。すなわち、電子はベースを横切ってkT/qの低い実効
加速電圧によってドリフトするからである。ここで、ｋ
はボルツマン定数、Ｔは絶対温度、ｑは電荷である。コ
レクタは、空乏層がベース内よりもむしろコレクタ内に
あるように低い不純物濃度を有しなければならない。そ
うでなければベースは、非常に低いコレクタ電圧でパン
チスルー現象を起こす。これは大きい空乏領域を与え、
たとえ電子が飽和されたドリフト速度でこの空乏領域を
通過するとしても走行時間は大きくなる。そのためパン
チスルー電圧とコレクタの走行時間とコレクタのキャパ
シタンス値との間で妥協が行われ、コレクタの深い部分
には第５図に示されているように不純物のドープが行わ
れる。典型的なドーピング状態が第５図に示されてい
る。
シリコントランジスタのバンド構造図を示す。エミッタ
が非常に多量にドープをされなければならないので、狭
いバンドギャップとなり、ベース−エミッタ接合で電子
よりもホールに対するバリアが小さい。良好な設計のト
ランジスタの電流利得は、主としてこの接合を横切る電
子とホールの比率によって与えられるので、ベースはエ
ミッタよりもはるかに低い不純物濃度でなければならな
い。これはまた絶縁破壊を阻止するためにも必要であ
る。高周波動作のためにはベースは狭くなければならな
い。すなわち、電子はベースを横切ってkT/qの低い実効
加速電圧によってドリフトするからである。ここで、ｋ
はボルツマン定数、Ｔは絶対温度、ｑは電荷である。コ
レクタは、空乏層がベース内よりもむしろコレクタ内に
あるように低い不純物濃度を有しなければならない。そ
うでなければベースは、非常に低いコレクタ電圧でパン
チスルー現象を起こす。これは大きい空乏領域を与え、
たとえ電子が飽和されたドリフト速度でこの空乏領域を
通過するとしても走行時間は大きくなる。そのためパン
チスルー電圧とコレクタの走行時間とコレクタのキャパ
シタンス値との間で妥協が行われ、コレクタの深い部分
には第５図に示されているように不純物のドープが行わ
れる。典型的なドーピング状態が第５図に示されてい
る。
ベースおよびコレクタを移動する電子のための必要な
時間に加えて、エミッタ抵抗とベース・エミッタキャパ
シタンスおよびベース・コレクタキャパシタンスを合計
との積によって与えられる走行時間成分がある。エミッ
タ抵抗はダイオードの領域抵抗であるので、その値はエ
ミッタ電流が増加するにしたがって低下する。したがっ
てトランジスタは、最良の動作速度を得るための電流密
度の可能な限り高い値で動作されなければならない。し
かしながらエミッタからベースに注入される電子の密度
が非常に大きくなるとき、ベース−コレクタ接合はコレ
クタ内に押込まれ（Kirk効果）、電子がベースを横切っ
てドリフトするために必要な時間は急激に増加する。し
たがってベースドーピングに関係付けられる自然の最大
の動作電流がある。
時間に加えて、エミッタ抵抗とベース・エミッタキャパ
シタンスおよびベース・コレクタキャパシタンスを合計
との積によって与えられる走行時間成分がある。エミッ
タ抵抗はダイオードの領域抵抗であるので、その値はエ
ミッタ電流が増加するにしたがって低下する。したがっ
てトランジスタは、最良の動作速度を得るための電流密
度の可能な限り高い値で動作されなければならない。し
かしながらエミッタからベースに注入される電子の密度
が非常に大きくなるとき、ベース−コレクタ接合はコレ
クタ内に押込まれ（Kirk効果）、電子がベースを横切っ
てドリフトするために必要な時間は急激に増加する。し
たがってベースドーピングに関係付けられる自然の最大
の動作電流がある。
これらの個々の時定数の影響はフィギュア・オブ・メ
リット（性能指数）に集約される。すなわち、走行時間
の和に反比例する伝達周波数ftが与えられる。明らかに
このパラメータが大きくなるほど、より速い回路の動作
が可能である。しかしながら実際のトランジスタが使用
されるとき、回路はまたベース抵抗およびコレクタ・ベ
ースキャパシエタンスの時定数によっても遅くされる。
この影響を考慮して第２のフィギュア・オブ・メリット
fmaxは与えられる。ベースが低くドープされるので、ベ
ース抵抗は高く、非常に微小な寸法を使用することによ
ってのみ、fmaxを適切な大きさにすることができる。自
己整列バイポーラトランジスタは開発中であり、これら
はftが再度限定因数となるようにfmaxの非常に大きい値
を与える。しかしながら、10乃至15GHz以上のftの値を
通常の装置によって得ることは非常に困難である。
リット（性能指数）に集約される。すなわち、走行時間
の和に反比例する伝達周波数ftが与えられる。明らかに
このパラメータが大きくなるほど、より速い回路の動作
が可能である。しかしながら実際のトランジスタが使用
されるとき、回路はまたベース抵抗およびコレクタ・ベ
ースキャパシエタンスの時定数によっても遅くされる。
この影響を考慮して第２のフィギュア・オブ・メリット
fmaxは与えられる。ベースが低くドープされるので、ベ
ース抵抗は高く、非常に微小な寸法を使用することによ
ってのみ、fmaxを適切な大きさにすることができる。自
己整列バイポーラトランジスタは開発中であり、これら
はftが再度限定因数となるようにfmaxの非常に大きい値
を与える。しかしながら、10乃至15GHz以上のftの値を
通常の装置によって得ることは非常に困難である。
これに対して、本発明の広ギャップエミッタのHBTは
エミッタ中へのホールの注入を阻止するエネルギバリア
があるために、多量にドープされたベースに対してさえ
も高い利得を許容する。したがってベース抵抗は非常に
低くなることができる。さらに重要なことは、ベースは
高い注入レベルまでKirk効果によってコレクタ内に押込
まれて広くなることがなく、トランジスタは著しく高い
注入電流密度で動作させることがてきる、したがってエ
ミッタ充電時間を減少する。また、コレクタの不純物の
ドープは、ベース内へ空乏領域を押込むことなしに増大
されることが可能であり、コレクタ中の走行時間もまた
減少される。従来のトランジスタに比較してベース幅は
動作電圧に敏感でないので、ベース幅はその走行時間を
減少するために多少小さくすることができる。最後に、
｛100｝平面における歪んだSiGe層がベース用に使用さ
れる場合、予想される移動度はさらにベースの走行時間
を減少する。
エミッタ中へのホールの注入を阻止するエネルギバリア
があるために、多量にドープされたベースに対してさえ
も高い利得を許容する。したがってベース抵抗は非常に
低くなることができる。さらに重要なことは、ベースは
高い注入レベルまでKirk効果によってコレクタ内に押込
まれて広くなることがなく、トランジスタは著しく高い
注入電流密度で動作させることがてきる、したがってエ
ミッタ充電時間を減少する。また、コレクタの不純物の
ドープは、ベース内へ空乏領域を押込むことなしに増大
されることが可能であり、コレクタ中の走行時間もまた
減少される。従来のトランジスタに比較してベース幅は
動作電圧に敏感でないので、ベース幅はその走行時間を
減少するために多少小さくすることができる。最後に、
｛100｝平面における歪んだSiGe層がベース用に使用さ
れる場合、予想される移動度はさらにベースの走行時間
を減少する。
したがってシリコン・ゲルマニウム合金を使用するHB
Tは、ftをシリコンバイポーラトランジスタにより得ら
れる値より上に実質的に増大する方法を提供する。0.15
乃至0.2μｍのベース幅で20GHzのftを得ることは容易で
あり、より狭い寸法ではさらに改良が可能である。
Tは、ftをシリコンバイポーラトランジスタにより得ら
れる値より上に実質的に増大する方法を提供する。0.15
乃至0.2μｍのベース幅で20GHzのftを得ることは容易で
あり、より狭い寸法ではさらに改良が可能である。
前記の論理によって｛100｝平面のSiコレクタ上にエ
ピタキシャル成長されたSiGeよりなるベースとSiエミッ
タとを使用したトランジスタが得られる。第６図は、そ
のような構造のトランジスタのバンド構造を示す。非常
に簡単な構造のSi・Ge HBTの１実施例が第８図に示さ
れている。このHBTの適切な不純物濃度分布が第７図に
示されている。この簡単な構造は、分子ビームエピタキ
シ（MBE）およびメサエッチングを使用することによっ
て容易に形成される。
ピタキシャル成長されたSiGeよりなるベースとSiエミッ
タとを使用したトランジスタが得られる。第６図は、そ
のような構造のトランジスタのバンド構造を示す。非常
に簡単な構造のSi・Ge HBTの１実施例が第８図に示さ
れている。このHBTの適切な不純物濃度分布が第７図に
示されている。この簡単な構造は、分子ビームエピタキ
シ（MBE）およびメサエッチングを使用することによっ
て容易に形成される。
0.15乃至0.2μｍのベース幅で、SiGe層におけるゲル
マニウム含有量は20％まで可能であり、それは約150meV
の価電子帯におけるバンドギャップの不連続を与え、そ
の一方でSi基体におけるSiGe層のエピタキシャル成長を
維持する。有用な結果はより低いゲルマニウム含有量に
よっても得られるけれども、SiGe層のゲルマニウム含有
量は15％以上であることが好ましい。ベースおよびエミ
ッタのGummel数を等しいと仮定すると、20％のゲルマニ
ウム含有量は300までの利得を与え、これはベースのGum
mel数がエミッタのGummel数を越えることを可能にす
る。1E19（E19とは指数が19、すなわち不純物ドープ濃
度の1019atom/cm3であることを意味する）の高いベース
不純物ドープ濃度と約1E18のエミッタ不純物ドープ濃度
とによって、100までの利得は得られる。これは、所望
される３乃至5Vのエミッタ・ベース破壊電圧を与えるた
めの理想値である。エミッタにコンタクトを形成するた
めには、この不純物ドープ濃度は十分なものではない
が、エミッタの表面、すなわちベースから少なくとも0.
15乃至0.2μｍの距離では増加しても影響はない。コレ
クタは、十分に短い走行時間および十分な破壊電圧を与
えるために、1E16から2E16の不純物ドープ濃度（2E16は
２×1016atom/cm3）でドープされることができるが、し
かし約0.2乃至0.5μｍの距離は1E19の不純物ドープ濃度
に立上がったバリア層としなければならない。この不純
物ドープ分布によってコレクタは、エミッタ接合におけ
るバンドギャップ差が価電子帯で伝導帯より大きく現れ
ることを確実にするためにシリコンでなければならな
い。コレクタ接合におけるバンドの不連続は供給された
バイアスによってあまり影響はなくなる。
マニウム含有量は20％まで可能であり、それは約150meV
の価電子帯におけるバンドギャップの不連続を与え、そ
の一方でSi基体におけるSiGe層のエピタキシャル成長を
維持する。有用な結果はより低いゲルマニウム含有量に
よっても得られるけれども、SiGe層のゲルマニウム含有
量は15％以上であることが好ましい。ベースおよびエミ
ッタのGummel数を等しいと仮定すると、20％のゲルマニ
ウム含有量は300までの利得を与え、これはベースのGum
mel数がエミッタのGummel数を越えることを可能にす
る。1E19（E19とは指数が19、すなわち不純物ドープ濃
度の1019atom/cm3であることを意味する）の高いベース
不純物ドープ濃度と約1E18のエミッタ不純物ドープ濃度
とによって、100までの利得は得られる。これは、所望
される３乃至5Vのエミッタ・ベース破壊電圧を与えるた
めの理想値である。エミッタにコンタクトを形成するた
めには、この不純物ドープ濃度は十分なものではない
が、エミッタの表面、すなわちベースから少なくとも0.
15乃至0.2μｍの距離では増加しても影響はない。コレ
クタは、十分に短い走行時間および十分な破壊電圧を与
えるために、1E16から2E16の不純物ドープ濃度（2E16は
２×1016atom/cm3）でドープされることができるが、し
かし約0.2乃至0.5μｍの距離は1E19の不純物ドープ濃度
に立上がったバリア層としなければならない。この不純
物ドープ分布によってコレクタは、エミッタ接合におけ
るバンドギャップ差が価電子帯で伝導帯より大きく現れ
ることを確実にするためにシリコンでなければならな
い。コレクタ接合におけるバンドの不連続は供給された
バイアスによってあまり影響はなくなる。
本発明のトランジスタは、第８図に示されるような簡
単な構造であり、コレクタコンタクトはウエハの背面に
設けることができ、エミッタ面積はメサエッチング技術
によって限定することができる。ベース層に直角のメサ
エッチングは、ベース・コレクタ接合面積を減少するた
めに有効であるが、このエッチングは正確に制御される
必要はない。第８図はこの方法で形成された構造を示し
ている。
単な構造であり、コレクタコンタクトはウエハの背面に
設けることができ、エミッタ面積はメサエッチング技術
によって限定することができる。ベース層に直角のメサ
エッチングは、ベース・コレクタ接合面積を減少するた
めに有効であるが、このエッチングは正確に制御される
必要はない。第８図はこの方法で形成された構造を示し
ている。
集積された装置では、もちろん誘電体および金属層を
堆積させる必要がある。これはシリコン処理において通
常使用される技術を使用して行われることができる。高
性能の装置のために、選択エピタキシはベース面積を減
少する方法を提供し、また初めの処理の後でヘテロエピ
タキシの導入を可能にする。これは歪んだ材料の温度サ
イクルによる問題を避けることを可能にする。
堆積させる必要がある。これはシリコン処理において通
常使用される技術を使用して行われることができる。高
性能の装置のために、選択エピタキシはベース面積を減
少する方法を提供し、また初めの処理の後でヘテロエピ
タキシの導入を可能にする。これは歪んだ材料の温度サ
イクルによる問題を避けることを可能にする。
Claims (7)
- 【請求項１】シリコン・ゲルマニウム合金で構成されて
いる格子に歪みを有するベース層と、このベース層上に
成長されたシリコンのエピタキシャル層で構成されてい
るエミッタとを具備し、格子の歪みはエミッタ・ベース
接合で予め定められた価電子帯オフセットを生成する程
度のものであり、シリコン・ゲルマニウム合金のベース
はエピタキシャルにシリコンの｛100｝平面上に成長さ
れ、ベースは多量にｐ型不純物でドープされているヘテ
ロ接合バイポーラnpnトランジスタにおいて、 エミッタとベースとの間の境界面から0.15マイクロメー
タ以内のエミッタ領域はベースよりも低い不純物濃度で
ドープされていることを特徴とするヘテロ接合バイポー
ラnpnトランジスタ。 - 【請求項２】エミッタ領域はエミッタとベースとの境界
面から0.15マイクロメータの範囲内で約1E18までの濃度
でドープされ、ベースは1E19までの濃度でドープされて
いる請求項１記載のヘテロ接合バイポーラnpnトランジ
スタ。 - 【請求項３】格子の歪みが、それによってベースの電子
の実効移動度が同し組成の歪みのない材料のベースの電
子の実効移動度に比較して増加されるように選定されて
いる請求項１または２記載のヘテロ接合バイポーラnpn
トランジスタ。 - 【請求項４】格子の歪みは、コレクタのシリコンの２重
縮退伝導帯と、シリコン・ゲルマニウム合金よりなるベ
ース層の４重縮退伝導帯との間のエネルギ分離がベース
層中においてコレクタに向かって増加されるように、ベ
ース層を構成するシリコン・ゲルマニウム合金のシリコ
ンとゲルマニウムの比率がベースの深さ方向で調整され
ている請求項１乃至３のいずれか１項記載のヘテロ接合
バイポーラnpnトランジスタ。 - 【請求項５】ベース層のシリコン・ゲルマニウム合金の
ゲルマニウム含有量が12％乃至20％の範囲である請求項
１乃至４のいずれか１項記載のヘテロ接合バイポーラnp
nトランジスタ。 - 【請求項６】ベース層のシリコン・ゲルマニウム合金の
ゲルマニウム含有量が15％以上である請求項５記載のヘ
テロ接合バイポーラnpnトランジスタ。 - 【請求項７】トランジスタが選択的エピタキシによって
製造されている請求項１乃至６のいずれか１項記載のヘ
テロ接合バイポーラnpnトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8708926 | 1987-04-14 | ||
| GB878708926A GB8708926D0 (en) | 1987-04-14 | 1987-04-14 | Bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02504205A JPH02504205A (ja) | 1990-11-29 |
| JP2644022B2 true JP2644022B2 (ja) | 1997-08-25 |
Family
ID=10615807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63503072A Expired - Lifetime JP2644022B2 (ja) | 1987-04-14 | 1988-04-14 | ヘテロ接合バイポーラｎｐｎトランジスタ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5006912A (ja) |
| EP (1) | EP0360804B1 (ja) |
| JP (1) | JP2644022B2 (ja) |
| AT (1) | ATE110190T1 (ja) |
| DE (1) | DE3851147T2 (ja) |
| GB (1) | GB8708926D0 (ja) |
| HK (1) | HK137296A (ja) |
| WO (1) | WO1988008206A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440928B1 (ko) * | 2006-03-21 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| US5198689A (en) * | 1988-11-30 | 1993-03-30 | Fujitsu Limited | Heterojunction bipolar transistor |
| JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US5159424A (en) * | 1988-12-10 | 1992-10-27 | Canon Kabushiki Kaisha | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
| EP0380077A3 (en) * | 1989-01-25 | 1990-09-12 | Hitachi, Ltd. | Transistor provided with strained germanium layer |
| US5241197A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Transistor provided with strained germanium layer |
| DE3930536A1 (de) * | 1989-09-13 | 1991-03-21 | Licentia Gmbh | Verfahren zur herstellung eines silizium-bipolartransistors |
| US5102810A (en) * | 1990-03-13 | 1992-04-07 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| DE59010471D1 (de) * | 1990-06-07 | 1996-10-02 | Siemens Ag | Verfahren zur Herstellung von Bipolartransistoren mit extrem reduzierter Basis-Kollektor-Kapazität |
| US5105250A (en) * | 1990-10-09 | 1992-04-14 | Motorola, Inc. | Heterojunction bipolar transistor with a thin silicon emitter |
| EP0483487B1 (en) * | 1990-10-31 | 1995-03-01 | International Business Machines Corporation | Self-aligned epitaxial base transistor and method for fabricating same |
| US5240876A (en) * | 1991-02-22 | 1993-08-31 | Harris Corporation | Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process |
| US5218213A (en) * | 1991-02-22 | 1993-06-08 | Harris Corporation | SOI wafer with sige |
| JP2855908B2 (ja) * | 1991-09-05 | 1999-02-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3132101B2 (ja) * | 1991-11-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| JP2582519B2 (ja) * | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| US5304816A (en) * | 1992-11-25 | 1994-04-19 | At&T Bell Laboratories | Article comprising a "ballistic" heterojunction bipolar transistor |
| US5523243A (en) * | 1992-12-21 | 1996-06-04 | International Business Machines Corporation | Method of fabricating a triple heterojunction bipolar transistor |
| US5389803A (en) * | 1993-03-29 | 1995-02-14 | International Business Machines Corporation | High-gain Si/SiGe MIS heterojunction bipolar transistors |
| US5685946A (en) * | 1993-08-11 | 1997-11-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices |
| US5422502A (en) * | 1993-12-09 | 1995-06-06 | Northern Telecom Limited | Lateral bipolar transistor |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| US5583059A (en) * | 1994-06-01 | 1996-12-10 | International Business Machines Corporation | Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI |
| US5461245A (en) * | 1994-08-24 | 1995-10-24 | At&T Corp. | Article comprising a bipolar transistor with floating base |
| DE19824110A1 (de) * | 1998-05-29 | 1999-12-09 | Daimler Chrysler Ag | Resonanz Phasen Transistor mit Laufzeitverzögerung |
| US6211562B1 (en) | 1999-02-24 | 2001-04-03 | Micron Technology, Inc. | Homojunction semiconductor devices with low barrier tunnel oxide contacts |
| SE516338C2 (sv) * | 1999-05-31 | 2001-12-17 | Ericsson Telefon Ab L M | RF-effekttransistor med kollektor upp |
| DE19940278A1 (de) * | 1999-08-26 | 2001-03-08 | Inst Halbleiterphysik Gmbh | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung |
| US6573539B2 (en) * | 2000-01-10 | 2003-06-03 | International Business Machines Corporation | Heterojunction bipolar transistor with silicon-germanium base |
| US6437376B1 (en) * | 2000-03-01 | 2002-08-20 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) with three-dimensional base contact |
| US6365479B1 (en) * | 2000-09-22 | 2002-04-02 | Conexant Systems, Inc. | Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure |
| US6552406B1 (en) | 2000-10-03 | 2003-04-22 | International Business Machines Corporation | SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks |
| US6767842B2 (en) * | 2002-07-09 | 2004-07-27 | Lsi Logic Corporation | Implementation of Si-Ge HBT with CMOS process |
| US7439558B2 (en) * | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7528065B2 (en) * | 2006-01-17 | 2009-05-05 | International Business Machines Corporation | Structure and method for MOSFET gate electrode landing pad |
| JP2007250903A (ja) | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US20100117059A1 (en) * | 2006-08-11 | 2010-05-13 | Paul Scherrer Institut | Light modulation comprising si-ge quantum well layers |
| US20080179636A1 (en) * | 2007-01-27 | 2008-07-31 | International Business Machines Corporation | N-fets with tensilely strained semiconductor channels, and method for fabricating same using buried pseudomorphic layers |
| US9653639B2 (en) * | 2012-02-07 | 2017-05-16 | Apic Corporation | Laser using locally strained germanium on silicon for opto-electronic applications |
| CN108258032B (zh) * | 2018-01-19 | 2021-04-20 | 重庆邮电大学 | 一种采用组合发射区的异质结双极晶体管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3275906A (en) * | 1962-08-20 | 1966-09-27 | Nippon Electric Co | Multiple hetero-layer composite semiconductor device |
| DE2719464A1 (de) * | 1977-04-30 | 1978-12-21 | Erich Dr Kasper | Verfahren zur herstellung von bipolaren hochfrequenztransistoren |
| US4529455A (en) * | 1983-10-28 | 1985-07-16 | At&T Bell Laboratories | Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy |
| JPS63118485A (ja) * | 1986-11-05 | 1988-05-23 | ナショナル住宅産業株式会社 | 壁 |
-
1987
- 1987-04-14 GB GB878708926A patent/GB8708926D0/en active Pending
-
1988
- 1988-04-14 US US07/368,362 patent/US5006912A/en not_active Expired - Lifetime
- 1988-04-14 WO PCT/GB1988/000289 patent/WO1988008206A1/en active IP Right Grant
- 1988-04-14 EP EP88903305A patent/EP0360804B1/en not_active Expired - Lifetime
- 1988-04-14 JP JP63503072A patent/JP2644022B2/ja not_active Expired - Lifetime
- 1988-04-14 AT AT88903305T patent/ATE110190T1/de not_active IP Right Cessation
- 1988-04-14 DE DE3851147T patent/DE3851147T2/de not_active Expired - Lifetime
-
1996
- 1996-07-25 HK HK137296A patent/HK137296A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440928B1 (ko) * | 2006-03-21 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3851147T2 (de) | 1995-02-23 |
| HK137296A (en) | 1996-08-02 |
| US5006912A (en) | 1991-04-09 |
| JPH02504205A (ja) | 1990-11-29 |
| ATE110190T1 (de) | 1994-09-15 |
| GB8708926D0 (en) | 1987-05-20 |
| EP0360804B1 (en) | 1994-08-17 |
| EP0360804A1 (en) | 1990-04-04 |
| WO1988008206A1 (en) | 1988-10-20 |
| DE3851147D1 (de) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US6821870B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| KR100354118B1 (ko) | 헤테로접합 바이폴라 트랜지스터의 실리콘-게르마늄베이스를 형성하기 위한 공정 | |
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH06163567A (ja) | Ｐｎ接合拡散障壁体 | |
| JP2600485B2 (ja) | 半導体装置 | |
| US20020179933A1 (en) | Vertical heterojunction bipolar transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| US6967144B1 (en) | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH02219234A (ja) | 半導体装置 | |
| US11195940B2 (en) | High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JPH02150032A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |