JP2582519B2

JP2582519B2 - バイポーラ・トランジスタおよびその製造方法

Info

Publication number: JP2582519B2
Application number: JP5151815A
Authority: JP
Inventors: デーヴィッド・カトラー・アールグレン; ジャック・オン・チュー; マーティン・レヴィッツ; ポール・アンドリュー・ロンスハイム; メアリー・ジョーゼフ・サッカマンゴ; デーヴィッド・アレン・サンダーランド
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-07-13
Filing date: 1993-06-23
Publication date: 1997-02-19
Anticipated expiration: 2012-02-19
Also published as: US5656514A; JPH0677245A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全般的には、バイポー
ラ・トランジスタの組立および構造に関し、より詳細に
は、高性能ヘテロ接合バイポーラ・トランジスタの組立
および構造に関する。

【０００２】

【従来の技術】バイポーラ・トランジスタは、その高速
切替能力および電流容量によって、引き続き集積回路に
おける基本回路素子として使用されている。したがっ
て、これまでバイポーラ・トランジスタには多数の改良
が施されてきて、小型化されデバイス形成の複雑さが軽
減されると同時に、性能能力が向上している。

【０００３】特に高性能なバイポーラ・トランジスタの
１つのタイプは、自己整合式ベース・トランジスタと呼
ばれるもので、その１例が米国特許第４３１９９３２号
で開示されている。この特許では、注入窓を介する注入
によって、盛り上がったサブコレクタ、真性ベースおよ
びエミッタを形成する方法が開示されている。ここで
は、方向性イオン・エッチングを使用して、窓の縁の絶
縁側壁を保存しながら、ポリシリコン・ベースに注入窓
を開けている。

【０００４】この自己整合式ポリシリコン・ベース・ト
ランジスタは、基板上に形成された絶縁体の開口内のサ
ブコレクタ上にベースおよびエミッタを形成することを
特徴とする。この発明では、ポリシリコンの第１の付着
によって外因性ベースが形成され、外因性ベースを貫通
する小さなエミッタ開口を介するドーピングによって真
性ベースが形成される。絶縁側壁を形成した後、同じ開
口を介する注入によってエミッタが形成される。あるい
は、第２のポリシリコン付着から、同じ開口を通る拡散
によってエミッタを形成することもでき、自己整合式二
重ポリシリコン・トランジスタとして知られるトランジ
スタが得られる。関連米国特許出願第０７／６４３９０
７号に開示されているように、自己整合式二重ポリシリ
コン・トランジスタは、単一基板上に相補型金属酸化膜
半導体（ＣＭＯＳ）トランジスタと共に組み立てること
ができる。この関連米国特許出願を、本明細書において
参照されたい。どちらの方法も、非常に薄い真性ベース
領域ときわめて小さな面積のベース・エミッタ接合が得
られ、高性能を得ることができる。

【０００５】バイポーラ・トランジスタにおけるヘテロ
接合の形成は、設計の柔軟性を増大させてトランジスタ
の性能を拡張する手段として広く認識されている。ベー
スのバンド・ギャップよりも広いバンド・ギャップを有
する半導体をエミッタに使用すると、デバイスの真性利
得が向上し、デバイスの電位プロファイルの再編成が可
能になる。ベースにおけるバンド・ギャップを階段状に
することによって、少数キャリアを加速しカットオフ周
波数および切替速度を高める、固有準電界が生成され
る。

【０００６】大部分のヘテロ接合トランジスタは一般
に、III−Ｖ族半導体材料の合金を使用して形成されて
いる。これは、電子移動度が高く、分子線エピタキシ
（ＭＢＥ）や金属有機化学蒸着（ＭＯＣＶＤ）などの先
端的結晶成長技術が利用できるためである。シリコン・
トランジスタにそのようなヘテロ接合デバイスを設ける
には、広いバンド・ギャップの材料（すなわち、ベース
上に成長させたＧａＰ、ＳｉＣ、または無定形Ｓｉ）を
使用する手法と、狭いバンド・ギャップの材料（すなわ
ちシリコン・コレクタとシリコン・エミッタの間に挟ま
れたＳｉＧｅ合金ベース）を使用する手法が開発されて
いる。後者のタイプのトランジスタは、シリコン／ゲル
マニウム・ヘテロ接合バイポーラ・トランジスタ（Ｓｉ
ＧｅＨＢＴ）と呼ばれている。

【０００７】同様に、ＳｉＧｅＨＢＴの設計でも２つ
の手法が開発されている。第１の手法では、エピタキシ
ャル成長させたシリコン・エミッタ層およびシリコン・
ベース層を形成する。これらの層はそれぞれ一様にドー
ピングされる。従来の（ホモ接合）バイポーラ接合トラ
ンジスタ（ＢＪＴ）で実施されているのとは逆に、エミ
ッタのドーパント濃度の方がベースの濃度よりも低くな
る。これによって、一定のベース抵抗に対してより薄い
ベースを使用することができ、ベース・エミッタ接合の
容量および電界が低下する。しかし、軽くドーピングさ
れたｎ型シリコンを超高真空化学蒸着法で成長させてＮ
ＰＮトランジスタを形成する際に、困難にぶつかった。
これらのデバイスは通常、非自己整合式ベース接点およ
びメサ分離を使用しているので、性能に限界がある。エ
ミッタ・ドーパントがベース接点から分離されないの
で、電流容量と、エミッタ・ベースの漏れおよびキャパ
シタンスの間でトレード・オフが必要なため、性能がさ
らに制限される。

【０００８】第２の手法では、トランジスタ構造は上述
の自己整合式二重ポリシリコン・トランジスタ構造の構
造と類似しており、エピタキシＳｉＧｅ層ベースが追加
されている。しかし、ドーピング・プロファイルは、通
常のバイポーラ接合トランジスタのドーピング・プロフ
ァイルと類似している。ポリシリコン・エミッタ接点か
らの拡散によって、エミッタ接点開口に自己整合した、
濃くドーピングされたエミッタ領域が生成される。また
この開口を介してエピタキシャル・ベース層にイオン注
入すると、コレクタ・ドーピングを局所的に増大させる
ことができ、コレクタ・キャパシタンスを増大させずに
電流容量を最適化することが可能となる。階段状の４５
ｎｍ幅のＳｉＧｅベースをこのタイプの構造に使用する
と、７５ＧＨｚのカットオフ周波数が生成される。しか
し、ベース・ドーピング・レベルに実際に限界があるた
めに、この性能をさらに向上できる範囲には限界があ
る。ベース・ドーピング・レベルによってエミッタ・ベ
ース接合フィールドが決定され、この接合フィールドに
よって漏れが発生し、制限しないかぎりエミッタ・キャ
パシタンスが高くなる。言い換えると、現在の性能要件
を満たすようにスケーリングしてこの設計を改善するこ
とはできない。また、ベースがきわめて薄いとは言えな
いので、ゲルマニウムのまたはその他の合金材料を高い
モル比で使用すると必ず、材料品質が劣化する。なぜな
ら、ゲルマニウムの合金化によって層がひずみ、したが
って層が不安定になる可能性があるからである。

【０００９】

【発明が解決しようとする課題】本発明の目的は、エミ
ッタ・ベース・ヘテロ接合から高い利得を引き出し、控
え目にドーピングされたエミッタによる高い電流容量を
併せ備え、エミッタ・ベースの漏れおよびキャパシタン
スが低く、信頼性が高い、トランジスタ構造を提供する
ことである。

【００１０】本発明の別の目的は、従来のトランジスタ
設計で高いエミッタ・ベース電界によって課される限界
を超えてドーピング・プロファイルをスケーリングして
も達成できない、高周波数性能を持つトランジスタを提
供することである。

【００１１】

【課題を解決するための手段】本発明の上記その他の目
的を達成するために、少なくとも１つのバンド・ギャッ
プ決定材料に関して所定の濃度プロファイルを有するエ
ミッタ・ベース・ヘテロ接合を含む層を付着する段階
と、所定の不純物濃度プロファイルに従って不純物を付
着する段階と、前記エミッタ・ベース・ヘテロ接合を含
む層上の絶縁体中にエミッタ開口を形成する段階と、前
記エミッタ・ベース・ヘテロ接合を含み前記エミッタ開
口と自己整合する層中への不純物注入によってトランジ
スタのエミッタを形成する段階とを含むプロセスによっ
て、エミッタ・ベース・ヘテロ接合およびレトログレー
ド・エミッタを備えたトランジスタ構造が提供される。
バンド・ギャップ決定材料の前記所定の濃度プロファイ
ルは、所定の厚さと、前記エミッタ・ベース・ヘテロ接
合を含む前記層（好ましくは、主にシリコンから構成さ
れる。）内の所定の位置とを有し、所定の最大濃度の達
して加速準電界を生成する領域上の三角形形状を含むこ
とを特徴とする。そして、所定の最大濃度は約１０〜３
０％、所定の位置は約３０〜１００ｎｍの範囲の深さで
あり、所定の厚さは約２０〜６０ｎｍの範囲であること
が好ましい。バンド・ギャップ決定材料は、ゲルマニウ
ムを含むことが好ましい。前記プロセスは、次第に変化
する合金組成（ゲルマニウム等）を形成して、加速準電
界を生成する段階を含むこともできる。

【００１２】本発明の別の態様では、エミッタ・ベース
・ヘテロ接合と、トランジスタのエミッタ接点開口とほ
ぼ同じ横寸法を持つレトログレード・エミッタとを含
み、任意選択で、同じ寸法のコレクタを含む、層を備え
たトランジスタが提供される。好ましいエミッタ・ベー
ス・ヘテロ接合の厚さは約９０ｎｍであり、所定の寸法
は、エミッタ・ベース・ヘテロ接合を含む層中で３０〜
６０ｎｍの深さである。

【００１３】本発明の別の態様では、少なくとも１つの
バンド・ギャップ決定材料に関して所定の濃度プロファ
イルを有するエミッタ・ベース・ヘテロ接合を含む層を
付着する段階と、所定の不純物濃度プロファイルに従っ
て不純物を付着する段階と、エミッタ・ベース・ヘテロ
接合を含む層上の絶縁体中にエミッタ開口を形成する段
階と、前記エミッタ・ベース・ヘテロ接合を含み前記エ
ミッタ開口と自己整合する層中への不純物注入によって
前記トランジスタのエミッタを形成する段階とを含む、
エミッタ・ベース・ヘテロ接合およびレトログレード・
エミッタを備えたトランジスタ構造を製作する方法が提
供される。

【００１４】

【実施例】図面、特に図１を参照すると、同じ基板上に
形成された同様なまたは異なる設計または技術による他
のデバイスから、本発明に従って形成されたトランジス
タを分離するための、ポリシリコンで充填した分離トレ
ンチ１１を含む基板１０が示されている。Ｎ⁺サブコレ
クタ１２が、基板内の、軽くドーピングされたＮ^-領域
１３より下のかなりの深さまで注入されている。あるい
は、Ｎ⁺サブコレクタ１２およびＮ^-領域１３を基板１０
の表面上に順次付着してもよい。Ｎ⁺リーチスルー領域
１４も、軽くドーピングされたＮ^-領域１３に注入され
ている。絶縁体のブランケット層１５およびＰ⁺ベース
・ブランケット層１６も、基板の表面上に付着されてい
る。組立工程中のこの時点では、構造は多数のトランジ
スタ設計と似ており、本発明の実施にあたってはさらに
詳細な説明は必要でない。

【００１５】この点に関して、図１ないし図６は、トラ
ンジスタ構造への本発明の一般的適用を示すものである
点に留意されたい。なぜなら、本発明は、多数の異なる
設計のトランジスタの性能を向上させるために適用可能
であるからである。したがって、図１ないし図６、特に
図４は、具体的に本発明に関する従来技術であるとは認
められない。ただし、特に図１ないし図３に示した構造
の一部は、既知のトランジスタ構造に類似している。た
とえば、S.E.フィッシャー（Fisher）他の論文"A 45 GH
z Strained-Layer SiGe Heterojunction Bipolar Trans
istor Fabricated With Low Temperature Epi"、IEDM T
ech.Dig.、p.890（1989年11月）では、同様なトランジ
スタ構造が開示されているが、本発明のようなレトログ
レード・エミッタ構造ではなく、濃くドーピングされた
ポリシリコン・エミッタを使用している。また、本発明
の出願人に譲渡された米国特許第４３１９９３２号は、
様々なエネルギーで自己整合式注入を使用して、盛り上
がったサブコレクタおよび真性ベースを形成している。

【００１６】下記の開示に関して本発明が容易に適用で
きる、外因性ベースと真性エピタキシャル・ベースを統
合する様々な技術を示す、トランジスタ設計の他の例
が、G.L.パットン（Patton）の論文"Graded-SiGe-Base,
Poly-Emitter HeterojunctionBipolar Transistors"、
IEEE Elec. Dev. Lett、EDL-10、p.534（1989年12
月）、G.L.パットン他の論文"75 GHz fT SiGe-Base Het
erojunction Bipolar Transistors"、IEEE Elec. Dev.
Lett.、EDL-11、p.171（1990年4月）、J.N.ブークハル
ツ（Bughartz）他の論文"Self-Aligned SiGe-Base Hete
rojunction Bipolar transistor by Selective Epitaxy
Emitter Window (SEEW) Technology"、IEEE Elec. De
v. Lett.、EDL-11、p.288（1990年4月）、T.C.チェン
（Chen）他の論文"Submicrometer Si and SiGe Epitaxi
al Base Double-Poly Self Aligned Bipolar Transisto
rs"、IEEE Trans. Elec. Dev.、ED-38、p.941（1991年4
月）、T.I.カミンズ（Kamins）他の論文"Small-Geometr
y, High-Performance, Si-Si1-XGeXHeterojunction Bip
olar Transistors"、IEEE Elec. Dev. Lett.、EDL-10、
p.503（1989年11月）、同じく"Design and Evaluation
of a Planar GaAlAs-GaAs Bipolar transistor"、Elec.
Lett.、Vol.16、p.41（1980年1月）にその他多数の構
造および設計と並んで記述されている。

【００１７】したがって、まず図１の一般構造から出発
して、一般に分離トレンチ１１とＮ⁺リーチスルー領域
１４の間の位置にベース開口を形成する。次に、図２に
示すように、真性ベースを形成するためのＰ⁺ ＳｉＧ
ｅブランケット層１８と、エミッタを形成するための非
ドーピング・シリコン層１９を形成する。濃くドーピン
グされたＰ⁺ ＳｉＧｅブランケット層１８はきわめて
薄くし、少なくともベース開口内では３０ｎｍ程度の厚
さにすることが好ましい。

【００１８】図２で必要なパターン形成段階は、好まし
くは、マスクを使用する反応性イオン・エッチング（Ｒ
ＩＥ）などのエッチング法によるベース開口の形成だけ
であることに留意されたい。しかし、分離トレンチ１１
とコレクタ・リーチスルー領域１４の間のベース開口の
位置は特に重大ではなく、トランジスタまたは基板上の
他の構造のサイズおよび集積密度に応じて変わる。

【００１９】図２では、Ｐ⁺ ＳｉＧｅブランケット層
１８および非ドーピング・シリコン層１９は、単一の低
温エピタキシ（ＬＴＥ）法によってドーパントおよび合
金材料の濃度を変化させて形成することが好ましく、し
たがって単一層とみなすことができる。ＬＴＥ法によっ
て、単一の結晶シリコン上（すなわち、ベース窓内）に
材料が付着される場合は、層は単結晶となり、多結晶上
に付着されるときは多結晶になる。このことは、図１な
いし図６の本発明が適用される一般的トランジスタ構造
において低温でエピタキシャル・ベース層およびエミッ
タ層が形成されること以外は特に重要ではないが、これ
によって、多結晶シリコンとエピタキシャル・シリコン
を差動的にエッチングできるので、一部のトランジスタ
構造を単純化することが可能になる。

【００２０】次に図３を参照すると、好ましくは、エッ
チングによってトランジスタの外因性ベース領域を形成
することにより、Ｐ⁺ベース・ブランケット層１６、Ｐ⁺
ＳｉＧｅブランケット層１８、および非ドーピング・
シリコン層１９をパターン形成する。このベースのパタ
ーン形成に続いて、ベース開口領域１７内の、エミッタ
となる非ドーピング・シリコン層１９および真性ベース
となるＰ⁺ ＳｉＧｅブランケット層１８の上にブラン
ケット絶縁層２０を形成する。この絶縁層２０は、絶縁
側壁２１をも形成する。絶縁側壁２１は、当業者なら本
開示に照らせば理解できるように、他の方法で形成する
こともできる。しかし、絶縁層２０から形成するのが、
簡単でわかりやすい。またブランケット絶縁層２０は、
ベース開口領域または窓１７の内側および外側でＰ⁺ベ
ース・ブランケット層１６、Ｐ⁺ＳｉＧｅブランケット
層１８、および非ドーピング・シリコン層１９の上にブ
ランケット絶縁層２０がある所で、エミッタ、ベースお
よびコレクタとトランジスタの接続の間に絶縁を提供す
る。これは、図６を見るとさらにはっきりする。

【００２１】次に図４を参照して、本発明に固有の特定
のフィーチャおよび組立について詳細に述べる。最初
に、ブランケット絶縁層２０を貫通してエミッタ開口窓
２２を形成する。これは自己整合式工程ではないが、エ
ミッタ開口窓２２の相対的サイズと、真性ベースとなる
Ｐ⁺ ＳｉＧｅブランケット層１８およびベースとなる
非ドーピング・シリコン層１９ならびに側壁／ブランケ
ット絶縁層２０の付着後にベース開口窓１７（図２）に
残る空間とに応じて、位置決めが重大になることもなら
ないこともある。自己整合式注入工程と、Ｐ⁺ ＳｉＧ
ｅブランケット層１８および非ドーピング・シリコン層
１９とＮ^-領域１３（組立工程のこの時点で存在するド
ーパント・レベルでは機能的コレクタ構造が形成されな
いので、外因性コレクタ領域と呼ぶ）の付着時の組成ま
たは最初にドーピングされた組成によって、トランジス
タの性能に大きな影響を及ぼさずにベース開口領域１７
のサイズを希望の大きさにすることができる。というの
は、外因性ベース領域は、ベース開口領域１７内のブラ
ンケット絶縁層２０の残りの部分によって、ドーパント
注入から保護されているからである。外因性ベース領域
（すなわち、エミッタ開口窓２２）におけるドーパント
のこの制限によって、外因性ベース・エミッタ接合の電
界が減少するので、キャパシタンスおよび漏れが減り、
トランジスタの破壊電圧が上がる。

【００２２】図４にさらに示すように、１つまたは複数
の高エネルギーＮ型ドーパント注入物２３によって、Ｎ
-領域内に、Ｎ+サブコレクタ１２に達するのに十分な全
体深さまでコレクタを形成する。上記のように、ドーパ
ントの注入ではブランケット絶縁層２０中のエミッタ開
口がマスクとして使用されるので、コレクタの面積は制
限される。コレクタの注入に続いて、浅い低エネルギー
の注入を行って、希望のレベルの電流導通を可能にする
には十分であるが、ピーク・ベース・ドーピングよりも
かなり低いレベルまでエミッタ・ドーパント・レベルを
上げて、ベース・エミッタ接合の過剰な漏れを避ける。
この点に関連して、エミッタ・ドーピングは、ベース・
ドーピングより低いので、ベース幅（すなわち、厚さ）
に影響を与えないことに留意されたい。本発明における
このピーク・ベース・ドーピングよりもかなり低いレベ
ルのドーパント・レベル(一例として図８の８０２参
照）を有するエミッタを「レトログレード・エミッタ」
と呼ぶ。なお、このレトログレード・エミッタは、ドー
パント・レベルがその厚さとともに変化する場合をも含
む。次に、図５に示すように、濃くドーピングされたポ
リシリコン接点２５をエミッタ開口内に配置し、アニー
リングによってさらに拡散を行わせる。ベースを広げる
（厚くする）恐れがある、Ｐ+ ＳｉＧｅブランケット
層１８からエミッタおよびコレクタへの拡散を制限する
ため、アニーリングは急速熱アニール（ＲＴＡ）法によ
って行うことが好ましい。

【００２３】バンド・ギャップ決定材料のプロファイル
は、最終ドーパント・プロファイルを考慮して決定する
必要がある。たとえば、図７に点線で示した低バンド・
ギャップ・ベース領域のエッジの位置は、ＲＴＡ工程中
はそれほど動かないが、図８に示す、実際にアニーリン
グの結果として動く、予想されるドーピング接合（すな
わち、ドーピングのために形成される接合）の位置に対
して適切に位置合わせする必要がある。すなわち、バン
ド・ギャップ決定材料の位置は一般に、ドーパントの最
終位置と一致させる必要がある。Ｓｉ／ＳｉＧｅヘテロ
接合によってトランジスタの利得が決まるので、ポリシ
リコン・エミッタ接点が拡散源として不要になることが
あり、濃いが浅いエミッタ注入物上の金属で置換するこ
とができる。こうすれば、主要で比較的重大な工程変数
が排除されると共に、非ドーピング・シリコン層１９と
ポリシリコン接点２５の界面での酸化物の形成に伴う問
題もなくなる。いずれにせよ、エミッタ接点ドーパント
の垂直拡散は、ベース・エミッタ接合の位置を決定しな
いので、それほど重要ではない。控え目にドーピングさ
れたエミッタ領域２６の幅（すなわち、厚さ）は、やは
り重大ではないが、高電流レベルでの電荷蓄積を減少さ
せるために最小限に抑え、あるいはゼロ・バイアスで空
乏領域ができるのに十分な厚さにすべきである。たとえ
ば、図８のベース・エミッタ接合の軽くドーピングされ
た側を３０ｎｍの厚さにすれば、通常は空乏領域と濃く
ドーピングされた接点領域の接触を避けるのに十分であ
る。そのような接触が起こると、キャパシタンスが上が
る恐れがある。本発明に従って控え目にドーピングされ
たエミッタ領域２６が存在する結果、ベースとなるＰ⁺
ＳｉＧｅブランケット層１８のドーピング・レベルは大
きくは変化しない（すなわち、補償されない）。したが
って、真性ベースのシート抵抗が容易に制御される。

【００２４】図６に示すように、本発明によるトランジ
スタは、ベース接点開口２７およびコレクタの接点開口
２８を形成することによって完成する。次に、希望する
なら、ベース接点開口２７、コレクタ接点開口２８、お
よび接点開口２９にメタライゼーションならびに接着層
を配置する。

【００２５】本発明によるトランジスタと、それを形成
するための方法の好ましい実施例の特定の例として、次
に図７ないし図１０を参照する。ただし、図９および図
１０に示す実施例は、図１ないし図６に示す構造とほぼ
対応するが、ヘテロ接合を形成するためにバンド・ギャ
ップが可変である、エミッタ・ベース・ヘテロ接合を含
む単一の層１８０としてベースおよびエミッタを形成す
ること、および異なるエネルギーでの複数の注入によっ
てコレクタを形成することに関する好ましい処理を反映
している。以下の説明では、好ましい工程操作、ならび
に図１ないし図６に関する前記説明でのドーパント・レ
ベル、モル分率、および幾何形状の値も示す。

【００２６】前述のように、濃くドーピングされた（約
１×１０²⁰／ｃｍ³）サブコレクタ層上に、軽くドーピ
ングされた（１×１０¹⁶／ｃｍ³以下）０．６μｍの層
を形成し、それを貫通して分離トレンチなどの分離構造
を形成し、サブコレクタ・リーチスルー領域を形成し
た、基板またはウェーハから工程が開始するものとす
る。ベースおよびエミッタのブランケット層を、超高真
空化学蒸着（ＵＨＶ−ＣＶＤ）によって合計厚さ９０ｎ
ｍに成長させる。

【００２７】図７に示すように、この成長の最初の１０
ｎｍの間、ゲルマニウム（Ｇｅ）のモル分率（すなわ
ち、原子百分率）は、成長した材料中で３０％となるま
で直線的に上昇する。次の１０ｎｍでは、Ｇｅのモル分
率を１５％に下げながら、成長した材料をホウ素で約２
×１０¹⁹／ｃｍ³のレベルにドーピングする。ベース層
は、合計厚さ３０ｎｍで完成し、ドーピングされない
が、Ｇｅ含有量は成長した材料の０％にまでさらに低下
する。単一層１８０の形成の特定の段階中、バンド・ギ
ャップ決定材料、この場合はゲルマニウムの濃度をこの
ように変えることによって、層内のバンド・ギャップ決
定材料の位置および濃度プロファイル形状が確立され
る。

【００２８】エミッタは、ドーピングや合金化なしでさ
らに６０ｎｍ成長させる（エミッタとベースの両方を含
む単一層１８０の合計厚さが９０ｎｍになる）。

【００２９】ベース開口内に側壁を形成しエミッタ開口
を形成した後、１１０および１２０に示すように、エミ
ッタ開口を通じてリンの注入を２回行い、コレクタの平
均ドーピング・レベルを約３×１０¹⁷／ｃｍ³にする。
図９および図１０の１３０で示すように、エミッタでさ
らに濃度１×１０¹⁸／ｃｍ³に浅いリン注入を行ってレ
トログレード・エミッタ構造を形成する。

【００３０】絶縁体１５０を、好ましくは酸化−窒化物
−酸化物（ＯＮＯ）３層構造として形成した後、ポリシ
リコン・エミッタ接点１４０を付着し、注入によってヒ
素で濃くドーピングする。次に、この構造に対して９７
０℃で１５秒間ＲＴＡアニーリングを行って、エミッタ
層の上部３０ｎｍにヒ素を打ち込み、図７の付着時ドー
ピング・プロファイルを、図８に示す、ヒ素接点ピーク
８０１が左側にあるプロファイルに変える。プラトー８
０２がレトログレード・エミッタである。図７のホウ素
のスパイクは、ピーク８０３に示するように、ＳｉＧｅ
ベースの３０ｎｍ（すなわち、ベースとエミッタとを形
成する９０ｎｍの付着物の下部３０ｎｍ）の全域に広が
っている。ゲルマニウム・プロファイルはほとんど変わ
らないままであり、ピーク８０３と一致し（ただし、図
８ではドーパント材料濃度だけが反映されている）、
（深さ０．０６〜０．０９μｍの）真性ベース領域内に
近最適加速準電界をもたらす。コレクタ領域の小さなピ
ーク８０４および８０５は、コレクタ注入物１１０およ
び１２０の平均深さに対応する。

【００３１】本発明に従って形成されたトランジスタの
パラメータの好ましい範囲は、３０〜１００ｎｍのエミ
ッタ接点領域幅、および１０²⁰〜１０²¹／ｃｍ³のピー
ク・エミッタ・ドーパント・レベルである。これらの値
は重大ではないがエミッタ抵抗に影響を及ぼす。レトロ
グレード・エミッタ幅は、３０〜１００ｎｍの範囲であ
ることが好ましく、空乏領域を覆うべきであるが、抵抗
および電荷蓄積を制限するために最小限に抑えるべきで
ある。レトログレード・エミッタ・ドーピング・レベル
は、トランジスタの電流容量と、キャパシタンスを増大
させ漏れを発生させる電界との折合いをどうつけるかに
よって変わるが、３×１０¹⁷〜３×１０¹⁸／ｃｍ³の範
囲であることが好ましい。同様に、集積ベース・ドーピ
ングは、ベース抵抗と走行時間の折合いをどうつけるか
によって変わるが、１０¹³〜１０¹⁴／ｃｍ²の範囲とす
ることが好ましい。アニーリング中のベース不純物の拡
散は、ベース幅（すなわち、厚さ）を決定するが、２０
〜６０ｎｍに制限することが好ましい。合金材料のピー
ク・モル分率も、性能と安定性の折合いをどうつけるか
によって変わるが、ベースを薄くすると、合金材料のモ
ル分率が高くなる。ＳｉＧｅ合金では、ゲルマニウムの
好ましいモル分率は１０〜３０％の範囲である。合金材
料の濃度プロファイルの形状は、（ドーパント濃度プロ
ファイルによって決まる）ヘテロ接合を備える合金がベ
ース・エミッタ接合に対して位置決めできるようなプロ
ファイルでなければならない。様々な形状や合金材料の
濃度プロフィル（すなわち変形関数）が可能であるが、
三角関数や台形関数によって提供されるような傾斜形状
が、電子の加速を行うために好ましい。

【００３２】シミュレーションによって、本発明の上述
の好ましい実施例は、予測カットオフ周波数が約９４Ｇ
Ｈｚとなることが分かっている。これに対し、従来達成
された最大カットオフ周波数は７５ＧＨｚである。注入
条件およびゲルマニウム・プロファイルをさらに最適化
すると共に、真性ベース領域の幅を制限するために処理
温度を最低にすれば、本発明の自己整合式注入、レトロ
グレード・エミッタ、およびヘテロ接合の組合せに従っ
て形成されたトランジスタでは、カットオフ周波数が優
に１００ＧＨｚを超えるはずである。

【００３３】本発明の全範囲を評価するため、ヘテロ接
合バイポーラ・トランジスタを定義するには、空孔射出
よりも電子射出を高くするためにエミッタのバンド・ギ
ャップをベースのバンド・ギャップより大きくする（Ｐ
ＮＰトランジスタの場合は逆）必要があることにも留意
されたい。ゲルマニウム、シリコン、炭化ケイ素、ガリ
ウムヒ素、アルミニウムヒ素、リン化インジウムや、そ
の他多数の化合物半導体などの実用的材料を含む、トラ
ンジスタ構造の多数の変形が可能である。この制約の範
囲内で、これらの材料は、原理的に、交互に重ねた連続
層として成長させ、あるいは合金化することができる。
バンド・ギャップの変動をコレクタ内に拡張すれば、一
定の組立上の利点または電気特性を獲得することもでき
る。これらの可能な変形の中で、２種類の構造が特に、
本発明の実施にとって有利であると考えられる。具体的
に言うと、第１の種類には、ベース／コレクタ／基板を
備えた幅の狭いバンド・ギャップ材料上に幅の広いバン
ド・ギャップ材料から形成されたエミッタがある。Ｇａ
Ａｓ上のＡｌＧａＡｓおよびＳｉ上のＳｉＣはこのグル
ープの例であり、幅の広いバンド・ギャップ・エミッタ
材料が、その下にあるベース、コレクタ、および基板
（ドーパント濃度レベルの違いで区別される）のバンド
・ギャップ材料と異なる。第２の種類には、幅の狭いバ
ンド・ギャップ材料ベース層（またはその他の構造）
が、それより幅の広いバンド・ギャップ材料から成るコ
レクタ上に形成されたトランジスタがある。この場合
は、エミッタ材料を、コレクタと同じ材料にすること
も、またベースより幅の広いバンド・ギャップを持つ材
料にすることもできる。シリコン実施例における上述の
好ましいＳｉＧｅが、本発明を適用すると有利な、この
第２の種類のトランジスタの例である。したがって、ベ
ース材料およびエミッタ材料のバンド・ギャップに関す
る上記の制約の範囲内で、本発明を完全に一般化するに
は、トランジスタ要素のバンド・ギャップを、デバイス
と、連続合金グレーディングの使用を含むこともある複
数の段階で成長させた結晶の全体にわたって可変とみな
すべきである。

【００３４】さらに、本発明は、ヘテロ接合バイポーラ
・トランジスタと、ヘテロ接合によって提供されるバン
ド・ギャップの変動から得られる利得によって可能にな
る、ベース・ドーピングよりかなり低いエミッタ・ドー
ピングと、エミッタと、さらに可能なら、エミッタ接点
開口を通じて供給され、背景エミッタ・ドーピングをさ
らに減少させて、ベース接点付近の電界を柔軟に設計で
きるようにする、コレクタ・ドーピングの組合せを含む
ものとみなすべきである。一般に、エミッタ・ドーピン
グは、バンド・ギャップが基板またはコレクタのバンド
・ギャップと異なる領域に配置することができる。ベー
ス・ドーピングはエミッタ・ドーピングよりもかなり高
いので、エミッタ・ドーピングが大きな効果を持つの
は、ドーピングによって決定されるベースの外側だけで
ある。結晶構造をアニーリングまたはその他の方法で熱
処理すると、ドーパントだけが拡散され、合金材料の濃
度は実質的に固定したままとなる。したがって、付着用
のベース不純物濃度プロファイルは、最終目標ベース不
純物プロファイルを考慮に入れ、バンドギャップ決定材
料のプロファイルと関連して設計すべきである。エミッ
タ・ドーピングは、ベースに余り影響を与えない。

【図面の簡単な説明】

【図１】本発明によるトランジスタの組立を示す図であ
る。

【図２】本発明によるトランジスタの組立を示す図であ
る。

【図３】本発明によるトランジスタの組立を示す図であ
る。

【図４】本発明によるトランジスタの組立を示す図であ
る。

【図５】本発明によるトランジスタの組立を示す図であ
る。

【図６】本発明によるトランジスタの組立を示す図であ
る。

【図７】本発明によるトランジスタのレトログレード・
エミッタの、成長時のドーパントおよびバンド・ギャッ
プを決定する合金化材料（すなわちゲルマニウム）の濃
度プロファイルを示す図である。

【図８】本発明の好ましい実施例によるトランジスタの
最終正味ドーパント濃度プロファイルを示す図である。

【図９】本発明による、好ましい組立方法を反映した、
トランジスタの好ましい実施例の断面図である。

【図１０】図９部分の拡大図である。

【符号の説明】

１０基板１１分離トレンチ１２Ｎ⁺サブコレクタ１３Ｎ^-領域１４Ｎ⁺リーチスルー領域１５絶縁体ブランケット層１６Ｐ⁺ベース・ブランケット層１７ベース開口領域１８Ｐ⁺ ＳｉＧｅブランケット層（変性ベース）１９非ドーピング・シリコン層（エミッタ）２０ブランケット絶縁層２１絶縁側壁２２エミッタ開口窓２３高エネルギーＮ型ドーパント注入物２４サブコレクタ・リーチスルー領域２５ポリシリコン接点２６エミッタ領域２７接点開口

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジャック・オン・チューアメリカ合衆国 11103 ニューヨーク州ロング・アイランド 42番ストリート 32−46 (72)発明者マーティン・レヴィッツアメリカ合衆国 12603ニューヨーク州ポーキープシーマンダレー・ドライブ 73 (72)発明者ポール・アンドリュー・ロンスハイムアメリカ合衆国 12590 ニューヨーク州ワッピンガーズ・フォールズゲラトリー・ドライブ 19 (72)発明者メアリー・ジョーゼフ・サッカマンゴアメリカ合衆国 12563 ニューヨーク州パターソンコーンウォール・ヒル・ロードアール・アール２ボックス201 (72)発明者デーヴィッド・アレン・サンダーランドアメリカ合衆国 12533 ニューヨーク州ホープウェル・ジャンクションビークマン・ロード 548 (56)参考文献特開平２−138742（ＪＰ，Ａ) 特開平３−19237（ＪＰ，Ａ) 特開平１−246874（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】エミッタ・ベース・ヘテロ接合およびレト
ログレード・エミッタを有するトランジスタ構造であっ
て、少なくとも１つのバンド・ギャップ決定材料から成る所
定の濃度プロファイルを有するエミッタ・ベース・ヘテ
ロ接合を含み、所定の不純物濃度プロファイルに従って
付着された不純物を有する層と、前記エミッタ・ベース・ヘテロ接合を含む前記層上の絶
縁体中に形成されたエミッタ開口と、前記エミッタ・ベース・ヘテロ接合を含む前記層中の前
記エミッタ開口と自己整合した不純物注入によって形成
されたレトログレード・エミッタと、を含むトランジスタ構造。
【請求項２】前記バンド・ギャップ決定材料の所定の濃
度プロファイルが、前記エミッタ・ベース・ヘテロ接合
を含む前記層内の所定の厚さと、該所定の厚さ内の所定
の位置における所定の最大濃度とによって決定される三
角形形状の濃度プロファイルからなることを特徴とす
る、請求項１に記載のトランジスタ構造。
【請求項３】さらに前記エミッタ開口と自己整合した不
純物注入によって形成されたコレクタを含む、請求項１
に記載のトランジスタ構造。
【請求項４】前記エミッタの横方向幅と前記コレクタの
横方向幅がほぼ等しい、請求項３に記載のトランジスタ
構造。
【請求項５】前記ヘテロ接合がＳｉとＳｉＧｅとからな
るヘテロ接合を含む、請求項１に記載のトランジスタ構
造。
【請求項６】エミッタ・ベース・ヘテロ接合およびレト
ログレード・エミッタを含むトランジスタ構造を製造す
る方法であって、少なくとも１つのバンド・ギャップ決定材料から成る所
定の濃度プロファイルを有するエミッタ・ベース・ヘテ
ロ接合を含む層を付着する段階と、前記エミッタ・ベース・ヘテロ接合を含む前記層上に絶
縁体層を付着する段階と、前記絶縁体層中にエミッタ開口を形成する段階と、前記エミッタ・ベース・ヘテロ接合を含む前記層中の前
記エミッタ開口と自己整合した不純物注入によって、レ
トログレード・エミッタを形成する段階と、を含む方法。
【請求項７】さらに前記エミッタ開口と自己整合した不
純物注入によってコレクタ領域を形成する段階を含むこ
とを特徴とする、請求項６に記載の方法。
【請求項８】さらに、前記エミッタ・ベース・ヘテロ接
合を含む前記層に不純物を注入して、エミッタ接点を形
成する段階を含むことを特徴とする、請求項６に記載の
方法。
【請求項９】さらに、濃くドーピングされたポリシリコ
ンの付着物を、前記エミッタ・ベース・ヘテロ接合を含
む前記層に付与する段階と、前記の濃くドーピングされたポリシリコンから、前記エ
ミッタ・ベース・ヘテロ接合を含む前記層中に不純物を
拡散させる段階と、を含むことを特徴とする、請求項６に記載の方法。