JP4774196B2 - 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ - Google Patents

成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ Download PDF

Info

Publication number
JP4774196B2
JP4774196B2 JP2003572068A JP2003572068A JP4774196B2 JP 4774196 B2 JP4774196 B2 JP 4774196B2 JP 2003572068 A JP2003572068 A JP 2003572068A JP 2003572068 A JP2003572068 A JP 2003572068A JP 4774196 B2 JP4774196 B2 JP 4774196B2
Authority
JP
Japan
Prior art keywords
layer
emitter
base
base layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003572068A
Other languages
English (en)
Other versions
JP2006507659A (ja
Inventor
サンキン，イーゴリ
デュフレーヌ，ジャンナ・ビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semisouth Laboratories Inc
Original Assignee
Semisouth Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semisouth Laboratories Inc filed Critical Semisouth Laboratories Inc
Publication of JP2006507659A publication Critical patent/JP2006507659A/ja
Application granted granted Critical
Publication of JP4774196B2 publication Critical patent/JP4774196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

発明の背景
発明の分野
本発明は、一般に、炭化ケイ素上に形成されたバイポーラ接合トランジスタ（ＢＪＴ）
に関し、とりわけ、パワーマイクロ波用途への利用に好適な、成長したベース領域を有する、完全にエピタキシャルで垂直なＳｉＣバイポーラ接合トランジスタに関するものである。
技術的背景
ハイパワーマイクロ波トランジスタは、携帯電話ステーション、レーダーシステムなどの用途において大きな需要がある。ケイ素ラテラルＭＯＳＦＥＴと並んで、ケイ素バイポーラトランジスタは現在、固体レーザー送信機に使用される主要技術である。近年、０．４〜４ＧＨzの範囲のパワーステージとしてのバイポーラ接合トランジスタの利点が広く認識されている。最新のレーダーシステムは、クライストロンまたは管状送信機の性能をはるかに上回る性能基準を要求しているが、固体デバイスに好適であることを理想とするようである。
現在、パワーＧａＡｓ（ガリウム砒素）、およびより新しいＧａＮ（ガリウム窒素）ＦＥＴ技術における利点にもかかわらず、ケイ素バイポーラトランジスタは、ビルディングブロックパワーステージユニットとして、ＵＨＦからＳバンドまでの周波数領域に対する最良の候補となるデバイスである。バイポーラデバイスは、費用効果的に、システム要件に対して、信頼性、耐久性、電気性能、パッケージ、バイアス、冷却、有用性、およびメンテナンスの容易性を与える。主として、より浅いエミッタ拡散、コレクタ−ベース時定数の減少、サブミクロンの形状、およびより特殊なフォトリソグラフィ処理を使用するなどの処理技術、ならびにエッチング技術、独創的なデバイスパッケージングおよび内部整合技術における新しい開発により、ケイ素デバイスはＳバンドの要求に適するように有効に競合している。
バイポーラ接合トランジスタ（ＢＪＴ）は、よく知られた半導体デバイスである。バイポーラ接合トランジスタは、一般に、互いに近接した２つのｐｎ接合を有する半導体材料から構成されるデバイスとして定められている。動作時には、電流がｐｎ接合の一方に隣接したデバイスの領域（すなわち、エミッタ）に入り、他方のｐｎ接合に隣接する領域（すなわち、コレクタ）を通ってデバイスから出る。コレクタとエミッタは同じ伝導型（すなわち、ｐあるいはｎのどちらか）を有する。コレクタとエミッタに対して逆の伝導型を有する半導体材料の一部分は、コレクタとエミッタの間に位置している。この材料はベースとして知られている。トランジスタの２つのｐｎ接合は、コレクタがベースに接触するところ、およびベースがエミッタに接触するところに形成される。これらそれぞれの構造および伝導型により、バイポーラ接合トランジスタは、一般に、ｎｐｎトランジスタ、あるいはｐｎｐトランジスタと呼ばれる
動作時に、電流が（トランジスタがｎｐｎかｐｎｐのどちらであるかによって）ベースに投入あるいはベースから引き出される場合、コレクタからエミッタに移動可能な電荷キャリア（すなわち、電子あるいは正孔）の流れが生じる。通常、ベースに印加された小電流は、トランジスタを通過する大電流を比例的に制御することが可能で、これがバイポーラ接合トランジスタを電子回路の構成要素として有用なものとしている。
炭化ケイ素は半導体材料として、公知の有利な特性を有している。これらの特性には、幅広いバンドギャップ、高い熱伝導性、高い融点、高い電界破壊強度、低い誘電率、および高い飽和電子ドリフト速度が含まれる。結果として、炭化ケイ素から形成された電子デバイスは、その他の半導体材料よりも、より高い温度で、より高いデバイス密度で、より高速に、より高いパワーレベルで、より高い放射レベル下においてさえ動作する能力を有するべきである。したがって、優れた阻止能力、小さな特性オン抵抗、および高い熱伝導性を有する炭化ケイ素バイポーラトランジスタは、とりわけ高周波数用途用のパワートランジスタにおいて、ケイ素デバイスに代わる有望な候補である。
炭化ケイ素バイポーラ接合トランジスタは公知である。例えば、v.Muench et al., "Silicon Carbide Bipolar Transistor", Solid State Electronics, Vol. 21, pp. 479-480 (1978); Luo et al., "Demonstration of 4H-SiC Power Bipolar Junction Transistors", Electronic Letters, Vol. 36, No. 17 (2000); Tang et al., "An Implanted-Emitter 4H-SiC Bipolar Transistors with High Current Gain", IEEE Electron Device Letters, Volume 22, Issue 3, pp. 119-120 (2001) and U.S. Patent Nos. 4,762,806, 4,945,394 及び 6,218,254を参照。例えば、４Ｈ−ＳｉＣバイポーラ接合トランジスタは、１．８kVの阻止電圧、１０．８mΩ・cm2のオン抵抗、およびピーク値２０を有する温度安定電流ゲインを示すことが述べられている。Agarwal et al., "Development of Silicon Carbide High Temperature Bipolar Devices", HITEC, Albuquerque, NM (2000)を参照。このＳｉＣトランジスタは更に、オン抵抗特性における正温度係数を示しており、この係数はデバイスの並列化を容易にすることができる。これらの特性は、熱暴走が問題となる可能性のあるケイ素バイポーラ接合トランジスタに比して、利点を与えることができる。
高周波数では、炭化ケイ素バイポーラ接合トランジスタの動作特性は、ｐベース層の厚さに大きく依存している。一般に、より薄いｐベース層は、より良い高周波数性能を備える。しかし、高周波数（例えば、マイクロ波）用途に対して所望の厚さを有するベース層を形成することは困難であるおそれがある。また、周辺ベース抵抗を最小化にしつつ超薄ベース領域に対して適切なオーム接触を達成することは困難であるおそれがある。この問題に対する解決策として、v.Muench et al.は上記の通り、エピタキシャルに成長したＳｉＣベース層を薄くすること、および成長したエミッタ層をその上に形成することを述べた。
バイポーラ接合トランジスタの横方向の寸法も、デバイスの高周波性能に影響を与えることがある。一般に、デバイスの寸法を収縮、すなわち縮小することが望ましい。通常、機能はフォトリソグラフィ技術を利用して、半導体デバイス内に形成される。しかし、そのような技術は、数多くの工程ステップを必要とし、実行するのに費用がかさむ可能性がある。また、従来のフォトリソグラフィ技術を利用して得られる解決策は限られている。セルフアライメント技術も、フォトリソグラフィ技術に対する代替案として述べられている。例えば、米国特許第６，２１８，２５４号（これ以後、２５４号特許）を参照。セルフアライメント技術は、製造工程の結果として、デバイス機能が自動的および本質的に位置合わせをする製造技術である。セルフアライメント技術の利用は、デバイスの製造を単純化しつつ精密な機能の形成を可能にすることができる。‘２５４号特許は、ベースのオーム接触のためのセルフアライン化イオン添加ｎプラスエミッタ領域またはイオン添加ｐプラス領域を有するＳｉＣバイポーラ接合トランジスタの製造方法を開示している。しかし、イオン注入に必要となる高エネルギーが、デバイスに損傷を与える結果になるおそれがある。また、通常、イオン注入は注入された不純物を活性化するための高温のアニーリングステップを必要とする。これらの追加的な工程ステップは、製造工程のコストと複雑さの両方を増大させる。
したがって、依然として、高周波性能の向上のための十分に薄いｐベース領域を有するＳｉＣバイポーラ接合トランジスタ作成方法の向上に対する必要性が存続している。そのような方法は、ベースに対して適切なオーム接触を可能とし、ならびに最小の周辺ベース抵抗を有するデバイスを提供することを理想とするだろう。
発明の概要
発明の第１の様態により、ＳｉＣバイポーラ接合トランジスタを作成する方法が提供さられる。この方法は、ドナー材料が添加されたＳｉＣを含み、第１および第２主要表面を有するコレクタを設けるステップと；ドナー材料が添加されたＳｉＣ含むドリフト層をコレクタの第１主要表面上に任意に形成するステップと；コレクタの第１主要表面上にまたはドリフト層上に、アクセプタ材料が添加されたＳｉＣを含む第１ベース層を形成するステップと；ドナー材料が添加されたＳｉＣを含むエミッタ層を第１ベース層上に形成するステップと；エミッタ層および第１ベース層を貫いてエッチングして、コレクタまたはドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第１ベース層の領域により範囲が画定された上部表面を有する高くなったエミッタ領域を少なくとも１以上形成するステップと；アクセプタ材料が添加されたＳｉＣを含み、エッチングされた領域の底部および側壁表面とエミッタ領域の上部表面とを覆う第２ベース層を形成するステップと；エミッタ領域の上部表面上に第２ベース層を貫いて、底部および側壁表面を有するエミッタコンタクト開口部を形成してエミッタ材料を露出させるステップと；エッチングされた領域内の第２ベース材料の表面上にベースコンタクトを形成するステップと；さらに、エミッタコンタクト開口部内のエミッタ材料の表面上にエミッタコンタクトを形成するステップと、を含む。
発明の第２の様態により、炭化ケイ素バイポーラ接合トランジスタも提供される。トランジスタは、第１、第２主要表面を有するコレクタを含む。コレクタはドナー材料が添加された炭化ケイ素を含む。ドリフト層はコレクタの第１主要表面上に形成することが可能である。ドリフト層はドナー材料が添加された炭化ケイ素を含む。複数の高くなったエミッタ領域は、ドリフト層上またはコレクタの第１主要表面上のいずれかに形成される。高くなったエミッタ領域はドリフト層またはコレクタと同じ広がりを持たず、ドリフト層またはコレクタの中央部上に形成される。高くなったエミッタ領域は、低部ベース層上に形成された上部エミッタ層を含む。低部ベース層はコレクタまたはドリフト層のいずれかと接触しており、上部エミッタ層は低部ベース層と実質的に同じ広がりである。上部エミッタ層はドナー材料が添加されたＳｉＣを含み、低部ベース層はアクセプタ材料が添加されたＳｉＣを含む。トランジスタは更に、低部ベース層よりも高い不純物添加レベルでアクセプタ材料の不純物を添加された第２ベース層を含む。第２ベース層は、コレクタまたはドリフト層の露出表面上、および高くなったエミッタ領域の露出表面上に形成される。エミッタ開口部を、エミッタ領域の上部表面上の第２ベース層に形成し、エミッタコンタクトをエミッタの開口部内に配置することが可能である。ベースコンタクトを第２ベース層上に形成することが可能である。本発明の好ましい実施態様によると、トランジスタの第１ベース層は０．２μm以下の厚さを有する。
本発明の更なる実施態様によると、炭化ケイ素バイポーラ接合トランジスタは更に、第２ベース層上に形成され、同じ広がりのベースコンタクト層を含んでいる。エミッタコンタクト開口部は、ベースコンタクト層内およびその下にあるエミッタ領域の上部表面上の第２ベース層内に、第２ベース層内のエミッタコンタクト開口部がベースコンタクト層内のエミッタコンタクト開口部と実質的に位置合わせされるように形成することができる。エミッタコンタクトは、エミッタコンタクト開口部内の露出エミッタ材料上に配置することができる。
図面の簡単な説明
本発明は、添付図面を参照することにより、より良く理解することができる。
発明の詳細な説明
本発明により、エピタキシャルに成長したＳｉＣの高周波バイポーラ接合トランジスタ（ＢＪＴ）を提供する。本発明のデバイスは、比較的薄い（例えば、３μm以下）第１ベース領域と、成長した第２ベース領域とを含む。成長したベース領域はバーポーラ接合トランジスタの第１ベース領域に対して電気的接触を与える。本発明によると、成長したベース層上に形成されたベースコンタクト層が、下にある成長したベース層をエッチングするためのマスクとして利用されるセルフアライメント技術によって、エミッタコンタクト開口部を成長したベース層内に（例えば、エッチングされた状態で）形成することができる。その後、エミッタコンタクトを、結果として生じるセルフアラインされたエミッタコンタクト開口部内に形成することができる。本発明による炭化ケイ素バイポーラ接合トランジスタは薄いベース領域を有することが可能であり、その厚さは不純物添加レベルおよびデバイスの対象ベース突き抜け電圧に依存させることができる。
トランジスタのカットオフ周波数は、エミッタのコレクタに対する遅延時間によって、次のように表すことができる。
式中、ｆTは遷移周波数であり、τecはエミッタのコレクタに対する遅延時間である。エミッタのコレクタに対する時間τECは次の式で示される多くの遅延要素からなる。
式中、τeはエミッタ−ベース接合静電容量充電時間であり、τtはベース走行時間であり、τdはコレクタ空乏領域を貫く走行時間であり、τcはコレクタの静電容量充電時間である。高レベルの注入方式においては、ベース層充電時間τtは、トランジスタの高周波性能を決定する要因になる。この期間は、次の等式で示されるように、ベースの幅Ｗbの２乗に比例し、中性ベースＤb中の少数キャリア拡散長に反比例する。
このような周波数応答のベースパラメータに対する依存は、とりわけ高周波数（例えば、マイクロ波）での動作時における、ＳｉＣバイポーラ接合トランジスタのベース領域をできるだけ薄く作成することの重要性を示している。
ＳｉＣ中のドーパントの拡散が制限されているため、ＳｉＣバイポーラ接合トランジスタのベースおよびエミッタ領域に注入し、または成長させることが可能である。しかし、イオン注入は表面及びバルクに損傷を与える結果になる場合もある。イオン注入は更に、注入された不純物を活性化するために、注入後（例えば、注入後アニール）に特別な処理を必要とする。また、高温による注入後アニールの後でも、ある注入された不純物（例えば、通常、ＳｉＣに不純物を添加するために利用されるホウ素およびアルミニウム）の大部分は、電気的に不活性な状態を保ったまま、格子間の位置を占めることができる。この現象は注入されたベースの電子の寿命を減少させる結果となる場合がある。イオン注入の結果生じたエミッタ領域内部のバルクの損傷が更に、エミッタ内の再結合度を増加させる場合があり、それがベース電流の増加を引き起こす場合がある。
ベースおよびエミッタ領域のエピタキシャル成長中の元の場所での不純物添加は、イオン注入に関わる上述の問題のいくつかを避けるために利用することができる。例えば、エピタキシャル成長中の元の場所での不純物添加を利用することにより、非常に薄い（すなわち、０．１μm）ベース層を形成することができる。しかし、エピタキシャルベースをできるだけ薄く作成することは高周波数用途において非常に望ましいが、そのようなベースに対してオーム接触をさせることや、ベースの周辺抵抗を最小化させることなど他の問題を生じる場合がある。（例えば、エッチングにより）形成後にベース層を薄くすることは、所望のベース層の厚さを達成するために用いられている１つの手段である。例えば、上記のv.Muench et al.を参照。しかし、薄い（例えば、０．１μmの厚さ）ベース層に対して過度にエッチングすることを避けることは非常に難しい。また、薄いベース領域のシート抵抗は、許容できる高周波性能を達成するために、高すぎることがある。
本発明の発明者らは、バイポーラ接合トランジスタデバイス性能の向上を、多量に不純物を添加され成長したベース領域を利用することによって達成することができることを見出した。成長したベース領域を、薄いベース層に対してより大きい電気的接触表面を設けるために利用することができる。本発明による成長したベース領域は更に、バイポーラ接合トランジスタの周辺ベース抵抗を減少させることができる。成長したベース層において不純物添加を高レベルにすることによって、エミッタから成長したベース層への少数キャリア注入を抑制することができるが、これはエミッタと成長したｐプラス層間のポテンシャル障壁がエミッタとｐ型ベース領域間のポテンシャル障壁よりも高いからである。
図１は、本発明の第１の実施例によるＳｉＣバイポーラ接合トランジスタの一部分の断面図を示す。トランジスタ１０は、コレクタ１２と、ドリフト層１３と、第１ベース層１４と、エミッタ領域１６とを含む。エミッタ領域１６はトレンチ２０により、互いに間隔をあけて示されている。
図１に示される構造は、コレクタ１２の第１主要表面上に、連続してドリフト層１３、第１ベース層１４、およびエミッタ材料層を形成することにより製造されることができる。コレクタは不純物を添加したＳｉＣ単結晶とすることができる。不純物を添加したＳｉＣ単結晶は、Cree, Inc. of Durham, North Carolinaなどの民間の製造業者から入手可能である。
ドリフト層、第１ベース層、およびエミッタ層は、成長中にドーパント材料をＳｉＣ層に組み込むエピタキシャル成長により形成することができる。エッチング領域（例えば、トレンチ）は、その後エミッタ層を貫いてエッチングすることにより形成することができる。第１ベース層は非常に薄い（例えば、０．１μm以下の薄さ）ので、エミッタ層のエッチング中に第１ベース層１４もまたエッチングにより貫通され、その下にあるドリフト層１３を露出させる。その後、成長したベース層１８を、トレンチ２０の底部および側壁表面上に、同様にエミッタ領域の上部表面上に形成することができる。その後、エミッタコンタクト開口部２２を、エミッタ領域１６の上部表面上の成長したベース領域１８内に設けることができる。その後、エミッタコンタクト２４およびベースコンタクト２６を、それぞれエミッタコンタクト開口部およびトレンチ内に配置することができる。コレクタコンタクト２８をコレクタ１２の残存露出主要表面上に配置することも示されている。ＳｉＣバイポーラ接合トランジスタの作成方法が、図６および図７を参照して、下記に詳細に記述される。
２つの高くなったエミッタ領域１６を分離するトレンチ２０が図１に示されているが、本発明によれば、単一の高くなったエミッタ領域を有するデバイスもまた作成可能である。そのようなデバイスの製造の際には、トレンチを形成する必要はない。むしろ、単一エミッタを形成するために、エミッタ材料を、高くなったエミッタ領域を取り巻く領域から除去することも可能である。
本発明の好ましい実施態様によると、コレクタにはドナー材料の不純物が多量に添加される。コレクタの好ましい厚さは３００〜４００μmの範囲内である。しかし、これ以外の厚さのコレクタも、トランジスタの所望の特性に応じて利用することができる。ドリフト層が図１に示されているが、本発明のバイポーラ接合トランジスタに必ずしもドリフト層を含む必要はない。通常、ドリフト層はある用途（例えば、パワーの大きい用途）のデバイスの動作特性を向上するために利用される。ドリフト層が利用される場合、ドリフト層はコレクタ層よりも低い不純物添加レベルを有することとなる。本発明においては、ドリフト層の厚さは、所望の動作特性を達成するべく変更可能でもある。ドリフト層の厚さは、例えばデバイスの動作電圧および動作周波数に基づいて選択可能である。高電圧用途には、ドリフト層は好ましくは４μm以上の厚さを有する。高周波用途（例えば、２Ghz以上）には、ドリフト層は好ましくは４μm以下の厚さを有する。
本発明の好ましい実施態様によると、コレクタ層にはドナー材料が多量に添加され、ドリフト層にはドナー材料が少量または適量添加される。好適なドナー材料は窒素およびリンを含んでいる。窒素は本発明の好ましいドナー材料である。しかし、上記材料は単に代表的なものであり、炭化ケイ素にとって好適なその他のドナー材料も利用可能である。
エミッタ層にも、好ましくはドナー材料が多量に添加される。エミッタ層の厚さも、所望のデバイス動作特性を備えるように変更可能である。本発明の好ましい実施態様によると、エミッタ層は０．５〜１μmの厚さを有する。
本発明の第１ベース層には、好ましくはアクセプタ材料が適量または少量添加される。第１ベース層の不純物添加レベルは、デバイスの動作状態（例えば、電圧および周波数）により変更可能である。通常、第１ベース層の不純物添加レベルは、デバイス動作中の電圧の突き抜けを防ぐべく十分に高くする。しかし、デバイスの突き抜け電圧も、ベース層の厚さ、ならびにその不純物添加レベルに依存している。一般に、電圧の突き抜けを防ぐために、より薄いベース層に対してはより高い不純物添加レベルが要求される。例えば、５×１０16atoms・cm-3のドナー濃度を有する０．１μmの厚さのベース層および４μmの厚さのドリフト層に対して、ｐ型ベースの不純物添加レベルを２×１０18atoms・cm-3〜３×１０18atoms・cm-3の範囲内にする場合がある。ベース層の不純物添加レベルは、好ましくは１×１０18atoms・cm-3〜２×１０18atoms・cm-3の範囲内である。本発明の好ましい実施態様によると、第１ベース層は０．１〜０．３μmの厚さを有する。
炭化ケイ素に添加するのに好適なアクセプタ材料には、ホウ素およびアルミニウムがある。アルミニウムは好ましいアクセプタ材料である。しかし、上記材料は単に代表的なものであるに過ぎず、本発明によれば、炭化ケイ素に対して不純物として添加することができるいかなるアクセプタ素材を利用することができる。
本発明の成長したベース層は、第１ベース層よりも高い不純物添加レベルを有することとなる。成長したベース層には、好ましくはアクセプタ材料が多量に添加される。成長したベース層の不純物添加レベルおよび厚さは、デバイスの要求および動作特性により変更可能である。
本発明によるバイポーラ接合トランジスタの種々の層の不純物添加レベルおよび厚さは、特定用途用の所望の特性を有するデバイスを作成するように変更可能である。他に示さなければ、本発明の文脈において、不純物を多量に添加することは１０18atoms・cm-3以上のドーパント濃度に対応し、不純物を少量添加することは５×１０16atoms・cm-3以下のドーパント濃度に対応し、不純物を適量添加することは５×１０16atoms・cm-3〜１０18atoms・cm-3のドーパント濃度に対応する。
本発明のバイポーラ接合トランジスタは、高価なイオン注入や注入後アニールステップを用いずに作成することができる。更に、多量に不純物が添加されたエピタキシャル層を利用して成長したベース領域を形成することで、同時に、成長したベース層内にエッジ終端構造を作製することができる。エッジ終端構造は、デバイスの阻止能力を高めるために利用することができる。エッジ終端構造の一例は図２に図示されるエピタキシャルガードリングである。
図２は本発明の多指ＳｉＣバイポーラ接合トランジスタの断面を示す。「多指」という名称はデバイスのベースとエミッタとのコンタクトの構成を意味している。多指デバイスは、複数の細長いベースコンタクトと組み合わせた複数の細長いエミッタコンタクトを含む。多指構成は、エミッタ領域の周辺長を増加させ、それによりデバイスの導電能力を向上させるために利用される。例えば、Baliga, Power Semiconductor Devices, pp. 231-232 (1996)を参照。通常、多指構成では、ベース領域は最も外側のエミッタ領域の外側に配置され、エミッタの周辺長を最大化する。
図２に示されるように、バイポーラ接合トランジスタ３０は、トレンチ２０により隔てられ範囲が画定された３つの高くなったエミッタ領域１６（例えば、指）を含む。トレンチ２０は、下記の通り、ベースコンタクトの開口部として利用することができる。エミッタコンタクト開口部２２が、高くなったエミッタ領域１６の上部表面上の成長したベース層１８内に形成されることが示されている。エミッタコンタクト２４およびベースコンタクト２６が、それぞれエミッタコンタクト開口部２２およびトレンチ２０内に形成されることも示されている。
ガードリング３２が、デバイスの周辺領域の成長したベース層内に形成されることも示されている。成長したベース層１８内にエッチングされるガードリング３２を、エミッタコンタクト開口部２２と同時に形成することができる。下記の通り、ガードリング３２は、バイポーラ接合トランジスタの阻止能力を向上させるために利用することができる。ＳｉＣＢＪＴのガードリングは、関連米国出願第０９／ （この文書と同日出願の、代理人整理番号第３７７９−００２−２７）にも記述されている。ガードリングが示されているが、その他の公知のエッジ終端構造も利用することができる。
ガードリングを利用するか、またはその他のエッジ終端構造を利用するかは任意である。例えば、ある用途（例えば、高周波での）に対しては、ＢＪＴを比較的低い阻止電圧（例えば、≒２００Ｖ）とする場合がある。このような条件下では、エッジ終端は不必要であるが、それは阻止電圧がデバイスのエッジ付近の電子なだれ降伏ではなく、デバイスのベース突き抜け電圧によって制限されるからである。
上述の通り、トランジスタの横方向の大きさ（すなわち、規模）は高周波性能にも影響を及ぼす可能性がある。本発明によれば、セルフアライン化作成工程を利用して、成長したベース層内にエミッタコンタクト開口部およびガードリングを形成することができる。セルフアライメント技術は製造技術であり、この技術によりデバイスの機能が製造工程の結果として自動的および実質的に位置合わせをする。炭化ケイ素ＭＯＳＦＥＴおよびバイポーラ接合トランジスタを作成するために、セルフアライメント製造技術が利用されている。例えば、米国特許第５，７２６，４６３号および６，２１８，２５４号を参照。
本発明のセルフアライメント工程は、下にある成長したベース層内にエミッタコンタクト開口部を作成するため、ベースのオーム接触材料（例えば、金属）をエッチングマスクとして利用することを含む。このようにして、成長したベース層内にエッチングされた開口部が、ベースのオームコンタクト層内に形成された開口部と位置合わせされる。この技術を利用して作られたデバイスが図３に図示されている。
図３は、本発明の第２実施例の炭化ケイ素バイポーラ接合トランジスタの部分断面を示し、ベースコンタクト層３６が成長したベース層１８上に形成されている。図３から分かるように、ベースコンタクト層３６が、トレンチ２０の底部および側壁表面上ならびにエミッタ領域の上部表面上に形成されている。通常、ベースコンタクト層３６は金属層（例えば、チタン）である。ベースコンタクト層３６に対して、当業界で公知のいかなる金属化技術も適用することができる。本発明の好ましい実施態様によると、ベースコンタクト層に対してスパッタリングが適用される。
ベースコンタクト層３６の形成後、エミッタコンタクト開口部２２が、ベースコンタクト層３６とエミッタ領域１６の上部表面上の成長したベース層１８内とに設けられる。エミッタコンタクト開口部２２は、最初にベースコンタクト領域１６の上部表面上のベースコンタクト層３６内に開口部を形成して、その下にある成長したベース層１８を露出させることによって形成される。その後、エミッタコンタクト開口部を内部に形成したベースコンタクト層３６をマスクとして利用することによって、成長したベース層１８内に開口部を形成することができる。この工程は、図７を参照して下記に詳述されている。エミッタコンタクト開口部２２を、エッチング工程（例えば、ドライもしくはウェットエッチング）またはリフトオフ技術などの従来技術により、ベースコンタクト層３６内に形成可能である。その後、エミッタコンタクト開口部２２形成後に残存する成長したベースコンタクト層３６部分を、バイポーラ接合トランジスタのベースコンタクトとして利用することができる。エミッタコンタクト開口部２２の形成後、エミッタコンタクト２４を、高くなったエミッタ領域１６のエミッタ材料と接触させて、エミッタコンタクト開口部２２内に配置することができる。
上記の通り、ベースコンタクト層を成長したベース層上に堆積して、エッチングして、エミッタコンタクトのための開口部を形成することができる。その後、エッチングされたベースコンタクト層をエッチングマスクとして利用して、成長したベース層内に開口部を作ることができる。図３に見えるように、この技術を利用することによって、成長したベース層内のエミッタコンタクト開口部は、上にあるベースコンタクト層内に形成されたエミッタコンタクト開口部とセルフアラインされる。
図４は、本発明の多指ＳｉＣバイポーラ接合トランジスタの断面を示す。図４に示されるように、バイポーラ接合トランジスタ４０は、トレンチ２０により隔てられ範囲が画定された３つの高くなったエミッタ領域１６を含む。エミッタコンタクト開口部２２が、成長したベースコンタクト層３６内の、および下にある成長したベース層１８内のエミッタ領域１６の上部表面上に形成されることが示されている。エミッタコンタクト２４が、エミッタコンタクト開口部２２内に形成されることも示されている。ガードリング４２が、トランジスタ４０のエッジに形成されることが示されている。
本発明の実施態様によれば、成長したベースコンタクト層３６内に、および下にある成長したベース層１８内に形成されたガードリング４２を、エミッタコンタクト開口部２２と同時に形成することができる。とりわけ、第１ステップにおいてエミッタコンタクト開口部２２およびガードリング４２の両者を成長したベースコンタクト層３６内にエッチングもしくは別の方法で形成することができ、その後ベースコンタクト層をマスクとして利用し、その下にある成長したベースコンタクト層１８内に開口部を形成することができる。
エミッタコンタクト開口部の形成後、エミッタおよび／またはベースコンタクトをコンタクト開口部（例えば、エミッタコンタクト開口部もしくはトレンチ）内に堆積させることができる。コンタクトのエッジを開口部の側壁から間隔をあける従来のフォトリソグラフィ工程を利用することによって、エミッタコンタクトを開口部内に堆積させることができる。
本発明のセルフアライメント方式を利用することによって、各エミッタコンタクトと隣接するベースコンタクトとの間の距離を非常に小さくすることができるバイポーラ接合トランジスタの製造が可能となる。例えば、フォトリソグラフィ技術によりコンタクト開口部内にコンタクトを形成する場合、エミッタコンタクト開口部の側壁からの（したがって、ベースコンタクトのエッジからの）エミッタコンタクトの間隔は、従来のフォトリソグラフィの制限（例えば、０．１８μm以下）まで小さくすることができる。ベースコンタクト層を成長させ、エッチングマスクとして利用する場合（図３および図４に図示されるように）、ベースのエッジとエミッタコンタクト間の水平間隔もこの間隔と等しくなるが、それはベースコンタクト層内の開口部とその下にある成長したベース層がセルフアラインされたからである。ベースとエミッタコンタクトとの間の間隔を減少させることによって、トランジスタの大きさを減少させ、それによりデバイスの高周波性能を向上させることが可能となる。
ベースコンタクト層がエミッタ領域上で成長せず、かつ、エミッタコンタクト開口部のためのエッチングマスクとして利用される場合、ベースコンタクトはトレンチの底部表面に利用できる。従来のフォトリソグラフィ工程を利用することによって、ベースコンタクトはトレンチの側壁から間隔をあけることもできる。トレンチ内に形成されたベースコンタクトは、例えば、図１および図２に示される。図１および図２に見られるように、ベースコンタクトはトレンチの側壁から間隔をあけられる。
ベースコンタクトおよびエミッタコンタクトの形成は、例えば、デバイス表面上に絶縁層（例えば、ＳｉＯ2）を形成し、絶縁層の所望の位置に開口部（例えば、エッチングによって）を形成することによって、達成されることが可能である。開口部は、フォトリソグラフィ技術を利用することによって設置することができる。
多くの金属および金属複合材料が、本発明のベース、コレクタ、エミッタコンタクトへの利用に適切である。例えば、ニッケルまたはニッケル−チタン化合物は、ドナー材料が添加された炭化ケイ素に対する適切なオームコンタクトであり、一方、アルミニウムまたはアルミニウム−チタン化合物は、アクセプタ材料が添加された炭化ケイ素に対して有益なオームコンタクトである。本発明の好ましい実施態様によれば、ニッケルはエミッタおよびコレクタコンタクト材料として両方に利用され、チタンはベースコンタクト材料として利用される。好適なオームコンタクト材料および構造は、米国特許番号第５，３２３，０２２号および第５，４０９，８５９号にも開示されている。
本発明のセルフアライメント方式を利用して達成される改良された間隔にすることにより、デバイスのベース抵抗およびベースコレクタ容量を減少させることができ、それにより高周波で動作するデバイスの製造が可能となる。ベースおよびエミッタコンタクト間の間隔を減少させることにより、デバイスの特性オン抵抗を減少させることもできる。
本発明の別のセルフアライメント工程は、ベースのオームコンタクト材料の容器をエッチングマスクとして利用して、バイポーラ接合トランジスタを取り巻くエッジ終端構造（例えば、ガードリング）を作成することを含む。これらのガードリングを、エミッタコンタクト開口部の形成と同時に形成することが可能である。したがって、バルク堆積ベースコンタクト層をエッチングマスクとして利用することにより形成されたエピタキシャルガードリングは、成長したベース材料層の上にある導電性（例えば、金属）の最上層を含む。この導電層は、リング全体を同じ電位に維持する上で役立ち、それによりエッジ終端構造の全体的な阻止能力を向上させることができる。
上述の通り、図４は、ベース金属層がエッチングマスクとして利用され、エミッタコンタクト開口部およびガードリングの両方を形成する、ガードリングを有する多指ＳｉＣバイポーラ接合トランジスタを示している。図４から分かるように、示された３つのガードリングのそれぞれが、ベースコンタクト層内とおよびその下にある成長したベース層内とに開口部を形成することにより形成される導電性の最上層を有している。３つのガードリングが示されているが、本発明によれば、デバイスの所望の阻止能力を達成するために、ガードリングを何本用いてもよい。また、本発明によれば、所望のエッジ終端効果を達成するために、ガードリングの間隔、幅、厚さも変更することができる。
本発明によれば、ベースおよびエミッタのコンタクトの「指」または細長い領域の数も変更することができる。通常、トランジスタの導電能力は、エミッタ領域の周辺長に比例する。したがって、エミッタコンタクトがベースコンタクトと組み合わせられた指の形態を利用することにより、エミッタ周辺、および、その結果トランジスタの導電能力を最大化することができる。本発明によれば、デバイスの所望の導電能力を達成するために、エミッタの指を何本でも用いることができる。
カリフォルニア州、サンタクララのSilvaco, International社のデバイスシミュレーションソフト「ＡＴＬＡＳ」を利用することにより、図１に示された構造を有する４Ｈ−ＳｉＣバイポーラ接合トランジスタをシミュレートして、ベースの突き抜け電圧を測定した。「４Ｈ」という名称は炭化ケイ素の結晶構造又はポリタイプを意味している。炭化ケイ素は１５０以上の異なるポリタイプ、又は結晶構造に結晶化し、その最も一般的なものが３Ｃ、４Ｈ、および６Ｈと称される。「Ｃ」という名称は「立方晶系」を意味し、「Ｈ」は「六方晶系」を意味する。現在、６Ｈのポリタイプが最も完全に特徴化されている。しかし、その高い電子移動度により、４Ｈのポリタイプがパワーデバイスとしてより人気がある。
４Ｈ−ＳｉＣバイポーラ接合トランジスタのシミュレーション結果が図５Ａに示されている。図５Ａにおけるシミュレートされたバイポーラ接合トランジスタは、０．２μmの厚さおよび５×１０17atoms・cm-3の不純物添加レベルを有する第１ベース層１４を有している。バイポーラ接合トランジスタは更に、４μmの厚さおよび３×１０16atoms・cm-3の不純物添加レベルを有するドリフト層１３も有している。エミッタコンタクト２４は高くなったエミッタ領域１６と接触しているのが示され、ベースコンタクト２６は成長したベース層１８と接触しているのが示されている。高くなったエミッタ領域を貫いた中心線からの距離（単位μm）がｘ軸に示され、成長したベース層の最上層からの距離（単位μm）がｙ軸に示されている。図５Ａの陰影部分は、デバイスの衝突発生率を指している。衝突発生率はｓ-1・cm-3の単位により与えられる。
図５Ａに示されたシミュレーションでは、エッジ効果を無視した。しかし、実際に利用する場合は、エッジの電界の密集は阻止能力を著しく損なう可能性がある。下記においてより詳細に論ずるが、エッジ終端構造（例えば、ガードリング）を、トランジスタの阻止能力を増すために使用することができる。上述のように、ガードリングを含むエッジ終端構造を有するＳｉＣバイポーラ接合トランジスタデバイスの実例が、図２および図４に示されている。
図５Ｂは、図５Ａでシミュレートされた４Ｈ−ＳｉＣバイポーラ接合トランジスタの破壊特性のシミュレーションを示したグラフである。図５Ｂでは、ベース電流（Ｘ）およびコレクタ電流（◇）が、コレクタに印加された電圧の関数として示されている。図５Ｂから分かるように、ベースおよびコレクタの両電流が約２２０ボルトのコレクタ電圧で、スパイク波形を示しているが、これはデバイスの破壊がこの電圧で生じていることを示している。
図６Ａ〜図６Ｇは、本発明の第１の実施例のＳｉＣバイポーラ接合トランジスタの作成に伴うステップを図示している。図６Ａでは、ドリフト層１０２がコレクタ層１００の第１主要表面上に配置されていることが示されている。コレクタコンタクト層１０８が、コレクタ１００の残存露出主要表面上に配置されていることが示されている。
本発明の好ましい実施態様によれば、ドリフト層はドナー材料が少量添加された（例えば、ｎマイナスの不純物が添加された）ＳｉＣ層であり、コレクタはドナー材料が多量に添加された（例えば、ｎプラスの不純物が添加された）ＳｉＣである。ＳｉＣに対するドーパント（例えば、ドナーまたはアクセプタ）の不純物添加は、好ましくはＳｉＣ層のエピタキシャル成長中に、元の位置で行われる。ＳｉＣ層を、ＣＶＤ、分子線および昇華エピタキシなどの、当業界で公知のエピタキシャル成長方式により形成することができる。本発明の好ましい実施態様によれば、本発明の不純物を添加されたＳｉＣ層は、エピタキシャル成長中に、元の位置で不純物を添加することにより形成され、成長中に、ドーパント原子が炭化ケイ素に組み込まれる。
図６Ａでは、第１ベース層１０４がドリフト層１０２上に配置されていることが示され、エミッタ層１０６が第１ベース層１０４上に配置されていることが示されている。本発明の好ましい実施態様によれば、第１ベース層１０４にはアクセプタ材料が適量添加され、エミッタ層１０６にはドナー材料が多量に添加される。
図６Ｂは、本発明の第１エッチングステップ後の図６Ａの断面を示す。図６Ｂから分かるように、トレンチ１０９が、エミッタ層１０６および第１ベース層１０４を貫いてエッチングされていることが示されている。ドリフト層１０２の材料が、トレンチ１０９の底部上に露出していることが示されている。本発明の好ましい実施態様によれば、一連の間隔をあけたトレンチが、高くなったエミッタ領域およびトレンチ（例えば、多指デバイス）の組み合わせ構造を形成する基盤内で、互いに平行にエッチングされる。図６Ａに見られるように、高くなったエミッタ領域は、エミッタ層１０６および第１ベース層１０４の材料を含んでいる。
図６Ｃは、図６Ｂに図示された構造の露出表面上に形成された第２ベース層１１０を示している。第２ベース層１１０は、好ましくはｐ型の不純物が多量に添加されたＳｉＣ層である。図６Ｃから分かるように、第２ベース層１１０は、トレンチの底部（すなわち、水平）および側壁（すなわち、垂直）両表面上に、ならびに高くなったエミッタ領域の上部（すなわち、水平）表面上に１つの層を形成している。
図６Ｄは第２エッチングステップを示しており、エミッタコンタクト開口部１０７が、下にあるエミッタ層１０６の材料を露出するエミッタメサ型の上部表面上の成長したベース層内に形成されている。
図６Ｅは、本発明のベースおよびエミッタコンタクトを形成する方法における第１ステップを示している。図６Ｅにおいて、絶縁層１１１が図６Ｄのエッチングされた基盤の露出表面上に形成されている。絶縁層１１１は好ましくは二酸化ケイ素層である。絶縁層は、公知の堆積工程（例えば、ＣＶＤもしくはＰＥＣＶＤ）により形成することができる。図６Ｅに示されるように、絶縁層１１１は、トレンチ１０９の底部表面におよびエミッタ開口部１０７上に形成された水平部分１１４と、トレンチ１０９の側壁におよびエミッタ開口部１０７上に形成された垂直部分１１２とを含む。
図６Ｆは、ベースおよびエミッタコンタクトを形成する方法における第２ステップを示している。図６Ｆに示されるように、エッチング工程は、エミッタ領域１０６および成長したベース層１１０から絶縁層１１１を除去して、ベースおよびエミッタコンタクトの開口部を形成するために利用されている。絶縁層１１１は、フォトリソグラフィ工程を利用してこれらの領域から選択的に除去することができる。エッチングステップ後、絶縁層１１１は、エミッタコンタクト開口部１０７およびトレンチ１０９の側壁上に残存する。
図６Ｇは、セルフアラインされたベースおよびエミッタコンタクトを形成する方法における第２ステップを示している。図６Ｇに示されるように、ベースコンタクト１１８およびエミッタコンタクト１１６は、それぞれ、トレンチ１０９内の成長したベース１１０の露出表面上と、エミッタコンタクト開口部１０７内のエミッタ層１０６の露出表面上とに置かれている。図６Ｇから分かるように、ベースおよびエミッタコンタクトは、絶縁層１１１の絶縁材料１１２により、トレンチ１０９およびエミッタコンタクト開口部１０７の側壁から間隔をあけられている。
図７Ａ〜７Ｆは、本発明の第２実施例のＳｉＣバイポーラ接合トランジスタを形成する方法を図示している。図７Ａは、図６Ｃの基板の成長したベース層上に配置されたベースコンタクト層１２０を示している。ベースコンタクト層１２０は、当業界で公知のいかなる方法（例えば、化学蒸着メッキ、スパッタリングなど）によっても、成長したベース層１１０上に堆積することができる。ベースコンタクト層は好ましくは金属層である。
図７Ｂは、高くなったエミッタ領域１０６の上部表面上のベースコンタクト層１２０内に形成されたエミッタコンタクト開口部１２１を示している。エミッタコンタクト開口部は、金属エッチングおよび金属リフトオフ技術などの公知の金属パターニング技術により、ベースコンタクト層内に形成することができる。
図７Ｃは、高くなったエミッタ領域１０６の上部表面上の成長したベース層１１０内にエッチングされたエミッタコンタクト開口部１２１を示している。エッチングステップは、内部に形成されたエミッタコンタクト開口部１２１を有するベースコンタクト層１２０を、成長したベース層１１０のエッチング時のマスクとして利用して行うことができる。このようにして、成長したベース層１１０内のエミッタコンタクト開口部が、ベースコンタクト層１２０内のエミッタコンタクト開口部１２１とセルフアラインされる。
図７Ｄは、図７Ｃの基板上にセルフアラインされたエミッタコンタクトを形成する方法における第１のステップを示している。図７Ｄにおいて、絶縁層１２２が基盤の露出表面上に形成されている。絶縁層１２２は、好ましくは二酸化ケイ素層である。絶縁層は、どんな公知の堆積方法（例えば、ＣＶＤもしくはＰＥＣＶＤ）によっても形成することができる。図７Ｃに示されるように、絶縁層１２２は水平部分１２８および垂直部分１２４を含んでいる。
図７Ｅは、セルフアラインされたエミッタコンタクトを形成する方法における第２ステップを示している。図７Ｅに示されるように、エッチング工程は、エミッタコンタクト領域１０６の表面１２５から絶縁層１２２部分を選択的に除去するために利用されている。選択的な除去は、フォトリソグラフィ技術を利用することにより達成することができる。その結果、絶縁層１２２部分がエミッタコンタクト開口部１０７の側壁上に残存する。
図７Ｆは、セルフアラインされたエミッタコンタクトを形成する方法における第３ステップを示している。図７Ｆに示されるように、エミッタコンタクト１２６は、エミッタコンタクト開口部内のエミッタ層１０６の露出表面上に堆積している。図７Ｆから分かるように、エミッタコンタクト１２６は、絶縁層１２２の絶縁材料により、エミッタコンタクト開口部の側壁から間隔をあけられている。図６および図７に図示されている方法は、本発明のＳｉＣＢＪＴを製造するために利用することのできる単に代表的な方法であるに過ぎない。本発明によれば、その他の公知の半導体製造技術を利用することも可能である。
本発明の特定の実施態様を説明をするために明細書中に記述してきたが、本発明の精神および本発明の範囲から逸脱することなく、さまざまな変更を行うことができることが、上述の記載から理解することができるだろう。
図１は、本発明の第１の実施例による、成長したｐ＋ベース領域を有するＳｉＣバイポーラ接合トランジスタの部分断面図である。 図２は、成長したｐ＋ベース領域およびガードリングを有する多指ＳｉＣバイポーラ接合トランジスタの断面図である。 図３は、本発明の第２の実施例による、ベースコンタクト層が、下にある成長したｐ＋ベース層内のエミッタコンタクト開口部をエッチングするためのマスクとして利用される、成長したｐ＋ベース領域を有するＳｉＣバイポーラ接合トランジスタの一部分の断面図である。 図４は、マスクとしてベースコンタクト層を利用して、成長したベース層をエッチングすることによりエミッタコンタクト開口部およびガードリングが形成された、成長したｐ+ベース領域および成長したベースコンタクト層を有する多指ＳｉＣバイポーラ接合トランジスタの断面図である。 図５Ａは、図１に示された成長したｐ+層を有する４Ｈ−ＳｉＣバイポーラ接合トランジスタの阻止能力のシミュレーション結果を表現したものである。 図５Ｂは、図５Ａの図においてシミュレートされた４Ｈ−ＳｉＣバイポーラ接合トランジスタの破壊特性のシミュレーションを示している。 図６Ａは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｂは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｃは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｄは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｅは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｆは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図６Ｇは、本発明の第１の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ａは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ｂは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ｃは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ｄは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ｅは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。 図７Ｆは、本発明の第２の実施例による、バイポーラ接合トランジスタの製造に伴うステップを示している。

Claims (31)

  1. ＳｉＣバイポーラ接合トランジスタを製造する方法であって、
    ドナー材料が添加されたＳｉＣを含み、第１および第２主要表面を有するコレクタを設けるステップと；
    ドナー材料が添加されたＳｉＣ含むドリフト層をコレクタの第１主要表面上に形成するステップと；
    ドリフト層上に、アクセプタ材料が添加されたＳｉＣを含む第１ベース層を形成するステップと；
    ドナー材料が添加されたＳｉＣを含むエミッタ層を第１ベース層上に形成するステップと；
    エミッタ層および第１ベース層を貫いてエッチングして、ドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第１ベース層の領域により範囲が画定された上部表面を有する高くなったエミッタ領域を少なくとも１以上形成するステップと；
    アクセプタ材料が添加されたＳｉＣを含み、エッチングされた領域の底部および側壁表面とエミッタ領域の上部表面とを覆う第２ベース層を形成するステップと；
    エミッタ領域の上部表面上に第２ベース層を貫いて、底部および側壁表面を有するエミッタコンタクト開口部を形成してエミッタ材料を露出させるステップと；
    エッチングされた領域内の第２ベース材料の表面上にベースコンタクトを形成するステップと；さらに
    エミッタコンタクト開口部内のエミッタ材料の表面上にエミッタコンタクトを形成するステップと、を含むことを特徴とする方法。
  2. ドリフト層を形成するステップがコレクタの露出表面上にドリフト層をエピタキシャルに成長させることを含み、第１ベース層を形成するステップがドリフト層の露出表面上に第１ベース層をエピタキシャルに成長させることを含む、請求項１に記載の方法。
  3. コレクタ層に第１不純物添加レベルでドナー材料が添加され、ドリフト層に第２不純物添加レベルでドナー材料が添加され、第１不純物添加レベルが第２不純物添加レベルよりも高い、請求項１に記載の方法。
  4. 第１不純物添加レベルが１０18atoms・cm-3以上であり、第２不純物添加レベルが５×１０ 16 atoms・cm-3以下である、請求項３に記載の方法。
  5. エミッタ層を形成するステップが、第１ベース層上にエミッタ層をエピタキシャルに成長させることを含む、請求項２に記載の方法。
  6. エピタキシャル成長中にドナー材料がエミッタ層に添加される、請求項５に記載の方法。
  7. エピタキシャル成長中に１０18atoms・cm-3以上の不純物添加レベルでエミッタ層に添加される、請求項６に記載の方法。
  8. 第２ベース層を形成するステップが、エミッタ層の露出表面上に第２ベース層をエピタキシャルに成長させることを含む、請求項５に記載の方法。
  9. エピタキシャル成長中にアクセプタ材料が第２ベース層に添加される、請求項８に記載の方法。
  10. エピタキシャル成長中に１０18atoms・cm-3以上の不純物添加レベルで第２ベース層に添加される、請求項９に記載の方法。
  11. 複数の高くなったガードリングを第２ベース層内に形成し、高くなったガードリングが高くなったエミッタ領域を取り囲むステップを更に含む、請求項１に記載の方法。
  12. ガードリングがエミッタコンタクト開口部の形成と同時に形成される、請求項１１に記載の方法。
  13. ＳｉＣバイポーラ接合トランジスタを製造する方法であって、
    ドナー材料が添加されたＳｉＣを含み、第１および第２主要表面を有するコレクタを設けるステップと；
    ドナー材料が添加されたＳｉＣを含むドリフト層をコレクタの第１主要表面上に形成するステップと；
    ドリフト層上に、アクセプタ材料が添加されたＳｉＣを含む第１ベース層を形成するステップと；
    ドナー材料が添加されたＳｉＣを含むエミッタ層を第１ベース層上に形成するステップと；
    エミッタ層および第１ベース層を貫いてエッチングして、ドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第１ベース層の領域により範囲が画定され高くなったエミッタ領域を少なくとも１以上形成するステップと；
    アクセプタドーパントが添加されたＳｉＣを含み、エッチングされた領域の底部および側壁表面とエミッタ領域の上部表面を覆う第２ベース層を形成するステップと；
    第２ベース層上にベースコンタクト層を形成するステップと；
    ベースコンタクト層を貫いてエミッタコンタクト開口部を高くなったエミッタ領域の上部表面上に形成して第２ベース層を露出させるステップと；
    ベースコンタクト層をマスクとして利用して、高くなったエミッタ領域の表面上の第２ベース層を貫いてエミッタコンタクト開口部をエッチングして、エミッタ材料を露出させるステップと；さらに
    エミッタコンタクト開口部内のエミッタ材料上にエミッタコンタクトを形成するステップと、を含むことを特徴とする方法。
  14. ドリフト層を形成するステップが、コレクタの第１主要表面上にエピタキシャルにドリフト層を成長させることを含み；
    第１ベース層を形成するステップが、ドリフト層上にエピタキシャルに第１ベース層を成長させることを含み；
    エミッタ層を形成するステップが、第１ベース層の露出表面上にエピタキシャルにエミッタ層を成長させることを含み；さらに
    第２ベース層を形成するステップが、エミッタ層の露出表面上にエピタキシャルに第２ベース層を成長させることを含み；
    ドーパント材料が成長中に各層に組み込まれる、請求項１３に記載の方法。
  15. コレクタが１０ 18 atoms・cm -3 以上の第１不純物添加レベルでドナー材料が添加され、ドリフト層が５×１０ 16 atoms・cm -3 以下の第２不純物添加レベルでドナー材料が添加される、請求項１３に記載の方法。
  16. エピタキシャル成長中に１０18atoms・cm-3以上の不純物添加レベルでエミッタ層に不純物が添加される、請求項１４に記載の方法。
  17. エピタキシャル成長中に１０18atoms・cm-3以上の不純物添加レベルで第２ベース層に不純物が添加される、請求項１４に記載の方法。
  18. 複数の高くなったガードリングをベースコンタクト層内に形成し、高くなったガードリングが１以上高くなったエミッタ領域およびエッチングされた領域を取り囲み；さらに
    ベースコンタクト層をマスクとして利用して、第２ベース層内の複数の高くなったガードリングをエッチングするステップを更に含む、請求項１４に記載の方法。
  19. ガードリングおよびエミッタコンタクト開口部が、同時にベースコンタクト層内に形成され、および／または同時に第２ベース層内にエッチングされる、請求項１８に記載の方法。
  20. 炭化ケイ素バイポーラ接合トランジスタであって、
    第１および第２主要表面を有するコレクタであって、ドナー材料が添加されたＳｉＣを含むコレクタと；
    コレクタの第１主要表面上に形成されたドリフト層であって、ドナー材料が添加されたＳｉＣを含むドリフト層と；
    ドリフト層に形成されかつ同じ広がりを持たない１以上高くなったエミッタ領域であって、高くなったエミッタ領域がドリフト層の中央部分に形成され、かつ低部ベース層上に形成された上部エミッタ層を含み、上部エミッタ層がドナー材料が添加されたＳｉＣを含み、かつ低部ベース層がアクセプタ材料が添加されたＳｉＣを含み、低部ベース層がドリフト層と接触しており、上部エミッタ層が低部ベース層と同じ広がりを持つエミッタ領域と；そして
    低部ベース層よりも高い不純物添加レベルでアクセプタ材料が添加された第２ベース層とを含み、第２ベース層がドリフト層の露出表面上におよび高くなったエミッタ領域の側壁と上部表面を含む露出表面上に形成されて、第２ベース層がＳｉＣ層であることを特徴とするトランジスタ。
  21. 第１ベース層が０．３μm以下の厚さを有する、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  22. コレクタに第１不純物添加レベルでドナー材料が添加され、ドリフト層に第２不純物添加レベルでドナー材料が添加され、第１不純物添加レベルが第２不純物添加レベルよりも高い、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  23. 第１不純物添加レベルが１０18atoms・cm-3以上であり、第２不純物添加レベルが５×１０ 16 atoms・cm -3 以下である、請求項２２に記載の炭化ケイ素バイポーラ接合トランジスタ。
  24. 多指構成に配置された、複数の高くなったエミッタ領域を含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  25. コレクタの第２主要表面上に配置されたコレクタコンタクトを更に含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  26. エミッタ領域の上部表面上の第２ベース層内のエミッタ開口部と、エミッタ材料と接触してエミッタ開口部内に配置されたエミッタコンタクトとを含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  27. 第２ベース層上に形成されたベースコンタクトを更に含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  28. 第２ベース層上に形成され、かつ同じ広がりを持つベースコンタクト層を更に含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  29. エミッタ領域の上部表面上のベースコンタクト層および第２ベース層内のエミッタコンタクト開口部であって、エミッタコンタクト開口部が底部および側壁表面を含み、第２ベース層内のエミッタコンタクト開口部がベースコンタクト層内のエミッタコンタクト開口部と位置合わせされたエミッタコンタクト開口部と、
    エミッタコンタクト開口部内の露出エミッタ材料上に配置されたエミッタコンタクトと、を更に含む、請求項２８に記載の炭化ケイ素バイポーラ接合トランジスタ。
  30. ドリフト層の周辺部分上に形成され、高くなったエミッタ領域を取り囲む複数の高くなったガードリングを更に含み、ガードリングにアクセプタ材料が添加された炭化ケイ素層を含む、請求項２０に記載の炭化ケイ素バイポーラ接合トランジスタ。
  31. ドリフト層と向かい合ったガードリングの表面上に形成された導電材料層を更に含む、請求項３０に記載の炭化ケイ素バイポーラ接合トランジスタ。
JP2003572068A 2002-02-22 2003-02-21 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ Expired - Fee Related JP4774196B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/079,893 2002-02-22
US10/079,893 US6815304B2 (en) 2002-02-22 2002-02-22 Silicon carbide bipolar junction transistor with overgrown base region
PCT/US2003/004873 WO2003073468A2 (en) 2002-02-22 2003-02-21 Silicon carbide bipolar junction transistor with overgrown base region

Publications (2)

Publication Number Publication Date
JP2006507659A JP2006507659A (ja) 2006-03-02
JP4774196B2 true JP4774196B2 (ja) 2011-09-14

Family

ID=27752788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003572068A Expired - Fee Related JP4774196B2 (ja) 2002-02-22 2003-02-21 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ

Country Status (5)

Country Link
US (1) US6815304B2 (ja)
EP (1) EP1485940B1 (ja)
JP (1) JP4774196B2 (ja)
AU (1) AU2003213114A1 (ja)
WO (1) WO2003073468A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005052997A2 (en) * 2003-11-21 2005-06-09 Wisconsin Alumni Resarch Foundation Solid-state high power device and method
US6881638B1 (en) * 2003-11-26 2005-04-19 United Microelectronics Corp. Method of fabricating a bipolar junction transistor
US20050275056A1 (en) * 2004-05-26 2005-12-15 Stephen Forrest Organic heterojunction bipolar transistor
US7875523B1 (en) 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
US7598148B1 (en) 2004-10-15 2009-10-06 Fields Charles H Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor
US7396731B1 (en) * 2004-10-15 2008-07-08 Hrl Laboratories, Llc Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US7825487B2 (en) * 2008-09-30 2010-11-02 Northrop Grumman Systems Corporation Guard ring structures and method of fabricating thereof
US8105911B2 (en) * 2008-09-30 2012-01-31 Northrop Grumman Systems Corporation Bipolar junction transistor guard ring structures and method of fabricating thereof
US8212292B2 (en) 2009-11-20 2012-07-03 Freescale Semiconductor, Inc. High gain tunable bipolar transistor
SE535380C2 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter
US9755018B2 (en) * 2011-12-12 2017-09-05 Cree, Inc. Bipolar junction transistor structure for reduced current crowding
US9601605B2 (en) 2012-04-04 2017-03-21 Cree, Inc. Bipolar junction transistor with improved avalanche capability
US9105717B2 (en) 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9508711B2 (en) * 2013-12-04 2016-11-29 Infineon Technologies Ag Semiconductor device with bipolar junction transistor cells
US9917180B2 (en) * 2014-02-10 2018-03-13 United Silicon Carbide, Inc. Trenched and implanted bipolar junction transistor
CN110828538B (zh) * 2018-08-07 2023-05-05 中国科学院微电子研究所 双极晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520322A (ja) * 2001-07-12 2005-07-07 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
JP2005529478A (ja) * 2001-07-27 2005-09-29 フェアチャイルド・セミコンダクター・コーポレーション 薄いシリコンカーバイドエピタキシャル層の接触方法及びこの方法により形成された半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2335054A1 (fr) * 1975-12-09 1977-07-08 Radiotechnique Compelec Dispositif semi-conducteur a structure plane multicouche, et procede de fabrication de ce dispositif
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
US4916083A (en) 1987-05-11 1990-04-10 International Business Machines Corporation High performance sidewall emitter transistor
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5323022A (en) 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520322A (ja) * 2001-07-12 2005-07-07 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
JP2005529478A (ja) * 2001-07-27 2005-09-29 フェアチャイルド・セミコンダクター・コーポレーション 薄いシリコンカーバイドエピタキシャル層の接触方法及びこの方法により形成された半導体素子

Also Published As

Publication number Publication date
US6815304B2 (en) 2004-11-09
EP1485940B1 (en) 2014-01-08
JP2006507659A (ja) 2006-03-02
AU2003213114A1 (en) 2003-09-09
WO2003073468A2 (en) 2003-09-04
AU2003213114A8 (en) 2003-09-09
EP1485940A4 (en) 2008-03-12
US20030160302A1 (en) 2003-08-28
EP1485940A2 (en) 2004-12-15
WO2003073468A3 (en) 2003-12-31

Similar Documents

Publication Publication Date Title
JP4774196B2 (ja) 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ
US6218254B1 (en) Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) Self-aligned bipolar junction silicon carbide transistors
US6767783B2 (en) Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation
EP1806787B1 (en) Silicon carbide bipolar transistor and method of fabricating thereof
JP2582519B2 (ja) バイポーラ・トランジスタおよびその製造方法
EP1485942B1 (en) POWER SiC DEVICES HAVING RAISED GUARD RINGS
EP1969617B1 (en) Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
JP2005518672A5 (ja)
KR20020092445A (ko) 실리콘 카바이드 금속 반도체 전계 효과 트랜지스터 및실리콘 카바이드 금속 반도체 전계 효과 트랜지스터의제조 방법
KR20230050726A (ko) Mosfet 소자 및 그 제조 방법
CN103299426A (zh) 在碳化硅中具有改进的击穿电压的双极结晶体管
JP5178988B2 (ja) 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
KR100629020B1 (ko) ＳｉＣ 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법
US11616123B2 (en) Enhancement on-state power semiconductor device characteristics utilizing new cell geometries
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
JPS62160762A (ja) 半導体装置
JPH06168954A (ja) 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4774196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees