JP2006507659A - 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ - Google Patents
成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ Download PDFInfo
- Publication number
- JP2006507659A JP2006507659A JP2003572068A JP2003572068A JP2006507659A JP 2006507659 A JP2006507659 A JP 2006507659A JP 2003572068 A JP2003572068 A JP 2003572068A JP 2003572068 A JP2003572068 A JP 2003572068A JP 2006507659 A JP2006507659 A JP 2006507659A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- base layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 104
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 83
- 239000012535 impurity Substances 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 10
- 239000000370 acceptor Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical class [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical class [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036581 peripheral resistance Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- PDEDQSAFHNADLV-UHFFFAOYSA-M potassium;disodium;dinitrate;nitrite Chemical compound [Na+].[Na+].[K+].[O-]N=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PDEDQSAFHNADLV-UHFFFAOYSA-M 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
発明の分野
本発明は、一般に、炭化ケイ素上に形成されたバイポーラ接合トランジスタ(BJT)
に関し、とりわけ、パワーマイクロ波用途への利用に好適な、成長したベース領域を有する、完全にエピタキシャルで垂直なSiCバイポーラ接合トランジスタに関するものである。
ハイパワーマイクロ波トランジスタは、携帯電話ステーション、レーダーシステムなどの用途において大きな需要がある。ケイ素ラテラルMOSFETと並んで、ケイ素バイポーラトランジスタは現在、固体レーザー送信機に使用される主要技術である。近年、0.4〜4GHzの範囲のパワーステージとしてのバイポーラ接合トランジスタの利点が広く認識されている。最新のレーダーシステムは、クライストロンまたは管状送信機の性能をはるかに上回る性能基準を要求しているが、固体デバイスに好適であることを理想とするようである。
発明の第1の様態により、SiCバイポーラ接合トランジスタを作成する方法が提供さられる。この方法は、ドナー材料が添加されたSiCを含み、第1および第2主要表面を有するコレクタを設けるステップと;ドナー材料が添加されたSiC含むドリフト層をコレクタの第1主要表面上に任意に形成するステップと;コレクタの第1主要表面上にまたはドリフト層上に、アクセプタ材料が添加されたSiCを含む第1ベース層を形成するステップと;ドナー材料が添加されたSiCを含むエミッタ層を第1ベース層上に形成するステップと;エミッタ層および第1ベース層を貫いてエッチングして、コレクタまたはドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第1ベース層の領域により範囲が画定された上部表面を有する高くなったエミッタ領域を少なくとも1以上形成するステップと;アクセプタ材料が添加されたSiCを含み、エッチングされた領域の底部および側壁表面とエミッタ領域の上部表面とを覆う第2ベース層を形成するステップと;エミッタ領域の上部表面上に第2ベース層を貫いて、底部および側壁表面を有するエミッタコンタクト開口部を形成してエミッタ材料を露出させるステップと;エッチングされた領域内の第2ベース材料の表面上にベースコンタクトを形成するステップと;さらに、エミッタコンタクト開口部内のエミッタ材料の表面上にエミッタコンタクトを形成するステップと、を含む。
本発明は、添付図面を参照することにより、より良く理解することができる。
本発明により、エピタキシャルに成長したSiCの高周波バイポーラ接合トランジスタ(BJT)を提供する。本発明のデバイスは、比較的薄い(例えば、3μm以下)第1ベース領域と、成長した第2ベース領域とを含む。成長したベース領域はバーポーラ接合トランジスタの第1ベース領域に対して電気的接触を与える。本発明によると、成長したベース層上に形成されたベースコンタクト層が、下にある成長したベース層をエッチングするためのマスクとして利用されるセルフアライメント技術によって、エミッタコンタクト開口部を成長したベース層内に(例えば、エッチングされた状態で)形成することができる。その後、エミッタコンタクトを、結果として生じるセルフアラインされたエミッタコンタクト開口部内に形成することができる。本発明による炭化ケイ素バイポーラ接合トランジスタは薄いベース領域を有することが可能であり、その厚さは不純物添加レベルおよびデバイスの対象ベース突き抜け電圧に依存させることができる。
Claims (32)
- SiCバイポーラ接合トランジスタを製造する方法であって、
ドナー材料が添加されたSiCを含み、第1および第2主要表面を有するコレクタを設けるステップと;
ドナー材料が添加されたSiC含むドリフト層をコレクタの第1主要表面上に任意に形成するステップと;
コレクタの第1主要表面上にまたはドリフト層上に、アクセプタ材料が添加されたSiCを含む第1ベース層を形成するステップと;
ドナー材料が添加されたSiCを含むエミッタ層を第1ベース層上に形成するステップと;
エミッタ層および第1ベース層を貫いてエッチングして、コレクタまたはドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第1ベース層の領域により範囲が画定された上部表面を有する高くなったエミッタ領域を少なくとも1以上形成するステップと;
アクセプタ材料が添加されたSiCを含み、エッチングされた領域の底部および側壁表面とエミッタ領域の上部表面とを覆う第2ベース層を形成するステップと;
エミッタ領域の上部表面上に第2ベース層を貫いて、底部および側壁表面を有するエミッタコンタクト開口部を形成してエミッタ材料を露出させるステップと;
エッチングされた領域内の第2ベース材料の表面上にベースコンタクトを形成するステップと;さらに
エミッタコンタクト開口部内のエミッタ材料の表面上にエミッタコンタクトを形成するステップと、を含むことを特徴とする方法。 - ドリフト層を形成するステップがコレクタの露出表面上にドリフト層をエピタキシャルに成長させることを含み、第1ベース層を形成するステップがドリフト層の露出表面上に第1ベース層をエピタキシャルに成長させることを含む、請求項1に記載の方法。
- コレクタ層に第1不純物添加レベルでドナー材料が添加され、ドリフト層に第2不純物添加レベルでドナー材料が添加され、第1不純物添加レベルが第2不純物添加レベルよりも高い、請求項1に記載の方法。
- 第1不純物添加レベルが1018atoms・cm-3以上であり、第2不純物添加レベルが1015 atoms・cm-3以下である、請求項3に記載の方法。
- エミッタ層を形成するステップが、第1ベース層上にエミッタ層をエピタキシャルに成長させることを含む、請求項2に記載の方法。
- エピタキシャル成長中にドナー材料がエミッタ層に添加される、請求項5に記載の方法。
- エピタキシャル成長中に1018atoms・cm-3以上の不純物添加レベルでエミッタ層に添加される、請求項6に記載の方法。
- 第2ベース層を形成するステップが、エミッタ層の露出表面上に第2ベース層をエピタキシャルに成長させることを含む、請求項5に記載の方法。
- エピタキシャル成長中にアクセプタ材料が第2ベース層に添加される、請求項8に記載の方法。
- エピタキシャル成長中に1018atoms・cm-3以上の不純物添加レベルで第2ベース層に添加される、請求項9に記載の方法。
- 複数の高くなったガードリングを成長させたベース層内に形成し、高くなったガードリングが高くなったエミッタ領域を取り囲むステップを更に含む、請求項1に記載の方法。
- ガードリングがエミッタコンタクト開口部の形成と同時に形成される、請求項11に記載の方法。
- SiCバイポーラ接合トランジスタを製造する方法であって、
ドナー材料が添加されたSiCを含み、第1および第2主要表面を有するコレクタを設けるステップと;
ドナー材料が添加されたSiCを含むドリフト層をコレクタの第1主要表面上に任意に形成するステップと;
コレクタの第1主要表面上またはドリフト層上に、アクセプタ材料が添加されたSiCを含む第1ベース層を形成するステップと;
ドナー材料が添加されたSiCを含むエミッタ層を第1ベース層上に形成するステップと;
エミッタ層および第1ベース層を貫いてエッチングして、コレクタまたはドリフト層を露出させるとともに、底部および側壁表面を含むエッチングされたエミッタおよび第1ベース層の領域により範囲が画定され高くなったエミッタ領域を少なくとも1以上形成するステップと;
アクセプタドーパントが添加されたSiCを含み、エッチングされた領域の底部および側壁表面を覆う第2ベース層を形成するステップと;
第2ベース層上にベースコンタクト層を形成するステップと;
ベースコンタクト層を貫いてエミッタコンタクト開口部を高くなったエミッタ領域の表面上に形成して第2ベース層を露出させるステップと;
ベースコンタクト層をマスクとして利用して、高くなったエミッタ領域の表面上の第2ベース層を貫いてエミッタコンタクト開口部をエッチングして、エミッタ材料を露出させるステップと;さらに
エミッタコンタクト開口部内のエミッタ材料上にエミッタコンタクトを形成するステップと、を含むことを特徴とする方法。 - ドリフト層を形成するステップが、コレクタの第1主要表面上にエピタキシャルにドリフト層を成長させることを含み;
第1ベース層を形成するステップが、ドリフト層上にまたはコレクタの第1主要表面上にエピタキシャルに第1ベース層を成長させることを含み;
エミッタ層を形成するステップが、第1ベース層の露出表面上にエピタキシャルにエミッタ層を成長させることを含み;さらに
第2ベース層を形成するステップが、エミッタ層の露出表面上にエピタキシャルに第2ベース層を成長させることを含み;
ドーパント材料が成長中に各層に組み込まれる、請求項13に記載の方法。 - コレクタが第1不純物添加レベルでドナー材料が添加され、ドリフト層が第2不純物添加レベルでドナー材料が添加される、請求項13に記載の方法。
- 第1不純物添加レベルが1018atoms・cm-3以上であり、第2不純物添加レベルが1015atoms・cm-3以下である、請求項15に記載の方法。
- エピタキシャル成長中に1018atoms・cm-3以上の不純物添加レベルでエミッタ層に不純物が添加される、請求項14に記載の方法。
- エピタキシャル成長中に1018atoms・cm-3以上の不純物添加レベルで第2ベース層に不純物が添加される、請求項14に記載の方法。
- 複数の高くなったガードリングをベースコンタクト層内に形成し、高くなったガードリングが1以上高くなったエミッタ領域およびエッチングされた領域を取り囲み;さらに
ベースコンタクト層をマスクとして利用して、第2ベース層内の複数の高くなったガードリングをエッチングするステップを更に含む、請求項14に記載の方法。 - ガードリングおよびエミッタコンタクト開口部が、同時にベースコンタクト層内に形成され、および/または同時に第2ベース層内にエッチングされる、請求項19に記載の方法。
- 炭化ケイ素バイポーラ接合トランジスタであって、
第1および第2主要表面を有するコレクタであって、ドナー材料が添加されたSiCを含むコレクタと;
コレクタの第1主要表面上に形成された任意のドリフト層であって、ドナー材料が添加されたSiCを含むドリフト層と;
ドリフト層またはコレクタの第1主要表面上に形成されかつ同じ広がりを持たない1以上高くなったエミッタ領域であって、高くなったエミッタ領域がドリフト層またはコレクタの中央部分に形成され、かつ低部ベース層上に形成された上部エミッタ層を含み、上部エミッタ層がドナー材料が添加されたSiCを含み、かつ低部ベース層がアクセプタ材料が添加されたSiCを含み、低部ベース層がコレクタまたはドリフト層と接触しており、上部エミッタ層が低部ベース層と実質的に同じ広がりを持つエミッタ領域と;そして
低部ベース層よりも高い不純物添加レベルでアクセプタ材料が添加された第2ベース層であって、第2ベース層がコレクタまたはドリフト層の露出表面上におよび高くなったエミッタ領域の露出表面上に形成されることを特徴とするトランジスタ。 - 第1ベース層が0.3μm以下の厚さを有する、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- コレクタに第1不純物添加レベルでドナー材料が添加され、ドリフト層に第2不純物添加レベルでドナー材料が添加され、第1不純物添加レベルが第2不純物添加レベルよりも高い、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- 第1不純物添加レベルが1018atoms・cm-3以上であり、第2不純物添加レベルが1015atoms・cm-3以下である、請求項23に記載の炭化ケイ素バイポーラ接合トランジスタ。
- 長軸に対して、互いに実質的に平行に配置された、複数の細長く高くなったエミッタ領域を含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- コレクタの第2主要表面上に配置されたコレクタコンタクトを更に含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- エミッタ領域の上部表面上の第2ベース層内のエミッタ開口部と、エミッタ材料と接触してエミッタ開口部内に配置されたエミッタコンタクトとを含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- 第2ベース層上に形成されたベースコンタクトを更に含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- 第2ベース層上に形成され、かつ同じ広がりを持つベースコンタクト層を更に含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- エミッタ領域の上部表面上のベースコンタクト層および第2ベース層内のエミッタコンタクト開口部であって、エミッタコンタクト開口部が底部および側壁表面を含み、第2ベース層内のエミッタコンタクト開口部がベースコンタクト層内のエミッタコンタクト開口部と実質的に位置合わせされたエミッタコンタクト開口部と、
エミッタコンタクト開口部内の露出エミッタ材料上に配置されたエミッタコンタクトと、を更に含む、請求項29に記載の炭化ケイ素バイポーラ接合トランジスタ。 - ドリフト層またはコレクタの周辺部分上に形成され、高くなったエミッタ領域を取り囲む複数の高くなったガードリングを更に含み、ガードリングにアクセプタ材料が添加された炭化ケイ素層を含む、請求項21に記載の炭化ケイ素バイポーラ接合トランジスタ。
- コレクタまたはドリフト層と向かい合ったガードリングの表面上に形成された導電材料層を更に含む、請求項31に記載の炭化ケイ素バイポーラ接合トランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/079,893 US6815304B2 (en) | 2002-02-22 | 2002-02-22 | Silicon carbide bipolar junction transistor with overgrown base region |
US10/079,893 | 2002-02-22 | ||
PCT/US2003/004873 WO2003073468A2 (en) | 2002-02-22 | 2003-02-21 | Silicon carbide bipolar junction transistor with overgrown base region |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006507659A true JP2006507659A (ja) | 2006-03-02 |
JP4774196B2 JP4774196B2 (ja) | 2011-09-14 |
Family
ID=27752788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003572068A Expired - Fee Related JP4774196B2 (ja) | 2002-02-22 | 2003-02-21 | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6815304B2 (ja) |
EP (1) | EP1485940B1 (ja) |
JP (1) | JP4774196B2 (ja) |
AU (1) | AU2003213114A1 (ja) |
WO (1) | WO2003073468A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2013534732A (ja) * | 2010-07-01 | 2013-09-05 | ノースロップ グラマン システムズ コーポレーション | バイポーラ接合トランジスタのガードリング構造とその製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005052997A2 (en) * | 2003-11-21 | 2005-06-09 | Wisconsin Alumni Resarch Foundation | Solid-state high power device and method |
US6881638B1 (en) * | 2003-11-26 | 2005-04-19 | United Microelectronics Corp. | Method of fabricating a bipolar junction transistor |
US20050275056A1 (en) * | 2004-05-26 | 2005-12-15 | Stephen Forrest | Organic heterojunction bipolar transistor |
US7396731B1 (en) * | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
US7598148B1 (en) | 2004-10-15 | 2009-10-06 | Fields Charles H | Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor |
US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
SE532625C2 (sv) * | 2007-04-11 | 2010-03-09 | Transic Ab | Halvledarkomponent i kiselkarbid |
US7825487B2 (en) * | 2008-09-30 | 2010-11-02 | Northrop Grumman Systems Corporation | Guard ring structures and method of fabricating thereof |
US8212292B2 (en) * | 2009-11-20 | 2012-07-03 | Freescale Semiconductor, Inc. | High gain tunable bipolar transistor |
SE535380C2 (sv) | 2011-01-31 | 2012-07-17 | Fairchild Semiconductor | Bipolär transistor i kiselkarbid med övervuxen emitter |
US9755018B2 (en) * | 2011-12-12 | 2017-09-05 | Cree, Inc. | Bipolar junction transistor structure for reduced current crowding |
US9601605B2 (en) * | 2012-04-04 | 2017-03-21 | Cree, Inc. | Bipolar junction transistor with improved avalanche capability |
US9508711B2 (en) * | 2013-12-04 | 2016-11-29 | Infineon Technologies Ag | Semiconductor device with bipolar junction transistor cells |
US9105717B2 (en) | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
US9917180B2 (en) * | 2014-02-10 | 2018-03-13 | United Silicon Carbide, Inc. | Trenched and implanted bipolar junction transistor |
CN110828538B (zh) * | 2018-08-07 | 2023-05-05 | 中国科学院微电子研究所 | 双极晶体管及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2335054A1 (fr) * | 1975-12-09 | 1977-07-08 | Radiotechnique Compelec | Dispositif semi-conducteur a structure plane multicouche, et procede de fabrication de ce dispositif |
US4762806A (en) | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
US4916083A (en) | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
US4945394A (en) | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
US5726463A (en) | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
US5323022A (en) | 1992-09-10 | 1994-06-21 | North Carolina State University | Platinum ohmic contact to p-type silicon carbide |
US6218254B1 (en) | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
WO2003075319A2 (en) * | 2001-07-12 | 2003-09-12 | Mississippi State University | Self-aligned transistor and diode topologies |
US7132701B1 (en) * | 2001-07-27 | 2006-11-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
-
2002
- 2002-02-22 US US10/079,893 patent/US6815304B2/en not_active Expired - Lifetime
-
2003
- 2003-02-21 AU AU2003213114A patent/AU2003213114A1/en not_active Abandoned
- 2003-02-21 WO PCT/US2003/004873 patent/WO2003073468A2/en active Application Filing
- 2003-02-21 EP EP03709157.6A patent/EP1485940B1/en not_active Expired - Lifetime
- 2003-02-21 JP JP2003572068A patent/JP4774196B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2013534732A (ja) * | 2010-07-01 | 2013-09-05 | ノースロップ グラマン システムズ コーポレーション | バイポーラ接合トランジスタのガードリング構造とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
AU2003213114A1 (en) | 2003-09-09 |
WO2003073468A3 (en) | 2003-12-31 |
US20030160302A1 (en) | 2003-08-28 |
EP1485940A2 (en) | 2004-12-15 |
EP1485940A4 (en) | 2008-03-12 |
AU2003213114A8 (en) | 2003-09-09 |
EP1485940B1 (en) | 2014-01-08 |
JP4774196B2 (ja) | 2011-09-14 |
US6815304B2 (en) | 2004-11-09 |
WO2003073468A2 (en) | 2003-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
US6767783B2 (en) | Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation | |
US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
EP1806787B1 (en) | Silicon carbide bipolar transistor and method of fabricating thereof | |
KR101318041B1 (ko) | 재성장된 게이트를 구비한 자기 정렬 트렌치 전계 효과트랜지스터 및 재성장된 베이스 콘택 영역을 구비한바이폴라 접합 트랜지스터 및 이들의 제조 방법 | |
JP2005518672A (ja) | 高くなったガードリングを有するパワーSiCデバイス | |
JP2005518672A5 (ja) | ||
KR20020092445A (ko) | 실리콘 카바이드 금속 반도체 전계 효과 트랜지스터 및실리콘 카바이드 금속 반도체 전계 효과 트랜지스터의제조 방법 | |
KR20230050726A (ko) | Mosfet 소자 및 그 제조 방법 | |
US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
CN103299426A (zh) | 在碳化硅中具有改进的击穿电压的双极结晶体管 | |
KR100718937B1 (ko) | 자기 정렬된 실리콘 카바이드 바이폴라 접합 트랜지스터를제조하는 방법 및 이에 따라 제조되는 장치 | |
KR100629020B1 (ko) | SiC 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법 | |
US11616123B2 (en) | Enhancement on-state power semiconductor device characteristics utilizing new cell geometries | |
EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
JPS62160762A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4774196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |