JP5178988B2 - 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス - Google Patents
炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス Download PDFInfo
- Publication number
- JP5178988B2 JP5178988B2 JP2002550320A JP2002550320A JP5178988B2 JP 5178988 B2 JP5178988 B2 JP 5178988B2 JP 2002550320 A JP2002550320 A JP 2002550320A JP 2002550320 A JP2002550320 A JP 2002550320A JP 5178988 B2 JP5178988 B2 JP 5178988B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide layer
- layer
- conductivity type
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 113
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 36
- 125000006850 spacer group Chemical group 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Description
【０００１】
（背景）
１．発明の分野
本発明は、炭化ケイ素中のバイポーラ接合トランジスタの製造方法に関し、より詳細には、ベースおよびエミッタコンタクトが自己整合された炭化ケイ素中のバイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイスに関する。
【０００２】
２．関連技術の説明
バイポーラ接合トランジスタ（ＢＪＴ）は、良く知られた頻繁に用いられる半導体電子デバイスである。バイポーラ接合トランジスタは一般に、２つの対向するｐ−ｎ接合を互いに近接して有する半導体材料で形成されるデバイスとして規定される。それぞれの構造および導電型により、バイポーラ接合トランジスタは一般に、ｎ−ｐ−ｎまたはｐ−ｎ−ｐトランジスタと言われる。
【０００３】
ｎ−ｐ−ｎＢＪＴの動作では、電流キャリアが、一方のｐ−ｎ接合に隣接する半導体材料の領域（エミッタと呼ばれる）に入る。殆どの電荷キャリアは、他方のｐ−ｎ接合に隣接する半導体材料の領域（コレクタと呼ばれる）からデバイスを出る。コレクタおよびエミッタは同じ導電型、ｐまたはｎの何れかを有する。ベースとして知られる半導体材料の小部分が、コレクタおよびエミッタとは反対の導電型（ｐまたはｎ）を有し、コレクタとエミッタとの間に位置する。ＢＪＴの２つのｐ−ｎ接合は、コレクタがベースと接触する場所およびベースがエミッタと接触する場所に形成される。
【０００４】
ＢＪＴがｎ−ｐ−ｎかｐ−ｎ−ｐかに応じて、電流がベースに注入されるかベースから引き出されるときに、コレクタからエミッタへ移動できる電荷キャリア（すなわち電子またはホール）の流れが、大きく影響を受ける。典型的には、ベースに加えられた小電流によって、ＢＪＴを通過する大きな電流を比例的に制御できるため、電子回路のコンポーネントとしての有用性がＢＪＴにもたらされる。ＢＪＴの構造および動作は、B. StreetmanによるSOLID STATE ELECTRONIC DEVICES、第２版、（１９８０）、第７章に詳しく説明されている。
【０００５】
動作可能で有用なバイポーラ接合トランジスタに対して必要とされるものの１つは、このトランジスタを形成することができる適切な半導体材料である。最も一般的に用いられる半導体材料はシリコン（Ｓｉ）であるが、他の半導体材料たとえばガリウムヒ素（ＧａＡｓ）およびインジウムリン（ＩｎＰ）なども注目されている。ある環境および動作において、これらの材料には全て適切な用途がある。
【０００６】
バイポーラ接合トランジスタに対する他の材料候補は、炭化ケイ素（ＳｉＣ）である。炭化ケイ素は、良く知られた好都合な半導体特性を有する。たとえばワイドバンドギャップ、高い電界破壊強度、かなり高い電子移動度、高い熱伝導度、高融点、および高い飽和電子ドリフト速度である。総合すれば、これらの特性が意味するところは、他の半導体材料内に形成されたデバイスと比較して、炭化ケイ素中に形成された電子デバイスは、より高温、より高い出力密度、より高速、より高い出力レベルにおいて、また高放射線密度下であっても、動作できる能力があるということである。
【０００７】
炭化ケイ素トランジスタは、高周波数、高温、および高出力レベルで機能するという能力があるため、レーダおよび通信用の高出力高周波送信器などの用途における使用、高出力スイッチング用途、およびジェットエンジン制御などの高温動作に対して非常に望ましい。そのため、デバイス品質の炭化ケイ素および炭化ケイ素から形成されるデバイスの製造方法が、数十年の間、科学者および技術者の興味の対象となっている。
【０００８】
炭化ケイ素は、１５０を超える異なるポリタイプまたは結晶構造で結晶化し、そのうち最も一般的なものは３Ｃ、４Ｈ、および６Ｈと示される。ここで「Ｃ」は「立方晶系」を意味し、「Ｈ」は「六方晶系」を意味する。現在、６Ｈポリタイプが最も完全に特徴づけられているが、４Ｈポリタイプの方が、電子移動度が高いためにパワーデバイスにとって魅力的である。
【０００９】
現在、炭化ケイ素は、デバイスを製造するのには難しい材料である。炭化ケイ素の高融点が、合金化およびドーパントの拡散などの技術をより難しくしている。それは通常、このような工程を行うのに必要な多くの他の材料が、炭化ケイ素に影響を及ぼすのに必要とされる高温では分解する傾向があるからである。また炭化ケイ素は、非常に硬い材料であり、実際その最も一般的な使われ方は研磨剤としてである。
【００１０】
接合、ダイオード、トランジスタ、および他のデバイスを炭化ケイ素から作製する試みが行われており、ある程度成功している。バイポーラ接合トランジスタの１つの例が、Palmourらによる米国特許第４，９４５，３９４号に記載されている。なお、この文献は本明細書において参照により全体として取り入れられている。Palmourらが開示する炭化ケイ素中に形成されたバイポーラ接合トランジスタでは、ベースおよびエミッタを高温イオン注入を用いてウェルとして形成している。しかしエミッタおよびベース領域をフォトリソグラフィ技術を用いて形成しているため、ベースおよびエミッタ領域を間隔を設けて配置できる精度が限られている。通常、従来のリソグラフィ技術を用いると間隔は約１〜５μｍ以上でなければならない（約２μｍが最も典型的である）。これは、望ましくない高ベース抵抗とともに不要なベース−コレクタ容量になる可能性がある。両方ともデバイスが高周波数で動作する能力を低下させる。また炭化ケイ素中のバイポーラデバイスは、比較的短い小数キャリア寿命、典型的に４０ｎｓｅｃ〜３μｓｅｃを示すため、このようなデバイスの物理寸法を厳格に制御することが必須である。
【００１１】
自己整合技術、すなわち製造プロセスの結果としてデバイスのフィーチャ（features）が自動的および固有に位置合わせされる製造技術が、炭化ケイ素ＭＯＳＦＥＴの製造に用いられている。たとえば米国特許第５，７２６，４６３号（本明細書において参照により全体として取り入れられている）には、自己整合されたゲート構造を有する炭化ケイ素ＭＯＳＦＥＴが開示され、ここではゲートコンタクトの自己整合が、急な壁で囲まれた溝に薄い酸化物層を介して導電性ゲート材料を充填し、誘電体層に開口された窓を通してゲート材料にコンタクトを設けることによって達成されている。このような技術は、ゲートコンタクトとドレインおよびソース領域との重なりを減らすことで浮遊容量を減らすようにデザインされており、したがってバイポーラ接合トランジスタの製造には適用できない。
【００１２】
したがって当該技術分野において、ベースおよびエミッタコンタクトの高精度な近接した間隔を可能にする、炭化ケイ素中のバイポーラ接合トランジスタの製造方法が必要とされている。
【００１３】
（発明の目的および概要）
本発明の目的は、炭化ケイ素中に形成されるバイポーラ接合トランジスタにおけるベースおよびエミッタコンタクトの高精度な近接した間隔を可能にすることである。
【００１４】
本発明のさらなる目的は、炭化ケイ素中のバイポーラ接合トランジスタの製造プロセスを簡単化することである。
【００１５】
本発明のさらなる目的は、炭化ケイ素中のバイポーラ接合トランジスタの製造に必要なリソグラフィステップの数を減らすことである。
【００１６】
本発明によれば、前述および他の目的は、一般的に第１導電型を有する第１の炭化ケイ素層と、一般的に第１導電型とは反対の第２導電型を有する第２の炭化ケイ素層とを有する半導体構造中の自己整合バイポーラ接合トランジスタの製造方法によって達成される。
【００１７】
本方法は、底壁(bottom wall)および対向する側壁(side wall)を有するトレンチを、第２の炭化ケイ素層中に形成することと、所定の厚みを有する酸化物スペーサ層を、トレンチの底壁および側壁を含む第２の半導体層上に堆積することとを含む。酸化物スペーサ層を形成した後に、側壁間のトレンチの底壁の一部上の酸化物スペーサ層を異方性エッチングし、酸化物スペーサ層の少なくとも一部を側壁上に残して、トレンチの底壁の一部を露出させる。次に底壁の露出部分の下方の第２の層の一部に第１導電型のドーパントをドープして、第２の層内にドープドウェル領域を形成する。次に酸化物スペーサ層を除去しても良い。
【００１８】
本発明の他の態様によれば、自己整合バイポーラ接合トランジスタを、一般的に第１導電型を有する第１の炭化ケイ素層と、第１の層上にエピタキシャル堆積された、一般的に第１導電型と反対の第２導電型を有する第２の炭化ケイ素層とを有する半導体構造を用いて製造することができる。この態様においては、本発明は、第２の炭化ケイ素層をエッチングして、最上壁(top wall)および対向する側壁を有する少なくとも１つのピラー(pillar)と、ピラーに隣接する水平面とを形成することと、所定の厚みを有する酸化物スペーサ層を、ピラーの最上壁および側壁とピラーに隣接する水平面とを含む構造上に形成することと、ピラーに隣接する水平面から酸化物スペーサ層を異方性エッチングし、酸化物スペーサ層の一部をピラーの側壁上に残して、水平面を露出させることと、水平面の露出部分の下方の第１の層の一部に、第１導電型のドーパントを用いてドーピングして、第１の層内にドープドウェル領域を形成することと、酸化物スペーサ層を除去することとを含む。
【００１９】
他の態様においては、本発明は、炭化ケイ素中に作製されたバイポーラ接合トランジスタであって、第１の表面と第１の表面に対向する第２の表面とを有し、トランジスタのコレクタを形成する第１導電型の基板と、基板上に形成され、トランジスタのベースを形成する第２導電型の炭化ケイ素のエピタキシャル層と、エピタキシャル層の上方に形成され、最上壁および対向する側壁を有し、トランジスタのベースまたはエミッタ領域を形成するピラーと、エピタキシャル層内のドープドウェル（doped well）領域であって、対向する側壁の一方に堆積されドープドウェル領域の形成後に除去される酸化物スペーサ層の厚みによって規定される距離だけピラーから間隔をあけてピラーに隣接する、エピタキシャル層内のドープドウェル領域とを備え、ドープドウェル領域は第１導電型を有しトランジスタのエミッタまたはベース領域を形成する、バイポーラ接合トランジスタを含む。
【００２０】
（詳細な説明）
本発明は、炭化ケイ素中のバイポーラ接合トランジスタの製造方法に向けられている。前述したように、炭化ケイ素は、その高融点およびデバイス品質の大きな単結晶成長の難しさのために扱いが難しい材料である。しかし炭化ケイ素の特徴（すなわちワイドバンドギャップ、高い熱伝導度、高融点、高い電界破壊強度、低誘電率、および高い飽和電子ドリフト速度）のために、炭化ケイ素は、携帯電話基地局からジェット機エンジンまでの製品における高温度、高周波数の用途において使用する電子デバイスの製造にとって理想的な材料となっている。
【００２１】
前述したように、バイポーラ接合トランジスタ（ＢＪＴ）は、近接する２つのｐ−ｎ接合を備えた能動的な３端子半導体デバイスである。ＢＪＴは大ざっぱに言えば、それぞれのベース、コレクタ、エミッタの導電型に応じて、ｎ−ｐ−ｎまたはｐ−ｎ−ｐとみなされる。簡単のために、ｎ−ｐ−ｎＢＪＴの製造についてのみ詳細に説明する。しかし記載する導電型を反対にすれば、同じ方法を用いてｐ−ｎ−ｐトランジスタを製造できることが、当業者によってすぐに理解される。
【００２２】
本発明の方法では、炭化ケイ素中に形成するバイポーラ接合トランジスタのベースおよびエミッタコンタクトを位置合わせするために、新しい自己整合技術を導入する。本発明の方法は、出発構造として、１つまたは複数の炭化ケイ素のエピタキシャル層が堆積された炭化ケイ素基板を用いて行うことができる。炭化ケイ素のエピタキシャル層は、米国特許第５，０１１，５４９号および第４，９１２，０６４号（Kongら）に記載されるように形成しても良い。なお、この文献の開示は本明細書において参照により取り入れられている。
【００２３】
本発明を、本発明の好ましい実施形態が示された添付の図面を参照しながら以下でより十分に説明する。しかし本発明は多くの異なる形態で実施しても良く、本明細書で述べる実施形態に限定されると解釈してはならない。むしろこれらの実施形態は、本開示が、完璧で完全となるようにそして本発明の範囲を当業者に十分に伝えるように、与えられている。全体を通して、同様の番号は同様の要素を指している。また図に例示された種々の層および領域は、概略的に例示されている。また当業者であれば分かるように、本明細書において基板または他の層の「上」に形成された層に言及する場合、基板もしくは他の層の上に直接形成された層、または基板もしくは他の層の上に形成された介在する１つまたは複数の層の上に形成された層を指すことがある。また当業者であれば分かるように、本発明を層について説明するが、このような層は、エピタキシャルに、イオン注入によって、または他の好適な手段によって形成することができる。本発明は、添付の図面に例示された相対的なサイズまたは間隔に限定されない。
【００２４】
したがって図１に、高濃度ドープされた炭化ケイ素基板２（導電性がｎ+に指定されている）を備える半導体構造１を示す。基板２は、多くの異なる炭化ケイ素ポリタイプ（すなわち結晶構造）の何れかから形成されていても良いが、基板２は好ましくは単結晶４Ｈα−ＳｉＣ材料（Ｓｉ面）を備える。ｎ型材料を得るために、成長段階の間に基板２にドナードーパントたとえば窒素をドープしても良い。
【００２５】
基板２と同じ導電型を有する第１のエピタキシャル層４が、基板２上に配置されている。層４にはドナードーパントたとえば窒素が、約１Ｅ１４ｃｍ-3〜１Ｅ１６ｃｍ-3の濃度でドープされている。好ましくはドーピングを、エピタキシャル成長プロセスの間に行う。層４は厚みが約３μｍ〜約２００μｍであり、最も好ましくは約６μｍ〜約２０μｍである。全体として、基板２および層４は、製造中のトランジスタのコレクタ領域を形成する。
【００２６】
基板２および層４とは反対の導電型を有する第２のエピタキシャル層６が、層４の上に形成されている。層６には、アクセプタドーパントたとえばボロンまたはアルミニウムが、約５Ｅ１７〜５Ｅ１８ｃｍ-3の濃度でドープされている。層６は厚みが、約０．３μｍ〜約５μｍであり、最も好ましくは約０．７μｍ〜約１μｍである。最後に、層６と同じ導電型を有するエピタキシャル層８が、層６上に形成されている。層８は、厚みが約０．０５μｍ〜約２μｍ、最も好ましくは約０．２μｍ〜約０．５μｍの高濃度にドープされた層である。層８には、アクセプタドーパントたとえばボロンまたはアルミニウムが、約１Ｅ１８ｃｍ-3を超える、好ましくは約１Ｅ２０ｃｍ-3〜１Ｅ２１ｃｍ-3の濃度でドープされている。層６および８は、製造中のトランジスタのベース領域を形成する。
【００２７】
ここで用いるように、説明的な語句「反対の導電型」は単に、半導体材料の与えられた領域が材料の他の領域と比べて、反対のｎ型またはｐ型のどちらの導電性を示すのかを指すだけであり、材料の何れのサンプルのドーピング濃度も考慮していない。したがってたとえばｎ+材料およびｐ型材料は反対の導電型を有するが、ｐ+材料およびｐ型材料はドーピング濃度は異なるけれども同じ導電型を有するとみなす。
【００２８】
図２を参照して、酸化物層１０、好ましくは二酸化ケイ素が、層８の露出表面上に、好ましくはプラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いて、形成されている。ＰＥＣＶＤプロセスは、Ｓ．Ｍ．ＳｚｅのVLSI TECHNOLOGY（第２版、ＭｃＧｒａｗ−Ｈｉｌｌ、１９８８年）の第６章に記載されている。高品質の二酸化ケイ素層を炭化ケイ素上に形成する方法は、米国特許第５，４５９，１０７号に記載されている。
【００２９】
酸化物層１０は好ましくは、厚みが約０．２〜３μｍであり、最も好ましくは厚みが約０．６〜１．５μｍである。
【００３０】
次に酸化物層１０を、従来のフォトリソグラフィ技術に基づくエッチマスクを用いてパターニングして、酸化物層１０および層８の一部をエッチング除去し、図３に断面で示すピラー１２を形成する。各ピラー１２は、層８で形成された突起部分１６と、酸化物層１０で形成されたキャップ部分１３とを備える。エッチングプロセスは、層８が層６の表面６Ｂまで完全にエッチングされたら（その結果、層６の表面６Ｂが露出されたら）すぐに止める。ピラー１２は、層６の表面６Ｂに沿う底壁１４Ｂと側壁１４Ａとを有するトレンチ１４を規定する。突起部分１６は最終的に、完成したＢＪＴデバイス内のベース領域を規定する。
【００３１】
図３Ａは、図３に示した構造の１つの実施形態を示す上面図である。図３Ａから明らかなように、ピラー１２は実際には、直線状構造を有し得る。他の構造、たとえば円形構造も可能であり、本発明の範囲内であることが当業者によって理解される。
【００３２】
次に図４を参照して、酸化物スペーサ層１８を、トレンチ１４の側壁１４Ａを含む構造１の上面に渡って、好ましくはＰＥＣＶＤプロセスを用いて形成する。酸化物スペーサ層１８は好ましくは、厚みが約０．０５μｍ〜０．５μｍであり、最も好ましくは厚みが約０．１〜０．２５μｍである。後述の説明から明らかなように、酸化物スペーサ層１８の厚みは、本発明により製造されるバイポーラ接合トランジスタのベースコンタクトおよびコレクタコンタクトの間隔を決定する。酸化物スペーサ層１８の厚みは、層を堆積する時間で決まる。典型的な堆積速度は装置ごとに変わる。しかし一般的には、酸化物スペーサ層１８の厚みは、±０．１μｍ内で注意深く制御することができる。堆積された層の厚みは、エリプソメータを用いた測定によって確かめることができる。
【００３３】
酸化物スペーサ層１８は、層６の露出表面６Ｂに実質的に平行なピラー１２の露出表面の上に配置された部分１８Ｃ、ピラー１２の側壁上に配置された部分１８Ａ、およびトレンチ１４の底壁１４Ｂを含む層６の露出表面６Ｂ上に配置された部分１８Ｂを含む。
【００３４】
層１８は、好ましい実施形態について酸化物層であると説明したが、層１８は、炭化ケイ素層上に制御可能に堆積でき、後でより十分に説明するように、隣接するウェル領域の位置合わせおよび形成を可能にするように異方性エッチングの影響を十分に受けやすいならば、どんな材料で形成しても良いことが理解される。
【００３５】
図５に示したように、次に異方性エッチを行って、酸化物スペーサ層１８の一部を除去する。当業者には良く知られているように、異方性プロセスは、特定の軸（axes）または面（planes）に沿う材料には作用し、他の軸または面に沿う材料には作用しないプロセスである。すなわち異方性エッチは、ある表面に沿う材料を、他の表面に沿う材料よりも能率的に除去することができる。たとえば図５に示したように、異方性エッチは、構造の水平面から材料を除去し、垂直面からは除去しないことができる。
【００３６】
図５に示したように異方性エッチの結果、酸化物スペーサ層１８の水平部分１８Ｂおよび１８Ｃが除去されて、ピラー１２の層１０Ｃとトレンチ１４の底壁１４Ｂを含む層６の表面６Ｂとが露出する。一方、ピラー１２の側壁上に堆積された酸化物スペーサ層１８の垂直部分１８Ａは、実質的に損なわれないままである。
【００３７】
次に、ｎ型導電性の高濃度ドープされたウェル領域２０（最終的に、完成したデバイスのエミッタを形成する）を、層６内に形成する。このようなウェル領域は、米国特許第４，９４５，３９４号および第５，０８７，５７６号に記載された高温イオン注入技術を用いて形成することができる。イオン注入は通常必要である。というのは、炭化ケイ素中の熱拡散係数は小さすぎて、不純物の拡散は実用的ではないからである。イオン注入を用いれば、炭化ケイ素に不純物を１Ｅ１８〜１Ｅ２１ｃｍ-3の濃度まで注入することができる。好ましい実施形態においては、ウェハの温度を上げて注入を行い、好適な周囲の中で１２００〜１７００℃で注入を活性化する。
【００３８】
ウェル領域２０は好ましくは、約０．２５μｍ〜１μｍの深さまで層６内に延び、最も好ましくは約０．３〜０．６μｍの深さである。図５に例示した実施形態においては、ウェル領域２０は、層６を通って層４内部へ完全に延びてはいない。ウェル領域２０は好ましくは、ドーピング濃度が約１Ｅ１８ｃｍ-3〜約１Ｅ２１ｃｍ-3であり、１Ｅ２０〜１Ｅ２１ｃｍ-3が最も好ましい。
【００３９】
酸化物スペーサ層１８の側壁部分１８Ａが、ウェル領域２０を形成する間に存在するため、ウェル領域２０のエッジ２０Ａは突起部分１６の側壁１４Ａから、酸化物スペーサ層１８の厚みに相当する距離だけ間隔があいている。その結果、ベースコンタクトおよびエミッタコンタクトの間隔が、リソグラフィによってではなく酸化物厚みによって決定されるため、ベースおよびエミッタコンタクトのはるかに近接した位置合わせが可能になる。従来のリソグラフィ技術を用いた場合には少なくとも１μｍの間隔が必要であるのに対し、本発明の方法を用いれば０．１〜０．２５μｍの間隔を実現できる。本発明の方法によって間隔の改善が実現されることで、ベース抵抗およびベースコレクタ容量が低減され、動作周波数がより高いデバイスの製造が可能になる。
【００４０】
次に図６を参照して、残存する酸化物層１８Ａおよび１０を、従来のウェットエッチング技術を用いて取り除く。次に反応性イオンエッチングによって層６の周縁をエッチング除去して、層６、ウェル領域２０、および突起部分１６を含むメサ２４を形成する。メサ分離を行うのは、ベースコレクタ接合を分離し、同じ基板上に製造されるデバイスを分離するためである。
【００４１】
これらのステップの結果、層４の周縁表面４Ｃが露出する。図７に例示したように、次に接合終端エクステンション（junction termination extension:ＪＴＥ）注入を行って、層４の露出した周縁表面４Ｃの下にｐ型領域２２を形成する。ｐ型領域２２は、トランジスタの空乏領域を制御された方法で広げる働きをする。
【００４２】
次に構造１全体をアニールして、注入されたドーパント原子を活性化する。アニール温度は好ましくは約１２００℃〜１８００℃である。デバイスを１分〜１８時間の間、好ましくは３分〜１４分の間アニールしても良い。
【００４３】
バイポーラ接合トランジスタの基本構造の製造について説明してきたが、次にデバイス上へのオーミックコンタクトの形成について、図８〜１０を参照して説明する。第１にＰＥＣＶＤ酸化物層２６を構造１の上面に沿って形成し（図８）、その後に異方性エッチを行って、酸化物層２６の水平部分２６Ｃをメサ２４からは除去するが、周縁表面４Ｃからは除去しない（図９）。異方性エッチにつづいて、突起部分１４の表面１４Ｃが露出し、ウェル領域２０の表面１４Ｂも露出する。最後に、エミッタコンタクト２８をウェル領域２０の表面１４Ｂに設け、ベースコンタクト３０を突起部分１４の表面１４Ｃに設ける。
【００４４】
多くの金属および金属複合物（ｍｅｔａｌ ｃｏｍｐｏｓｉｔｅｓ）が、これらのオーミックコンタクトに適している。たとえばニッケルまたはニッケル−チタンの組み合わせが、ｎ型炭化ケイ素に対して適切なオーミックコンタクトである。一方でアルミニウムまたはアルミニウム−チタンの組み合わせが、ｐ型炭化ケイ素に対して有用なオーミックコンタクトである。加えてコバルトシリサイド（ＣｏＳｉ2）が、ｐ型炭化ケイ素に対するオーミックコンタクト材料として有望であることが分かっている。適切なオーミックコンタクト構造が、米国特許第５，３２３，０２２号および第５，４０９，８５９号に記載されている。コンタクト２８、３０、３２を従来の方法で高温アニールしてオーミックコンタクトを形成し、ウェットエッチを行って未反応金属を除去する。
【００４５】
図１〜１０に例示した実施形態における基板２は導電性であるので、コレクタコンタクト３２を基板２の底面に設ける。しかし本発明は、非導電性基板たとえば半絶縁性炭化ケイ素またはサファイア（Ａｌ2Ｏ3）を用いて実施できることが、当業者によって容易に理解される。この場合、コレクタコンタクト３２は基板２の底面に形成せずに、たとえば図１４に示したように層４の他の表面に形成する。この場合、ｎ+領域５０は厚みが約１〜２０μｍ（好ましくは約１〜５μｍ）でなければならず、好ましくは約１Ｅ１８ｃｍ-3の濃度でドープされる。このような実施形態は、パッド容量がより低く、したがって高周波性能がより良好であると予想される。
【００４６】
図１１〜１３に本発明の他の実施形態を例示する。ここでは、図１１に示したエピタキシャル構造１１を出発構造として用いている。図１１に示したように、構造１１は４Ｈ炭化ケイ素の高濃度ドープされたｎ型基板２を含み、この上に、やはり炭化ケイ素のｎ型エピタキシャル層４が堆積されている。図１に示した構造と同様に、基板２および層４はバイポーラトランジスタのコレクタを形成し、ｐ型エピタキシャル層６が層４上に形成されている。しかし図１に示した構造とは違って、ｎ型導電性の高濃度ドープされたエピタキシャル層７が層６上に堆積されている。層７には、ドナードーパントたとえば窒素が、約１Ｅ１８〜１Ｅ２１ｃｍ-3の濃度でドープされている。層７は厚みが約０．０５μｍ〜約２μｍであり、最も好ましくは約０．２μｍ〜約０．５μｍである。
【００４７】
構造１０を加工するステップは、図１〜４に関して前述したものと同様である。すなわちこの構造に酸化物マスクをコートした後、エッチング除去して、最上部のエピタキシャル層（この場合は層７）から形成された突起部分１５を含むピラー１２を形成する。その後、酸化物層１８を構造１０の上面に、たとえばＰＥＣＶＤによって形成する。
【００４８】
酸化物層１８の異方性エッチの後に、図１２に示したように、高濃度ドープされたウェル領域２１を構造中に形成する。その結果、ウェル領域２１のエッジは、ピラー１２から酸化物層１８の厚みにほぼ等しい距離だけ間隔があいている。しかし図１１〜１３に例示した実施形態においては、ウェル領域２１にはｐ型導電性を有するようにドープする。ある実施形態においては、ウェル領域２１は層６を通って部分的に層４内部に延びている。その結果、ウェル領域２１は、層６からのｐ型領域２３とともに、トランジスタのベースを形成する。
【００４９】
加工の残りの部分は、図１３に示したように、エミッタコンタクトを突起部分１５の露出表面上に形成する一方でベースコンタクトをウェル領域２１の上面に形成する以外は、図６〜１０に関して説明したものと同様である。
【００５０】
図１５に例示したように、図１１〜１３に記載した実施形態を、非導電性または半絶縁性基板を用いて実施しても良い。この場合、ｎ型層４に対するコレクタコンタクト３２’を、デバイスの上面に、層４内に形成されたｎ+ウェル領域５０上に形成しても良い。
【００５１】
前述のエッチングステップを行うのに好ましい技術には、三フッ化窒素（ＮＦ3）を用いた反応性イオンエッチングが含まれる。三フッ化窒素は、炭化ケイ素エッチングプロセスにおいて多くの利点を示している。三フッ化窒素を用いた反応性イオンエッチングについてのより完全な説明が、PalmourらによってSurface Characteristics of Monocrystalline Beta-SiC Dry Etched in Fluorinated Gases（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、第７６巻、１９８７年、ページ１８５）に与えられている。この技術は、本明細書において参照により取り入れられている。炭化ケイ素のエッチングに適した技術は、米国特許第４，８６５，６８５号および第４，９８１，５５１号にも記載されている。
【００５２】
以上述べてきた本発明は、バイポーラ接合トランジスタ（ＢＪＴ）を炭化ケイ素（全てのポリタイプ）中に製造するための方法であり、シリコン、ガリウムヒ素、または他の半導体材料中に製造するための方法ではない。開示した実施形態では、トランジスタのベースおよびエミッタコンタクトを、リソグラフィ技術ではなく酸化物形成によって位置合わせすることで、ベースおよびエミッタコンタクトを互いに対してより近接により高精度に位置決めすることが可能となっている。炭化ケイ素は、他の一般的な半導体よりもはるかに高温で動作する能力のあるワイドバンドギャップ半導体であるため、本発明によって製造されたトランジスタも同様に、高温において優れた動作特性を示す。また本発明によって製造されたトランジスタは、より高い出力レベルおよびより高い周波数において動作することも可能である。本発明の方法は、ｎ−ｐ−ｎまたはｐ−ｎ−ｐトランジスタの何れかを製造するために用いることができる。
【００５３】
明細書および図面において、本発明の好ましくかつ典型的な実施形態を述べてきたが、これらは例として含まれており、限定としてではない。本発明の範囲は添付の特許請求の範囲に述べられている。
【図面の簡単な説明】
【図１】 炭化ケイ素基板とその上に堆積した複数のエピタキシャル層を含む半導体構造を示す断面図である。
【図２】 図１に示した半導体構造の上に酸化物層を堆積したものを示す断面図である。
【図３】 図２に示した半導体構造をエッチングして一連のピラーを形成したものを示す断面図である。
【図３Ａ】 本発明により製造された半導体構造を示す上面図である。
【図４】 図３に示した半導体構造の上に第２の酸化物層を堆積したものを示す断面図である。
【図５】 図４に示した半導体構造に異方性エッチを行って水平の酸化物表面を除去し、ウェル領域を注入した後を示す図である。
【図６】 図５に示した半導体構造から残りの酸化物表面を除去し、バイポーラ接合トランジスタが製造されたメサを分離した後を示す図である。
【図７】 図６に示した構造にＪＴＥ注入を行った後を示す断面図である。
【図８】 図７に示した構造に別の酸化物層を堆積した後を示す図である。
【図９】 図８に示した構造に異方性エッチを行って水平の酸化物表面を除去した後を示す図である。
【図１０】 トランジスタのコレクタ、エミッタ、およびベース領域に対するオーミックコンタクトを含む完成したデバイスを示す断面図である。
【図１１】 炭化ケイ素基板とその上に堆積した複数のエピタキシャル層を含む第２の半導体構造を示す断面図である。
【図１２】 図１１に示した半導体構造にピラーを形成しウェル領域を注入した後を示す図である。
【図１３】 図１１に示した構造を用いて形成された完成デバイスを示す断面図である。
【図１４】 基板が半絶縁性である本発明の実施形態を示す図である。
【図１５】 基板が半絶縁性である本発明の第２の実施形態を示す図である。
（背景）
１．発明の分野
本発明は、炭化ケイ素中のバイポーラ接合トランジスタの製造方法に関し、より詳細には、ベースおよびエミッタコンタクトが自己整合された炭化ケイ素中のバイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイスに関する。
【０００２】
２．関連技術の説明
バイポーラ接合トランジスタ（ＢＪＴ）は、良く知られた頻繁に用いられる半導体電子デバイスである。バイポーラ接合トランジスタは一般に、２つの対向するｐ−ｎ接合を互いに近接して有する半導体材料で形成されるデバイスとして規定される。それぞれの構造および導電型により、バイポーラ接合トランジスタは一般に、ｎ−ｐ−ｎまたはｐ−ｎ−ｐトランジスタと言われる。
【０００３】
ｎ−ｐ−ｎＢＪＴの動作では、電流キャリアが、一方のｐ−ｎ接合に隣接する半導体材料の領域（エミッタと呼ばれる）に入る。殆どの電荷キャリアは、他方のｐ−ｎ接合に隣接する半導体材料の領域（コレクタと呼ばれる）からデバイスを出る。コレクタおよびエミッタは同じ導電型、ｐまたはｎの何れかを有する。ベースとして知られる半導体材料の小部分が、コレクタおよびエミッタとは反対の導電型（ｐまたはｎ）を有し、コレクタとエミッタとの間に位置する。ＢＪＴの２つのｐ−ｎ接合は、コレクタがベースと接触する場所およびベースがエミッタと接触する場所に形成される。
【０００４】
ＢＪＴがｎ−ｐ−ｎかｐ−ｎ−ｐかに応じて、電流がベースに注入されるかベースから引き出されるときに、コレクタからエミッタへ移動できる電荷キャリア（すなわち電子またはホール）の流れが、大きく影響を受ける。典型的には、ベースに加えられた小電流によって、ＢＪＴを通過する大きな電流を比例的に制御できるため、電子回路のコンポーネントとしての有用性がＢＪＴにもたらされる。ＢＪＴの構造および動作は、B. StreetmanによるSOLID STATE ELECTRONIC DEVICES、第２版、（１９８０）、第７章に詳しく説明されている。
【０００５】
動作可能で有用なバイポーラ接合トランジスタに対して必要とされるものの１つは、このトランジスタを形成することができる適切な半導体材料である。最も一般的に用いられる半導体材料はシリコン（Ｓｉ）であるが、他の半導体材料たとえばガリウムヒ素（ＧａＡｓ）およびインジウムリン（ＩｎＰ）なども注目されている。ある環境および動作において、これらの材料には全て適切な用途がある。
【０００６】
バイポーラ接合トランジスタに対する他の材料候補は、炭化ケイ素（ＳｉＣ）である。炭化ケイ素は、良く知られた好都合な半導体特性を有する。たとえばワイドバンドギャップ、高い電界破壊強度、かなり高い電子移動度、高い熱伝導度、高融点、および高い飽和電子ドリフト速度である。総合すれば、これらの特性が意味するところは、他の半導体材料内に形成されたデバイスと比較して、炭化ケイ素中に形成された電子デバイスは、より高温、より高い出力密度、より高速、より高い出力レベルにおいて、また高放射線密度下であっても、動作できる能力があるということである。
【０００７】
炭化ケイ素トランジスタは、高周波数、高温、および高出力レベルで機能するという能力があるため、レーダおよび通信用の高出力高周波送信器などの用途における使用、高出力スイッチング用途、およびジェットエンジン制御などの高温動作に対して非常に望ましい。そのため、デバイス品質の炭化ケイ素および炭化ケイ素から形成されるデバイスの製造方法が、数十年の間、科学者および技術者の興味の対象となっている。
【０００８】
炭化ケイ素は、１５０を超える異なるポリタイプまたは結晶構造で結晶化し、そのうち最も一般的なものは３Ｃ、４Ｈ、および６Ｈと示される。ここで「Ｃ」は「立方晶系」を意味し、「Ｈ」は「六方晶系」を意味する。現在、６Ｈポリタイプが最も完全に特徴づけられているが、４Ｈポリタイプの方が、電子移動度が高いためにパワーデバイスにとって魅力的である。
【０００９】
現在、炭化ケイ素は、デバイスを製造するのには難しい材料である。炭化ケイ素の高融点が、合金化およびドーパントの拡散などの技術をより難しくしている。それは通常、このような工程を行うのに必要な多くの他の材料が、炭化ケイ素に影響を及ぼすのに必要とされる高温では分解する傾向があるからである。また炭化ケイ素は、非常に硬い材料であり、実際その最も一般的な使われ方は研磨剤としてである。
【００１０】
接合、ダイオード、トランジスタ、および他のデバイスを炭化ケイ素から作製する試みが行われており、ある程度成功している。バイポーラ接合トランジスタの１つの例が、Palmourらによる米国特許第４，９４５，３９４号に記載されている。なお、この文献は本明細書において参照により全体として取り入れられている。Palmourらが開示する炭化ケイ素中に形成されたバイポーラ接合トランジスタでは、ベースおよびエミッタを高温イオン注入を用いてウェルとして形成している。しかしエミッタおよびベース領域をフォトリソグラフィ技術を用いて形成しているため、ベースおよびエミッタ領域を間隔を設けて配置できる精度が限られている。通常、従来のリソグラフィ技術を用いると間隔は約１〜５μｍ以上でなければならない（約２μｍが最も典型的である）。これは、望ましくない高ベース抵抗とともに不要なベース−コレクタ容量になる可能性がある。両方ともデバイスが高周波数で動作する能力を低下させる。また炭化ケイ素中のバイポーラデバイスは、比較的短い小数キャリア寿命、典型的に４０ｎｓｅｃ〜３μｓｅｃを示すため、このようなデバイスの物理寸法を厳格に制御することが必須である。
【００１１】
自己整合技術、すなわち製造プロセスの結果としてデバイスのフィーチャ（features）が自動的および固有に位置合わせされる製造技術が、炭化ケイ素ＭＯＳＦＥＴの製造に用いられている。たとえば米国特許第５，７２６，４６３号（本明細書において参照により全体として取り入れられている）には、自己整合されたゲート構造を有する炭化ケイ素ＭＯＳＦＥＴが開示され、ここではゲートコンタクトの自己整合が、急な壁で囲まれた溝に薄い酸化物層を介して導電性ゲート材料を充填し、誘電体層に開口された窓を通してゲート材料にコンタクトを設けることによって達成されている。このような技術は、ゲートコンタクトとドレインおよびソース領域との重なりを減らすことで浮遊容量を減らすようにデザインされており、したがってバイポーラ接合トランジスタの製造には適用できない。
【００１２】
したがって当該技術分野において、ベースおよびエミッタコンタクトの高精度な近接した間隔を可能にする、炭化ケイ素中のバイポーラ接合トランジスタの製造方法が必要とされている。
【００１３】
（発明の目的および概要）
本発明の目的は、炭化ケイ素中に形成されるバイポーラ接合トランジスタにおけるベースおよびエミッタコンタクトの高精度な近接した間隔を可能にすることである。
【００１４】
本発明のさらなる目的は、炭化ケイ素中のバイポーラ接合トランジスタの製造プロセスを簡単化することである。
【００１５】
本発明のさらなる目的は、炭化ケイ素中のバイポーラ接合トランジスタの製造に必要なリソグラフィステップの数を減らすことである。
【００１６】
本発明によれば、前述および他の目的は、一般的に第１導電型を有する第１の炭化ケイ素層と、一般的に第１導電型とは反対の第２導電型を有する第２の炭化ケイ素層とを有する半導体構造中の自己整合バイポーラ接合トランジスタの製造方法によって達成される。
【００１７】
本方法は、底壁(bottom wall)および対向する側壁(side wall)を有するトレンチを、第２の炭化ケイ素層中に形成することと、所定の厚みを有する酸化物スペーサ層を、トレンチの底壁および側壁を含む第２の半導体層上に堆積することとを含む。酸化物スペーサ層を形成した後に、側壁間のトレンチの底壁の一部上の酸化物スペーサ層を異方性エッチングし、酸化物スペーサ層の少なくとも一部を側壁上に残して、トレンチの底壁の一部を露出させる。次に底壁の露出部分の下方の第２の層の一部に第１導電型のドーパントをドープして、第２の層内にドープドウェル領域を形成する。次に酸化物スペーサ層を除去しても良い。
【００１８】
本発明の他の態様によれば、自己整合バイポーラ接合トランジスタを、一般的に第１導電型を有する第１の炭化ケイ素層と、第１の層上にエピタキシャル堆積された、一般的に第１導電型と反対の第２導電型を有する第２の炭化ケイ素層とを有する半導体構造を用いて製造することができる。この態様においては、本発明は、第２の炭化ケイ素層をエッチングして、最上壁(top wall)および対向する側壁を有する少なくとも１つのピラー(pillar)と、ピラーに隣接する水平面とを形成することと、所定の厚みを有する酸化物スペーサ層を、ピラーの最上壁および側壁とピラーに隣接する水平面とを含む構造上に形成することと、ピラーに隣接する水平面から酸化物スペーサ層を異方性エッチングし、酸化物スペーサ層の一部をピラーの側壁上に残して、水平面を露出させることと、水平面の露出部分の下方の第１の層の一部に、第１導電型のドーパントを用いてドーピングして、第１の層内にドープドウェル領域を形成することと、酸化物スペーサ層を除去することとを含む。
【００１９】
他の態様においては、本発明は、炭化ケイ素中に作製されたバイポーラ接合トランジスタであって、第１の表面と第１の表面に対向する第２の表面とを有し、トランジスタのコレクタを形成する第１導電型の基板と、基板上に形成され、トランジスタのベースを形成する第２導電型の炭化ケイ素のエピタキシャル層と、エピタキシャル層の上方に形成され、最上壁および対向する側壁を有し、トランジスタのベースまたはエミッタ領域を形成するピラーと、エピタキシャル層内のドープドウェル（doped well）領域であって、対向する側壁の一方に堆積されドープドウェル領域の形成後に除去される酸化物スペーサ層の厚みによって規定される距離だけピラーから間隔をあけてピラーに隣接する、エピタキシャル層内のドープドウェル領域とを備え、ドープドウェル領域は第１導電型を有しトランジスタのエミッタまたはベース領域を形成する、バイポーラ接合トランジスタを含む。
【００２０】
（詳細な説明）
本発明は、炭化ケイ素中のバイポーラ接合トランジスタの製造方法に向けられている。前述したように、炭化ケイ素は、その高融点およびデバイス品質の大きな単結晶成長の難しさのために扱いが難しい材料である。しかし炭化ケイ素の特徴（すなわちワイドバンドギャップ、高い熱伝導度、高融点、高い電界破壊強度、低誘電率、および高い飽和電子ドリフト速度）のために、炭化ケイ素は、携帯電話基地局からジェット機エンジンまでの製品における高温度、高周波数の用途において使用する電子デバイスの製造にとって理想的な材料となっている。
【００２１】
前述したように、バイポーラ接合トランジスタ（ＢＪＴ）は、近接する２つのｐ−ｎ接合を備えた能動的な３端子半導体デバイスである。ＢＪＴは大ざっぱに言えば、それぞれのベース、コレクタ、エミッタの導電型に応じて、ｎ−ｐ−ｎまたはｐ−ｎ−ｐとみなされる。簡単のために、ｎ−ｐ−ｎＢＪＴの製造についてのみ詳細に説明する。しかし記載する導電型を反対にすれば、同じ方法を用いてｐ−ｎ−ｐトランジスタを製造できることが、当業者によってすぐに理解される。
【００２２】
本発明の方法では、炭化ケイ素中に形成するバイポーラ接合トランジスタのベースおよびエミッタコンタクトを位置合わせするために、新しい自己整合技術を導入する。本発明の方法は、出発構造として、１つまたは複数の炭化ケイ素のエピタキシャル層が堆積された炭化ケイ素基板を用いて行うことができる。炭化ケイ素のエピタキシャル層は、米国特許第５，０１１，５４９号および第４，９１２，０６４号（Kongら）に記載されるように形成しても良い。なお、この文献の開示は本明細書において参照により取り入れられている。
【００２３】
本発明を、本発明の好ましい実施形態が示された添付の図面を参照しながら以下でより十分に説明する。しかし本発明は多くの異なる形態で実施しても良く、本明細書で述べる実施形態に限定されると解釈してはならない。むしろこれらの実施形態は、本開示が、完璧で完全となるようにそして本発明の範囲を当業者に十分に伝えるように、与えられている。全体を通して、同様の番号は同様の要素を指している。また図に例示された種々の層および領域は、概略的に例示されている。また当業者であれば分かるように、本明細書において基板または他の層の「上」に形成された層に言及する場合、基板もしくは他の層の上に直接形成された層、または基板もしくは他の層の上に形成された介在する１つまたは複数の層の上に形成された層を指すことがある。また当業者であれば分かるように、本発明を層について説明するが、このような層は、エピタキシャルに、イオン注入によって、または他の好適な手段によって形成することができる。本発明は、添付の図面に例示された相対的なサイズまたは間隔に限定されない。
【００２４】
したがって図１に、高濃度ドープされた炭化ケイ素基板２（導電性がｎ+に指定されている）を備える半導体構造１を示す。基板２は、多くの異なる炭化ケイ素ポリタイプ（すなわち結晶構造）の何れかから形成されていても良いが、基板２は好ましくは単結晶４Ｈα−ＳｉＣ材料（Ｓｉ面）を備える。ｎ型材料を得るために、成長段階の間に基板２にドナードーパントたとえば窒素をドープしても良い。
【００２５】
基板２と同じ導電型を有する第１のエピタキシャル層４が、基板２上に配置されている。層４にはドナードーパントたとえば窒素が、約１Ｅ１４ｃｍ-3〜１Ｅ１６ｃｍ-3の濃度でドープされている。好ましくはドーピングを、エピタキシャル成長プロセスの間に行う。層４は厚みが約３μｍ〜約２００μｍであり、最も好ましくは約６μｍ〜約２０μｍである。全体として、基板２および層４は、製造中のトランジスタのコレクタ領域を形成する。
【００２６】
基板２および層４とは反対の導電型を有する第２のエピタキシャル層６が、層４の上に形成されている。層６には、アクセプタドーパントたとえばボロンまたはアルミニウムが、約５Ｅ１７〜５Ｅ１８ｃｍ-3の濃度でドープされている。層６は厚みが、約０．３μｍ〜約５μｍであり、最も好ましくは約０．７μｍ〜約１μｍである。最後に、層６と同じ導電型を有するエピタキシャル層８が、層６上に形成されている。層８は、厚みが約０．０５μｍ〜約２μｍ、最も好ましくは約０．２μｍ〜約０．５μｍの高濃度にドープされた層である。層８には、アクセプタドーパントたとえばボロンまたはアルミニウムが、約１Ｅ１８ｃｍ-3を超える、好ましくは約１Ｅ２０ｃｍ-3〜１Ｅ２１ｃｍ-3の濃度でドープされている。層６および８は、製造中のトランジスタのベース領域を形成する。
【００２７】
ここで用いるように、説明的な語句「反対の導電型」は単に、半導体材料の与えられた領域が材料の他の領域と比べて、反対のｎ型またはｐ型のどちらの導電性を示すのかを指すだけであり、材料の何れのサンプルのドーピング濃度も考慮していない。したがってたとえばｎ+材料およびｐ型材料は反対の導電型を有するが、ｐ+材料およびｐ型材料はドーピング濃度は異なるけれども同じ導電型を有するとみなす。
【００２８】
図２を参照して、酸化物層１０、好ましくは二酸化ケイ素が、層８の露出表面上に、好ましくはプラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いて、形成されている。ＰＥＣＶＤプロセスは、Ｓ．Ｍ．ＳｚｅのVLSI TECHNOLOGY（第２版、ＭｃＧｒａｗ−Ｈｉｌｌ、１９８８年）の第６章に記載されている。高品質の二酸化ケイ素層を炭化ケイ素上に形成する方法は、米国特許第５，４５９，１０７号に記載されている。
【００２９】
酸化物層１０は好ましくは、厚みが約０．２〜３μｍであり、最も好ましくは厚みが約０．６〜１．５μｍである。
【００３０】
次に酸化物層１０を、従来のフォトリソグラフィ技術に基づくエッチマスクを用いてパターニングして、酸化物層１０および層８の一部をエッチング除去し、図３に断面で示すピラー１２を形成する。各ピラー１２は、層８で形成された突起部分１６と、酸化物層１０で形成されたキャップ部分１３とを備える。エッチングプロセスは、層８が層６の表面６Ｂまで完全にエッチングされたら（その結果、層６の表面６Ｂが露出されたら）すぐに止める。ピラー１２は、層６の表面６Ｂに沿う底壁１４Ｂと側壁１４Ａとを有するトレンチ１４を規定する。突起部分１６は最終的に、完成したＢＪＴデバイス内のベース領域を規定する。
【００３１】
図３Ａは、図３に示した構造の１つの実施形態を示す上面図である。図３Ａから明らかなように、ピラー１２は実際には、直線状構造を有し得る。他の構造、たとえば円形構造も可能であり、本発明の範囲内であることが当業者によって理解される。
【００３２】
次に図４を参照して、酸化物スペーサ層１８を、トレンチ１４の側壁１４Ａを含む構造１の上面に渡って、好ましくはＰＥＣＶＤプロセスを用いて形成する。酸化物スペーサ層１８は好ましくは、厚みが約０．０５μｍ〜０．５μｍであり、最も好ましくは厚みが約０．１〜０．２５μｍである。後述の説明から明らかなように、酸化物スペーサ層１８の厚みは、本発明により製造されるバイポーラ接合トランジスタのベースコンタクトおよびコレクタコンタクトの間隔を決定する。酸化物スペーサ層１８の厚みは、層を堆積する時間で決まる。典型的な堆積速度は装置ごとに変わる。しかし一般的には、酸化物スペーサ層１８の厚みは、±０．１μｍ内で注意深く制御することができる。堆積された層の厚みは、エリプソメータを用いた測定によって確かめることができる。
【００３３】
酸化物スペーサ層１８は、層６の露出表面６Ｂに実質的に平行なピラー１２の露出表面の上に配置された部分１８Ｃ、ピラー１２の側壁上に配置された部分１８Ａ、およびトレンチ１４の底壁１４Ｂを含む層６の露出表面６Ｂ上に配置された部分１８Ｂを含む。
【００３４】
層１８は、好ましい実施形態について酸化物層であると説明したが、層１８は、炭化ケイ素層上に制御可能に堆積でき、後でより十分に説明するように、隣接するウェル領域の位置合わせおよび形成を可能にするように異方性エッチングの影響を十分に受けやすいならば、どんな材料で形成しても良いことが理解される。
【００３５】
図５に示したように、次に異方性エッチを行って、酸化物スペーサ層１８の一部を除去する。当業者には良く知られているように、異方性プロセスは、特定の軸（axes）または面（planes）に沿う材料には作用し、他の軸または面に沿う材料には作用しないプロセスである。すなわち異方性エッチは、ある表面に沿う材料を、他の表面に沿う材料よりも能率的に除去することができる。たとえば図５に示したように、異方性エッチは、構造の水平面から材料を除去し、垂直面からは除去しないことができる。
【００３６】
図５に示したように異方性エッチの結果、酸化物スペーサ層１８の水平部分１８Ｂおよび１８Ｃが除去されて、ピラー１２の層１０Ｃとトレンチ１４の底壁１４Ｂを含む層６の表面６Ｂとが露出する。一方、ピラー１２の側壁上に堆積された酸化物スペーサ層１８の垂直部分１８Ａは、実質的に損なわれないままである。
【００３７】
次に、ｎ型導電性の高濃度ドープされたウェル領域２０（最終的に、完成したデバイスのエミッタを形成する）を、層６内に形成する。このようなウェル領域は、米国特許第４，９４５，３９４号および第５，０８７，５７６号に記載された高温イオン注入技術を用いて形成することができる。イオン注入は通常必要である。というのは、炭化ケイ素中の熱拡散係数は小さすぎて、不純物の拡散は実用的ではないからである。イオン注入を用いれば、炭化ケイ素に不純物を１Ｅ１８〜１Ｅ２１ｃｍ-3の濃度まで注入することができる。好ましい実施形態においては、ウェハの温度を上げて注入を行い、好適な周囲の中で１２００〜１７００℃で注入を活性化する。
【００３８】
ウェル領域２０は好ましくは、約０．２５μｍ〜１μｍの深さまで層６内に延び、最も好ましくは約０．３〜０．６μｍの深さである。図５に例示した実施形態においては、ウェル領域２０は、層６を通って層４内部へ完全に延びてはいない。ウェル領域２０は好ましくは、ドーピング濃度が約１Ｅ１８ｃｍ-3〜約１Ｅ２１ｃｍ-3であり、１Ｅ２０〜１Ｅ２１ｃｍ-3が最も好ましい。
【００３９】
酸化物スペーサ層１８の側壁部分１８Ａが、ウェル領域２０を形成する間に存在するため、ウェル領域２０のエッジ２０Ａは突起部分１６の側壁１４Ａから、酸化物スペーサ層１８の厚みに相当する距離だけ間隔があいている。その結果、ベースコンタクトおよびエミッタコンタクトの間隔が、リソグラフィによってではなく酸化物厚みによって決定されるため、ベースおよびエミッタコンタクトのはるかに近接した位置合わせが可能になる。従来のリソグラフィ技術を用いた場合には少なくとも１μｍの間隔が必要であるのに対し、本発明の方法を用いれば０．１〜０．２５μｍの間隔を実現できる。本発明の方法によって間隔の改善が実現されることで、ベース抵抗およびベースコレクタ容量が低減され、動作周波数がより高いデバイスの製造が可能になる。
【００４０】
次に図６を参照して、残存する酸化物層１８Ａおよび１０を、従来のウェットエッチング技術を用いて取り除く。次に反応性イオンエッチングによって層６の周縁をエッチング除去して、層６、ウェル領域２０、および突起部分１６を含むメサ２４を形成する。メサ分離を行うのは、ベースコレクタ接合を分離し、同じ基板上に製造されるデバイスを分離するためである。
【００４１】
これらのステップの結果、層４の周縁表面４Ｃが露出する。図７に例示したように、次に接合終端エクステンション（junction termination extension:ＪＴＥ）注入を行って、層４の露出した周縁表面４Ｃの下にｐ型領域２２を形成する。ｐ型領域２２は、トランジスタの空乏領域を制御された方法で広げる働きをする。
【００４２】
次に構造１全体をアニールして、注入されたドーパント原子を活性化する。アニール温度は好ましくは約１２００℃〜１８００℃である。デバイスを１分〜１８時間の間、好ましくは３分〜１４分の間アニールしても良い。
【００４３】
バイポーラ接合トランジスタの基本構造の製造について説明してきたが、次にデバイス上へのオーミックコンタクトの形成について、図８〜１０を参照して説明する。第１にＰＥＣＶＤ酸化物層２６を構造１の上面に沿って形成し（図８）、その後に異方性エッチを行って、酸化物層２６の水平部分２６Ｃをメサ２４からは除去するが、周縁表面４Ｃからは除去しない（図９）。異方性エッチにつづいて、突起部分１４の表面１４Ｃが露出し、ウェル領域２０の表面１４Ｂも露出する。最後に、エミッタコンタクト２８をウェル領域２０の表面１４Ｂに設け、ベースコンタクト３０を突起部分１４の表面１４Ｃに設ける。
【００４４】
多くの金属および金属複合物（ｍｅｔａｌ ｃｏｍｐｏｓｉｔｅｓ）が、これらのオーミックコンタクトに適している。たとえばニッケルまたはニッケル−チタンの組み合わせが、ｎ型炭化ケイ素に対して適切なオーミックコンタクトである。一方でアルミニウムまたはアルミニウム−チタンの組み合わせが、ｐ型炭化ケイ素に対して有用なオーミックコンタクトである。加えてコバルトシリサイド（ＣｏＳｉ2）が、ｐ型炭化ケイ素に対するオーミックコンタクト材料として有望であることが分かっている。適切なオーミックコンタクト構造が、米国特許第５，３２３，０２２号および第５，４０９，８５９号に記載されている。コンタクト２８、３０、３２を従来の方法で高温アニールしてオーミックコンタクトを形成し、ウェットエッチを行って未反応金属を除去する。
【００４５】
図１〜１０に例示した実施形態における基板２は導電性であるので、コレクタコンタクト３２を基板２の底面に設ける。しかし本発明は、非導電性基板たとえば半絶縁性炭化ケイ素またはサファイア（Ａｌ2Ｏ3）を用いて実施できることが、当業者によって容易に理解される。この場合、コレクタコンタクト３２は基板２の底面に形成せずに、たとえば図１４に示したように層４の他の表面に形成する。この場合、ｎ+領域５０は厚みが約１〜２０μｍ（好ましくは約１〜５μｍ）でなければならず、好ましくは約１Ｅ１８ｃｍ-3の濃度でドープされる。このような実施形態は、パッド容量がより低く、したがって高周波性能がより良好であると予想される。
【００４６】
図１１〜１３に本発明の他の実施形態を例示する。ここでは、図１１に示したエピタキシャル構造１１を出発構造として用いている。図１１に示したように、構造１１は４Ｈ炭化ケイ素の高濃度ドープされたｎ型基板２を含み、この上に、やはり炭化ケイ素のｎ型エピタキシャル層４が堆積されている。図１に示した構造と同様に、基板２および層４はバイポーラトランジスタのコレクタを形成し、ｐ型エピタキシャル層６が層４上に形成されている。しかし図１に示した構造とは違って、ｎ型導電性の高濃度ドープされたエピタキシャル層７が層６上に堆積されている。層７には、ドナードーパントたとえば窒素が、約１Ｅ１８〜１Ｅ２１ｃｍ-3の濃度でドープされている。層７は厚みが約０．０５μｍ〜約２μｍであり、最も好ましくは約０．２μｍ〜約０．５μｍである。
【００４７】
構造１０を加工するステップは、図１〜４に関して前述したものと同様である。すなわちこの構造に酸化物マスクをコートした後、エッチング除去して、最上部のエピタキシャル層（この場合は層７）から形成された突起部分１５を含むピラー１２を形成する。その後、酸化物層１８を構造１０の上面に、たとえばＰＥＣＶＤによって形成する。
【００４８】
酸化物層１８の異方性エッチの後に、図１２に示したように、高濃度ドープされたウェル領域２１を構造中に形成する。その結果、ウェル領域２１のエッジは、ピラー１２から酸化物層１８の厚みにほぼ等しい距離だけ間隔があいている。しかし図１１〜１３に例示した実施形態においては、ウェル領域２１にはｐ型導電性を有するようにドープする。ある実施形態においては、ウェル領域２１は層６を通って部分的に層４内部に延びている。その結果、ウェル領域２１は、層６からのｐ型領域２３とともに、トランジスタのベースを形成する。
【００４９】
加工の残りの部分は、図１３に示したように、エミッタコンタクトを突起部分１５の露出表面上に形成する一方でベースコンタクトをウェル領域２１の上面に形成する以外は、図６〜１０に関して説明したものと同様である。
【００５０】
図１５に例示したように、図１１〜１３に記載した実施形態を、非導電性または半絶縁性基板を用いて実施しても良い。この場合、ｎ型層４に対するコレクタコンタクト３２’を、デバイスの上面に、層４内に形成されたｎ+ウェル領域５０上に形成しても良い。
【００５１】
前述のエッチングステップを行うのに好ましい技術には、三フッ化窒素（ＮＦ3）を用いた反応性イオンエッチングが含まれる。三フッ化窒素は、炭化ケイ素エッチングプロセスにおいて多くの利点を示している。三フッ化窒素を用いた反応性イオンエッチングについてのより完全な説明が、PalmourらによってSurface Characteristics of Monocrystalline Beta-SiC Dry Etched in Fluorinated Gases（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、第７６巻、１９８７年、ページ１８５）に与えられている。この技術は、本明細書において参照により取り入れられている。炭化ケイ素のエッチングに適した技術は、米国特許第４，８６５，６８５号および第４，９８１，５５１号にも記載されている。
【００５２】
以上述べてきた本発明は、バイポーラ接合トランジスタ（ＢＪＴ）を炭化ケイ素（全てのポリタイプ）中に製造するための方法であり、シリコン、ガリウムヒ素、または他の半導体材料中に製造するための方法ではない。開示した実施形態では、トランジスタのベースおよびエミッタコンタクトを、リソグラフィ技術ではなく酸化物形成によって位置合わせすることで、ベースおよびエミッタコンタクトを互いに対してより近接により高精度に位置決めすることが可能となっている。炭化ケイ素は、他の一般的な半導体よりもはるかに高温で動作する能力のあるワイドバンドギャップ半導体であるため、本発明によって製造されたトランジスタも同様に、高温において優れた動作特性を示す。また本発明によって製造されたトランジスタは、より高い出力レベルおよびより高い周波数において動作することも可能である。本発明の方法は、ｎ−ｐ−ｎまたはｐ−ｎ−ｐトランジスタの何れかを製造するために用いることができる。
【００５３】
明細書および図面において、本発明の好ましくかつ典型的な実施形態を述べてきたが、これらは例として含まれており、限定としてではない。本発明の範囲は添付の特許請求の範囲に述べられている。
【図面の簡単な説明】
【図１】 炭化ケイ素基板とその上に堆積した複数のエピタキシャル層を含む半導体構造を示す断面図である。
【図２】 図１に示した半導体構造の上に酸化物層を堆積したものを示す断面図である。
【図３】 図２に示した半導体構造をエッチングして一連のピラーを形成したものを示す断面図である。
【図３Ａ】 本発明により製造された半導体構造を示す上面図である。
【図４】 図３に示した半導体構造の上に第２の酸化物層を堆積したものを示す断面図である。
【図５】 図４に示した半導体構造に異方性エッチを行って水平の酸化物表面を除去し、ウェル領域を注入した後を示す図である。
【図６】 図５に示した半導体構造から残りの酸化物表面を除去し、バイポーラ接合トランジスタが製造されたメサを分離した後を示す図である。
【図７】 図６に示した構造にＪＴＥ注入を行った後を示す断面図である。
【図８】 図７に示した構造に別の酸化物層を堆積した後を示す図である。
【図９】 図８に示した構造に異方性エッチを行って水平の酸化物表面を除去した後を示す図である。
【図１０】 トランジスタのコレクタ、エミッタ、およびベース領域に対するオーミックコンタクトを含む完成したデバイスを示す断面図である。
【図１１】 炭化ケイ素基板とその上に堆積した複数のエピタキシャル層を含む第２の半導体構造を示す断面図である。
【図１２】 図１１に示した半導体構造にピラーを形成しウェル領域を注入した後を示す図である。
【図１３】 図１１に示した構造を用いて形成された完成デバイスを示す断面図である。
【図１４】 基板が半絶縁性である本発明の実施形態を示す図である。
【図１５】 基板が半絶縁性である本発明の第２の実施形態を示す図である。
Claims (21)
- 第１の炭化ケイ素層および第２の炭化ケイ素層を有する半導体構造中の自己整合バイポーラ接合トランジスタを製造する方法であって、
底壁および対向する側壁を有するトレンチを、前記第２の炭化ケイ素層中に形成することと、
所定の厚みを有するスペーサ層を、前記トレンチの前記底壁および側壁を含む前記第２の炭化ケイ素層上に共形的（ｃｏｎｆｏｒｍａｌｌｙ）に堆積することと、
前記側壁間の前記トレンチの前記底壁の一部から前記スペーサ層を異方性エッチングして、前記トレンチの前記底壁の一部を露出させ、前記スペーサ層の少なくとも一部を前記側壁上に残すことと、
前記底壁の前記露出部分の下方の領域にドーパントをドーピングして、前記底壁の下方にドープドウェル（ｄｏｐｅｄ ｗｅｌｌ）領域を形成することと、
前記スペーサ層を除去することと、を備えていることを特徴とする方法。 - 前記第２の炭化ケイ素層は前記バイポーラ接合トランジスタのベース領域を含み、前記ウェル領域はエミッタ領域を含み、前記第１の炭化ケイ素層はコレクタ領域を含むことを特徴とする請求項１に記載の方法。
- 前記第２の炭化ケイ素層は前記バイポーラ接合トランジスタのエミッタ領域を含み、前記ウェル領域はベース領域を含み、前記第１の炭化ケイ素層はコレクタ領域を含むことを特徴とする請求項１に記載の方法。
- 前記第２の炭化ケイ素層中にトレンチを形成する前記ステップは、前記第２の炭化ケイ素層の一部をエッチングすることを含むことを特徴とする請求項１に記載の方法。
- 前記底壁の前記露出部分の下方の領域にドーピングする前記ステップは、イオン注入を含むことを特徴とする請求項１に記載の方法。
- 前記第２の炭化ケイ素層の一部をエッチングして、前記トランジスタを含むメサを形成することをさらに含むことを特徴とする請求項１に記載の方法。
- 前記第２の炭化ケイ素層の一部をエッチングする前記ステップの後に、前記メサ上に酸化物層を形成するステップと、前記酸化物層を異方性エッチングしてコンタクト表面を暴露するステップとを含むことを特徴とする請求項６に記載の方法。
- 前記ベース、エミッタ、およびコレクタ領域に対するオーミックコンタクトを設けることをさらに含むことを特徴とする請求項２または３に記載の方法。
- 前記第２の炭化ケイ素層は高濃度ドープされたｐ型炭化ケイ素層を含むことを特徴とする請求項１に記載の方法。
- 第１導電型の第１の炭化ケイ素層と、前記第１の炭化ケイ素層上にエピタキシャル堆積され、前記第１導電型と反対の第２導電型の第２の炭化ケイ素層とを有する半導体構造中の自己整合バイポーラ接合トランジスタを製造する方法であって、
前記第２の炭化ケイ素層をエッチングして、前記第１の炭化ケイ素層と対向する第１の表面および対向する側壁を有する少なくとも１つのピラーと、前記ピラーに隣接する水平面とを形成することと、
所定の厚みを有するスペーサ層を、前記ピラーの前記第１の表面、前記対向する側壁、および前記ピラーに隣接する前記水平面上に形成することと、
前記ピラーに隣接する前記水平面から前記スペーサ層を異方性エッチングし、前記スペーサ層の少なくとも一部を前記ピラーの前記側壁上に残して、前記水平面を露出させることと、
前記水平面の前記露出部分の下方の前記第２の炭化ケイ素層の一部に、前記第１導電型のドーパントをドーピングして、前記第２の炭化ケイ素層内にドープドウェル領域を形成することと、
前記スペーサ層を除去することと、を備えていることを特徴とする方法。 - 前記第２の炭化ケイ素層は、前記バイポーラ接合トランジスタのベース領域を含み、前記ウェル領域はエミッタ領域を含み、前記第１の炭化ケイ素層はコレクタ領域を含むことを特徴とする請求項１０に記載の方法。
- 前記第２の炭化ケイ素層は前記バイポーラ接合トランジスタのエミッタ領域を含み、前記ウェル領域はベース領域を含み、前記第１の炭化ケイ素層はコレクタ領域を含むことを特徴とする請求項１０に記載の方法。
- 前記第２の炭化ケイ素層中にピラーを形成する前記ステップは、前記第２の炭化ケイ素層の一部をエッチングすることを含むことを特徴とする請求項１０に記載の方法。
- 前記第１の炭化ケイ素層の一部にドーピングする前記ステップは、イオン注入を含むことを特徴とする請求項１０に記載の方法。
- 前記第２の炭化ケイ素層の一部をエッチングして前記トランジスタを含むメサを形成することをさらに含むことを特徴とする請求項１０に記載の方法。
- 前記第２の炭化ケイ素層の一部をエッチングする前記ステップの後に、前記メサ上に酸化物層を形成するステップと、前記酸化物層を異方性エッチングしてコンタクト表面を暴露するステップとを含むことを特徴とする請求項１５に記載の方法。
- 前記ベース、エミッタ、およびコレクタ領域に対するオーミックコンタクトを設けることをさらに含むことを特徴とする請求項１１または１２に記載の方法。
- 前記第２の炭化ケイ素層は高濃度ドープされたｐ型炭化ケイ素層を含むことを特徴とする請求項１０に記載の方法。
- 第１導電型の第１の炭化ケイ素層と、前記第１の炭化ケイ素層上にエピタキシャル堆積された、前記第１導電型と反対の第２導電型の第２の炭化ケイ素層と、前記第２の炭化ケイ素層上にエピタキシャル堆積された前記第１導電型の第３の炭化ケイ素層とを有する半導体構造中の自己整合バイポーラ接合トランジスタを製造する方法であって、
底壁および対向する側壁を有するトレンチを、前記第３の炭化ケイ素層中に形成することと、
所定の厚みを有するスペーサ層を、前記トレンチの前記底壁および側壁を含む前記第３の炭化ケイ素層上に堆積することと、
前記側壁間の前記トレンチの前記底壁の一部から前記スペーサ層を異方性エッチングし、前記スペーサ層の少なくとも一部を前記側壁に残して、前記トレンチの前記底壁の一部を露出させることと、
前記底壁の前記露出部分の下方の前記第２の炭化ケイ素層の一部に第１導電型のドーパントをドーピングして、前記第２の炭化ケイ素層内にドープドウェル領域を形成することと、
前記スペーサ層を除去することと、を備えていることを特徴とする方法。 - 第１導電型の第１の炭化ケイ素層と、前記第１の炭化ケイ素層上にエピタキシャル堆積された、前記第１導電型と反対の第２導電型の第２の炭化ケイ素層と、前記第２の炭化ケイ素層上にエピタキシャル堆積された前記第１導電型の第３の炭化ケイ素層とを有する半導体構造中の自己整合バイポーラ接合トランジスタを製造する方法であって、
前記第３の炭化ケイ素層をエッチングして、最上壁および対向する側壁を有する少なくとも１つのピラーと、前記ピラーに隣接する水平面とを形成することと、
所定の厚みを有するスペーサ層を、前記ピラーの最上壁および側壁と前記ピラーに隣接する前記水平面とを含む構造上に形成することと、
前記ピラーに隣接する前記水平面から前記スペーサ層を異方性エッチングし、前記スペーサ層の少なくとも一部を前記ピラーの前記側壁上に残して、前記水平面を露出させることと、
前記水平面の前記露出部分の下方の前記第２の炭化ケイ素層の一部に、前記第１導電型のドーパントをドーピングして、前記第２の炭化ケイ素層内にドープドウェル領域を形成することと、
前記スペーサ層を除去することと、を備えていることを特徴とする方法。 - 炭化ケイ素層中に作製されたバイポーラ接合トランジスタであって、
上面および底面を有し、前記トランジスタのコレクタ領域を形成する、第１導電型の基板と、
前記基板の上方の、前記第１導電型と反対の第２導電型を有し、前記トランジスタのベース領域を形成する、炭化ケイ素のエピタキシャル層と、
前記エピタキシャル層の上方に形成される半導体ピラーであって、最上壁および対向する側壁を有し、前記第２の導電型と前記エピタキシャル層よりも高いドーピング濃度とを有し、前記トランジスタのベースコンタクト領域を形成する半導体ピラーと、
前記エピタキシャル層内のドープドウェル領域であって、所定の厚みによって規定される前記半導体ピラーからの距離で前記半導体ピラーに隣接する、前記エピタキシャル層内のドープドウェル領域とを備え、
前記エピタキシャル層内のドープドウェル領域は、前記第１導電型を有し、前記トランジスタのエミッタ領域を形成していることを特徴とするバイポーラ接合トランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2000/033627 WO2002049115A1 (en) | 2000-12-11 | 2000-12-11 | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004516655A JP2004516655A (ja) | 2004-06-03 |
| JP2004516655A5 JP2004516655A5 (ja) | 2005-05-19 |
| JP5178988B2 true JP5178988B2 (ja) | 2013-04-10 |
Family
ID=21742063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002550320A Expired - Lifetime JP5178988B2 (ja) | 2000-12-11 | 2000-12-11 | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1342271B1 (ja) |
| JP (1) | JP5178988B2 (ja) |
| KR (1) | KR100718937B1 (ja) |
| CN (1) | CN1227742C (ja) |
| AU (1) | AU2001224295A1 (ja) |
| CA (1) | CA2425541C (ja) |
| WO (1) | WO2002049115A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4777699B2 (ja) * | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US7304334B2 (en) * | 2005-09-16 | 2007-12-04 | Cree, Inc. | Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| JP4046140B1 (ja) * | 2006-11-29 | 2008-02-13 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN103681816A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 一种具有浮置环结构的双极型晶体管 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202962A (ja) * | 1987-02-18 | 1988-08-22 | Fujitsu Ltd | バイポ−ラトランジスタおよび製造方法 |
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| DE3802755A1 (de) | 1988-01-30 | 1989-08-10 | Kernforschungsanlage Juelich | Verfahren zur einlagerung von radioaktiven abfallstoffen |
| GB8926414D0 (en) * | 1989-11-18 | 1990-01-10 | Lsi Logic Europ | Bipolar junction transistors |
| JPH0548083A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | 電力用半導体素子 |
| JPH05335497A (ja) * | 1992-06-01 | 1993-12-17 | Nippon Steel Corp | 半導体装置の製造方法 |
| DE4301333C2 (de) * | 1993-01-20 | 2003-05-15 | Daimler Chrysler Ag | Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren |
| JP3152046B2 (ja) * | 1994-01-10 | 2001-04-03 | 富士電機株式会社 | バイポーラトランジスタおよびその製造方法 |
| JPH0878431A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 炭化けい素たて型バイポーラトランジスタおよびその製造方法 |
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| KR0171000B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 |
| SE516338C2 (sv) * | 1999-05-31 | 2001-12-17 | Ericsson Telefon Ab L M | RF-effekttransistor med kollektor upp |
-
2000
- 2000-12-11 CA CA2425541A patent/CA2425541C/en not_active Expired - Lifetime
- 2000-12-11 EP EP00988041.0A patent/EP1342271B1/en not_active Expired - Lifetime
- 2000-12-11 AU AU2001224295A patent/AU2001224295A1/en not_active Abandoned
- 2000-12-11 KR KR1020037005346A patent/KR100718937B1/ko active IP Right Grant
- 2000-12-11 JP JP2002550320A patent/JP5178988B2/ja not_active Expired - Lifetime
- 2000-12-11 CN CNB008200653A patent/CN1227742C/zh not_active Expired - Lifetime
- 2000-12-11 WO PCT/US2000/033627 patent/WO2002049115A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030061377A (ko) | 2003-07-18 |
| AU2001224295A1 (en) | 2002-06-24 |
| CA2425541A1 (en) | 2002-06-20 |
| EP1342271B1 (en) | 2013-11-20 |
| CN1461497A (zh) | 2003-12-10 |
| KR100718937B1 (ko) | 2007-05-16 |
| WO2002049115A1 (en) | 2002-06-20 |
| CN1227742C (zh) | 2005-11-16 |
| EP1342271A1 (en) | 2003-09-10 |
| JP2004516655A (ja) | 2004-06-03 |
| CA2425541C (en) | 2014-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US7345310B2 (en) | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof | |
| US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
| US6767783B2 (en) | Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
| US8823140B2 (en) | GaN vertical bipolar transistor | |
| US7786510B2 (en) | Transistor structure and manufacturing method thereof | |
| KR100603120B1 (ko) | 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터 | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| JP5178988B2 (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| WO2004077570A1 (ja) | バイポーラトランジスタおよび集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120123 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120302 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120808 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120815 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120910 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5178988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |