JP4777699B2 - バイポーラ型半導体装置およびその製造方法 - Google Patents

バイポーラ型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4777699B2
JP4777699B2 JP2005172620A JP2005172620A JP4777699B2 JP 4777699 B2 JP4777699 B2 JP 4777699B2 JP 2005172620 A JP2005172620 A JP 2005172620A JP 2005172620 A JP2005172620 A JP 2005172620A JP 4777699 B2 JP4777699 B2 JP 4777699B2
Authority
JP
Japan
Prior art keywords
region
base
forming
conductivity type
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172620A
Other languages
English (en)
Other versions
JP2006351621A (ja
Inventor
賢一 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005172620A priority Critical patent/JP4777699B2/ja
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to PCT/JP2006/312077 priority patent/WO2006135031A2/en
Priority to CNB2006800211881A priority patent/CN100544023C/zh
Priority to KR1020077027677A priority patent/KR100972217B1/ko
Priority to US11/919,350 priority patent/US8460994B2/en
Priority to EP06757370.9A priority patent/EP1878056B1/en
Publication of JP2006351621A publication Critical patent/JP2006351621A/ja
Application granted granted Critical
Publication of JP4777699B2 publication Critical patent/JP4777699B2/ja
Priority to US13/887,935 priority patent/US8653627B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Description

本発明は、バイポーラ型半導体装置およびその製造方法に関し、特に、エミッタ領域からの電子とベース領域からの正孔との半導体表面での再結合を抑制させるのに好適なバイポーラ型半導体装置およびその製造方法に関するものである。
半導体炭化珪素（シリコン・カーバイド、ＳｉＣ）は、広くデバイスに応用されているシリコンと比べてバンドギャップエネルギーが大きいことなどから、高電圧・大電力・高温動作に適しており、パワーデバイスなどへの適用が期待されている。現在、研究開発が活発になされているＳｉＣパワーデバイスの構造は、主にＭＯＳ型デバイスと接合型デバイスに分類される。本発明は、接合型デバイスのひとつであるバイポーラトランジスタの高性能化に関するものである。
これまでに報告されているＳｉＣバイポーラトランジスタの例を以下に示す。
バイポーラトランジスタとしては、例えば、非特許文献１に開示されたものが代表的である。そのバイポーラトランジスタは、低抵抗ｎ＋型４Ｈ−ＳｉＣ（０００１）面８度オフ基板上にｎ−高抵抗領域、ｐ型ベース領域、ｎ＋エミッタ領域の順に積層されており、エミッタ領域は多数の細長い形状の領域からなる。エミッタ領域、ベース領域、コレクタ領域には外部に電気的接続を取るための電極が形成されている。
図９に非特許文献１に開示されたバイポーラトランジスタの断面模式図を示す。このバイポーラトランジスタ１００は、ｎ型低抵抗層であるコレクタ領域１０１とｎ型高抵抗領域１０２とｐ型領域のベース領域１０３とｎ型低抵抗のエミッタ領域１０４とそれらエミッタ領域を囲むように形成されたｐ型低抵抗領域のベースコンタクト領域１０５とコレクタ電極１０６とベース電極１０７とエミッタ電極１０８と表面保護膜１０９からなっている。
図１０で典型的なバイポーラ型トランジスタの動作を説明する。図１０では、図９で示した構成要素と同一の構成要素には同一の符号を付している。また、図９では、動作の説明には直接関係しない表面保護膜１０９は省略している。主電流はエミッタ領域１０４からコレクタ領域１０１に流れる矢印１１０で示した電子電流であり、そのオン・オフをベース電極１０７に印加する信号で制御する。このとき、電流の向きはコレクタ領域１０１からエミッタ領域１０４の方向である。ベース電極１０７とエミッタ電極１０８の間の電圧が０Ｖ以下では、オフ状態であり、ベース電極１０７とエミッタ電極１０８の間に正の電圧が印加されるとオン状態に移行する。オン状態では、ベース電極１０７とエミッタ電極１０８の間に形成されているｐｎ接合が順バイアスされ、ベース領域１０７からエミッタ領域１０４に正孔電流が流れる。
バイポーラトランジスタを高効率で動作させるためには、より少ないベース電流でより多くの主電流を制御することが望ましい。そのため、電流増幅率（＝主電流／ベース電流）が重要なパラメータとなる。この電流増幅率を低下させる要因に図１０の１１１のｘ印で模式的に示すような半導体表面の再結合準位がある。半導体の表面には、未結合手、結晶欠陥などに起因する表面準位が多数存在する。シリコンでは熱酸化することで、デバイス特性に悪影響を及ぼさない表面準位の少ないシリコン・酸化膜界面を作ることができる。一方、ＳｉＣでは、熱酸化やその後の熱処理（ＰＯＡ：Post Oxidation Anneal）などでは、十分に表面準位密度を下げることができないのが現状である。それらの表面準位が再結合準位として作用する。そのため、図１０に模式的に示すように、オン状態ではベース領域１０３の表面の表面準位による再結合準位１１１が多数存在する部分にベース領域１０３中の正孔１１２とエミッタ領域１０４から注入される電子１１３が共存する。それにより、正孔と電子の再結合（矢印１１５，１１６で示す）がさかんになり、デバイスの動作に寄与しない無効なベース電流が流れるため電流増幅率が低下することになる。
J. Zhang他著「High Power(500V-70A) and High Gain(44-47) 4H-SiC Bipolar Junction Transistors」Materials Science Forum Vols. 457-460 (2004) pp. 1149-1152.
従来のバイポーラ型トランジスタをベース電極とコレクタ電極の間に正の電圧を印加して動作させる場合、ベース領域中の正孔とエミッタ領域から注入される電子がベース領域表面の表面準位を介して再結合して、電流増幅率が低下することになるという問題点がある。
本発明の目的は、上記の課題を鑑み、自動車のモータ制御用デバイス等として適用される半導体表面の表面準位を介する電子と正孔の再結合を抑制し、電流増幅率を改善した高性能のバイポーラ型半導体装置およびその製造方法を提供することにある。
本発明に係るバイポーラ型半導体装置およびその製造方法は、上記の目的を達成するために、次のように構成される。
第１のバイポーラ型半導体装置（請求項１に対応）は、半導体結晶の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、コレクタ領域上に設けられた第１の導電型の第１の高抵抗層と、第１の導電型の第１の高抵抗層上に設けられた第２の導電型のベース領域と、半導体結晶の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、エミッタ領域の周囲に第１の導電型の第２の高抵抗層を挟んで設けられた、ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域を有するバイポーラ型半導体装置であって、ベースコンタクト領域とエミッタ領域の間の半導体結晶の表面に第２の導電型の再結合抑制半導体層を有し、この再結合抑制半導体層は、ベース領域に接合されておらず、かつ、その不純物濃度は、ベース領域の不純物濃度よりも低いことで特徴づけられる。
第２のバイポーラ型半導体装置（請求項２に対応）は、半導体結晶の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、コレクタ領域上に設けられた第１の導電型の第１の高抵抗層と、第１の導電型の第１の高抵抗層上に設けられた第２の導電型のベース領域と、半導体結晶の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、エミッタ領域の周囲に第１の導電型の第２の高抵抗層を挟んで設けられた、ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域を有するバイポーラ型半導体装置であって、ベースコンタクト領域とエミッタ領域の間の半導体結晶の表面に第１の導電型の再結合抑制半導体層を有し、この再結合抑制半導体層は、ベース領域に接合されておらず、かつ、その不純物濃度は、ベース領域の不純物濃度よりも低いことで特徴づけられる。
第３のバイポーラ型半導体装置（請求項３に対応）は、上記の構成において、好ましくはベースコンタクト領域とエミッタ領域の間の半導体の表面は、一部分に傾斜を有することで特徴づけられる。
第４のバイポーラ型半導体装置（請求項４に対応）は、上記の構成において、好ましくはベースコンタクト領域とエミッタ領域の間の半導体の表面は、段差がないことで特徴づけられる。
第５のバイポーラ型半導体装置（請求項５に対応）は、上記の構成において、好ましくはベースコンタクト領域とエミッタ領域の間の半導体結晶の表面上に、熱酸化膜を形成し、前記熱酸化膜上に酸化膜あるいは窒化膜を形成して構成される再結合抑制膜を有することで特徴づけられる。
第６のバイポーラ型半導体装置（請求項６に対応）は、上記の構成において、好ましくは半導体結晶が炭化珪素であることで特徴づけられる。
第１のバイポーラ型半導体装置の製造方法（請求項７に対応）は、第１の導電型の半導体基板に第１導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、第２の導電型のベース領域を形成するベース領域形成工程と、第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、第１の導電型の低抵抗層を形成する低抵抗層形成工程と、低抵抗層と第２の高抵抗層の一部を部分的にエッチングしてエミッタ領域を形成するエミッタ領域形成工程と、エッチングにより露出した第２の高抵抗層の表面に第２の導電型の再結合抑制半導体層を形成する再結合抑制半導体層形成工程と、ベース領域に接合するベースコンタクト領域を形成するベースコンタクト領域形成工程と、ベース電極とエミッタ電極とコレクタ電極を形成する電極形成工程と、ベース電極とエミッタ電極側に上層電極を形成する上層電極形成工程と、を有し、再結合抑制半導体層は、ベース領域に接合されておらず、ベースコンタクト領域と前記エミッタ領域の間に配置され、再結合抑制半導体層の不純物濃度は、ベース領域の不純物濃度よりも低いことで特徴づけられる。
第２のバイポーラ型半導体装置の製造方法（請求項８に対応）は、第１の導電型の半導体基板に第１導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、第２の導電型のベース領域を形成するベース領域形成工程と、第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、第１の導電型の低抵抗層を形成する低抵抗層形成工程と、低抵抗層と第２の高抵抗層の一部を部分的にエッチングしてエミッタ領域を形成するエミッタ領域形成工程と、エッチングにより露出した第２の高抵抗層の表面に第２の導電型の再結合抑制半導体層を形成する再結合抑制半導体層形成工程と、ベース領域に接合するベースコンタクト領域を形成するベースコンタクト領域形成工程と、ベースコンタクト領域とエミッタ領域の間の半導体結晶表面上に、熱酸化膜を形成し、熱酸化膜上に酸化膜あるいは窒化膜を形成して構成される再結合抑制膜を形成する再結合抑制膜形成工程と、ベース電極とエミッタ電極とコレクタ電極を形成する電極形成工程と、ベース電極とエミッタ電極側に上層電極を形成する上層電極形成工程と、を有し、再結合抑制半導体層は、ベース領域に接合されておらず、ベースコンタクト領域とエミッタ領域の間に配置され、再結合抑制半導体層の不純物濃度は、ベース領域の不純物濃度よりも低いことで特徴づけられる。
本発明によれば、ベースコンタクト領域とエミッタ領域の間の半導体結晶の表面付近に第２の導電型の再結合抑制半導体層を設ける。再結合抑制半導体層を設けることで、表面準位が多数存在する半導体表面が主に正孔電流や電子電流が流れる部分から分離され再結合が抑制される。これにより、電流増幅率が向上しオン電圧も下げることができる。また、本発明では、半導体表面に再結合を低減する再結合抑制膜を設ける。再結合抑制半導体層と組み合わせることで、デバイスの特性をより向上させることができる。それにより、本発明のバイポーラトランジスタを用いることで電力変換装置の効率を向上させることができる。
以下、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
図１は、本発明の第１の実施形態であるバイポーラ型半導体装置（例としてバイポーラトランジスタ）の一部の構造断面図である。図２は、そのバイポーラ型半導体装置の平面構造図である。図２にはエミッタ電極を５本有するバイポーラトランジスタの例を示し、図１は、図２のＡ−Ａ線断面の構造を拡大して示してある。バイポーラトランジスタ１０は、炭化珪素（ＳｉＣ）結晶の一方の面に形成されたｎ型（第１の導電型）の低抵抗層（ｎ＋層）からなるコレクタ領域１１と、コレクタ領域１１上に設けられたｎ型の高抵抗層（ｎ−層）１２と、ｎ型の高抵抗層１２上に設けられたｐ型（第２の導電型）のベース領域１３と、ＳｉＣ結晶の他方の面に形成されたｎ型の低抵抗（ｎ＋）のエミッタ領域１４と、エミッタ領域１４の周囲にｎ型の高抵抗層（ｎ−層）１５を挟んで設けられたベース領域１３に接合するｐ型の低抵抗（ｐ＋）のベースコンタクト領域１６を有している。また、このバイポーラトランジスタ１０は、ベースコンタクト領域１６とエミッタ領域１４の間のＳｉＣ結晶の表面付近にｐ型の再結合抑制半導体層１７を設けている。さらに、ベースコンタクト領域１６とエミッタ領域１４の間のＳｉＣ結晶の表面上に再結合抑制膜１８を設けている。また、コレクタ領域１１に接合するコレクタ電極１９とエミッタ領域１４に接合するエミッタ電極２０とベースコンタクト領域１６に接合するベース電極２１が設けられている。さらに、図２には、エミッタ電極２０とベース電極２１の上部に設けられた上層電極２２が示されている。
また、このバイポーラトランジスタ１０では、再結合抑制半導体層１７の不純物濃度がベース領域１３の不純物濃度よりも低くなるように形成されている。
図３は、本実施形態に係るバイポーラトランジスタの動作を説明する図である。図３では、図１で示した構成要素と同一の構成要素には同一の符号を付している。主電流はエミッタ領域１４からコレクタ領域１１に流れる矢印２２，２３で示した電子電流であり、そのオン・オフをベース電極２１に印加する信号で制御する。このとき、電流の向きはコレクタ領域１１からエミッタ領域１４の方向である。ベース電極２１とエミッタ電極２０の間の電圧が０Ｖ以下では、オフ状態であり、ベース電極２１とエミッタ電極２０の間に正の電圧が印加されるとオン状態に移行する。オン状態では、ベース電極２１とエミッタ電極２０の間に形成されているｐｎ接合が順バイアスされ、ベース領域１３からエミッタ領域１４に正孔電流が流れる。
図１０で示した従来の構造では、オン状態ではベース領域１０３の表面の表面準位による再結合準位１１１が多数存在する部分にベース領域１０３中の正孔１１２とエミッタ領域１０４から注入される電子１１３が共存する。それにより、矢印１１５，１１６で示すように正孔と電子の再結合がさかんになり、デバイスの動作に寄与しない無効なベース電流が流れるため電流増幅率が低下してしまう。しかしながら、このとき、本発明の構造では図１と図３に示すように、再結合抑制半導体層１７と再結合抑制膜１８が設けられているため、その層により、ベース領域１３の正孔とエミッタ領域１４から注入される電子が、再結合準位として働く表面準位（図３中の符号２５のｘ印で示す）が多数存在する表面から遠ざけられ、再結合が抑制される。その結果、再結合する正孔が減り、電流増幅率が増加する。それにより、デバイスの特性をより向上させることができる。
再結合抑制半導体層１７を設けることで、この領域の電子に対する電位が高くなるので、エミッタ領域１４から注入される電子が表面準位が多数存在する半導体表面から遠ざけられる。また、再結合抑制半導体層の不純物濃度がベース領域の不純物濃度よりも低いので正孔の密度が低く、その結果、表面準位での再結合確率を低減することができる。さらに、本発明では、エミッタ電極２０とベース電極２１の間の半導体表面に再結合を低減する再結合抑制膜１８を設け、再結合抑制半導体層１７と組み合わせることで、デバイスの特性をより向上させることができる。
次に、図１を用いて本発明の第１実施形態に係るバイポーラ型半導体装置（例としてバイポーラトランジスタ）の構造をさらに説明する。半導体結晶基板には、（０００１）面から８度オフさせた低抵抗のｎ型４Ｈ−ＳｉＣ基板を使用しており、本トランジスタでは、この基板がコレクタ領域１１となる。基板上のｎ型高抵抗層１２は、エミッタ電極２０とコレクタ電極１９の間に加わる高電圧を阻止するための層であり、本実施形態では６００Ｖ以上の電圧を阻止するように、厚み１０μｍ、不純物濃度１×１０１６ｃｍ−３と設定されている。ｎ型高抵抗層１２上のｐ型のベース領域１３は、エミッタ電極２０とコレクタ電極１９の間に高電圧が印加されたとき、空乏化しないように厚みと不純物濃度が決定される。例えば、厚み０．５μｍ〜１．０μｍ、不純物濃度１〜５×１０１７ｃｍ−３程度が用いられる。ベース領域１３上には、厚さ０．２〜０．４μｍ、不純物濃度１×１０１６ｃｍ−３のｎ型高抵抗層１５を挟んで、厚さ０．２〜０．４μｍ、不純物濃度１〜４×１０１９ｃｍ−３の低抵抗のｎ型のエミッタ領域１４が設けられている。エミッタ領域１４は、図２で示されるエミッタ電極２０が接合された領域であり、複数の細長い形状に分離されている。分離領域にはベース電極２１が設けられている。一つのエミッタ領域１４の寸法は、図１中ＬＥで示す幅は、１０〜数１０μｍ、図２中ＬＬで示す長さは、１００〜１０００μｍ程度である。ベース電極２１とエミッタ電極２０を含めた単位デバイスの周期（図１中Ｌｕで示す）は、約２０〜数１０μｍである。
次に、本発明の第１実施形態に係るバイポーラ型半導体の製造方法を説明する。図４は、本発明の第１実施形態に係るバイポーラ型半導体装置の製造方法によりバイポーラトランジスタを製造する工程を示すフローチャートである。また、図５と図６は、各工程での構造断面図である。バイポーラトランジスタの製造方法は、第１高抵抗層形成工程（ステップＳ１１）と、ベース領域形成工程（ステップＳ１２）と、第２高抵抗層形成工程（ステップＳ１３）と、低抵抗層形成工程（ステップＳ１４）と、エミッタ領域形成工程（ステップＳ１５）と、再結合抑制半導体層形成工程（ステップＳ１６）と、ベースコンタクト領域形成工程（ステップＳ１７）と、再結合抑制膜形成工程（ステップＳ１８）と、電極形成工程（ステップＳ１９）と、上層電極形成工程（ステップＳ２０）と、から成る。
第１高抵抗層形成工程（ステップＳ１１）は、ｎ型（第１の導電型）のＳｉＣ半導体基板３０にｎ型の高抵抗層３１を形成する工程である。この工程では、例えば、図５（ａ）に示すようにエピタキシャル成長法によりＳｉＣ高濃度ｎ型基板３０上に、厚さ１０μｍで濃度１×１０１６ｃｍ−３の窒素を不純物としてドープしたＳｉＣ層３１をエピタキシャル成長させる。
ベース領域形成工程（ステップＳ１２）は、ｐ型（第２の導電型）のベース領域３２を形成する工程である。この工程では、例えば、エピタキシャル成長法により、アルミニウムを不純物として１×１０１７〜１×１０１９ｃｍ−３の濃度で０．１〜０．５μｍのＳｉＣ３２を成長させる。
第２高抵抗層形成工程（ステップＳ１３）は、ｎ型の高抵抗層３３を形成する工程である。この工程では、例えば、厚さ０．２〜０．５μｍで濃度１×１０１６ｃｍ−３の窒素を不純物としてドープしたＳｉＣからなるｎ型高抵抗層３３をエピタキシャル成長させる。
低抵抗層形成工程（ステップＳ１４）は、ｎ型の低抵抗層３４を形成する工程である。この工程では、例えば、ＳｉＣ層３３の上に厚さ０．２〜０．４μｍで濃度１〜５×１０１９ｃｍ−３の窒素を不純物としてドープしたＳｉＣからなるｎ型の低抵抗層３４をエピタキシャル成長させる。
エミッタ領域形成工程（ステップＳ１５）は、ｎ型の低抵抗層３４とｎ型の高抵抗層３３の一部を部分的にエッチングしてエミッタ領域３５を形成する工程である。この工程では、図５（ｂ）に示すように、エミッタ領域を分離するために、低抵抗層３４とｎ型の高抵抗層３３の一部を部分的にエッチングする。例えば、エッチングマスク３６にはＣＶＤ（化学気相堆積法）シリコン酸化膜を用い、フォトリソグラフィー工程でレジストパターンを形成したのち、ＣＶＤシリコン酸化膜をＲＩＥ（反応性イオンエッチング）などでエッチングし、さらにＣＶＤシリコン酸化膜をマスクとして、ＳｉＣをエッチングする。ＳｉＣのエッチングには、ＳＦ６などを用いたＲＩＥなどが利用できる。エッチング深さは、約０．３〜０．６μｍである。
再結合抑制半導体層形成工程（ステップＳ１６）は、エッチングにより露出した高抵抗層３３の表面付近にｐ型の再結合抑制半導体層を形成する工程である。この工程では、図５（ｃ）に示すように、エミッタ領域３５を分離した後、再結合抑制半導体層３７を形成するために矢印３８で示すようにイオン注入を行う。ここでは、エミッタ領域３５を分離するためのエッチングに用いたエッチングマスク３６のＣＶＤシリコン酸化膜をイオン注入マスクとして利用できるため、新たなフォトリソグラフィー工程を必要としない。例えば、イオン種にはアルミニウムを用い、注入エネルギーは数十ｋｅＶ、注入量は不純物濃度が１×１０１６〜１×１０１７ｃｍ−３程度となるように決定する。このｐ型領域である再結合抑制半導体層３７は、ベース領域３２のような機能は持たず、エミッタ領域３５からの電子を表面から遠ざけ同時に表面でのベース領域３２からの正孔の濃度を下げることが目的であるため、ベース領域３２と比較して低い注入量に設定されている。
ベースコンタクト領域形成工程（ステップＳ１７）は、ベース領域３２に接合するベースコンタクト領域３９を形成する工程である。この工程では、図５（ｄ）に示すように、ベース領域３２に接合するベースコンタクト領域３９を形成するために、ベース電極を形成する部分に選択イオン注入を行う。この工程は、金属電極と半導体の接触抵抗を低減するために半導体表面の不純物濃度を高濃度にするものである。矢印４０で示すイオン注入のためのマスク４１の材料としては、ＣＶＤシリコン酸化膜が利用できる。イオン種にはアルミニウムを用いている。０．２〜０．４μｍ程度のイオン注入深さを得るために、最大注入エネルギー３００ｋｅＶ程度の多段注入を行う。注入量は、不純物濃度が約１×１０１８〜１×１０１９ｃｍ−３となるように決定する。イオン注入後、マスク４１をエッチングで除去する。
次に、図６（ａ）に示すように、イオン注入後に、注入イオンを半導体中で電気的に活性化するとともにイオン注入で発生した結晶欠陥を消すために活性化熱処理を行う。本実施形態では、再結合抑制半導体層３７を形成するためのイオン注入とベースコンタクト領域３９を形成するためのイオン注入の両方の活性化を同時に行っている。この熱処理では、例えば、高周波熱処理炉などを用い、１７００〜１８００℃程度を高温下で約１０分程度の熱処理を行う。雰囲気ガスにはアルゴンを用いる。
再結合抑制膜形成工程（ステップＳ１８）は、ベースコンタクト領域３９とエミッタ領域３５の間の半導体結晶表面上に再結合抑制膜４２を形成する工程である。この工程では、はじめに、イオン注入と活性化熱処理の工程でできた表面層を取り除くために、熱酸化し、それにより形成された酸化膜を取り除く犠牲酸化を行う。酸化条件は、例えばドライ酸素中で１１００℃、２０時間などである。酸化膜の除去にはフッ化水素酸を用いる。犠牲酸化後に再び熱酸化を行い酸化膜を形成する。その後に、ＳｉＣ−酸化膜界面の不純物準位を低減するための熱処理（ＰＯＡ：Post Oxidation Anneal)を行う。ＰＯＡは、水素や窒化酸素（ＮＯ、Ｎ２Ｏ）雰囲気中で、８００〜１３００℃程度の高温下で行う。ＰＯＡ後、ＣＶＤ酸化膜やＣＶＤ窒化膜などの薄膜４２（再結合抑制膜）を形成する（図６（ｂ））。
電極形成工程（ステップＳ１９）は、ベース電極とエミッタ電極とコレクタ電極を形成する工程である。この工程では、図６（ｃ）に示すように、エミッタ領域３５と、ベースコンタクト領域３９と、コレクタ領域３０にそれぞれ接合するエミッタ電極４３とベース電極４４とコレクタ電極４５を形成する。エミッタ電極４３、コレクタ電極４５に用いる金属は、例えば、ニッケルやチタンであり、ベース電極４４に用いる金属は、例えば、チタン・アルミニウムである。各電極は、蒸着やスパッタリングなどで形成し、パターン形成には、フォトリソグラフィー工程とドライエッチング、ウェットエッチング、リフトオフ法などが利用できる。また、電極形成後には、電極に用いた金属と、エミッタ領域３５、ベースコンタクト領域３９、コレクタ領域３０を形成するＳｉＣ半導体との接触抵抗を低減するために熱処理を行う。熱処理条件は、例えば、８００〜１０００℃、１０〜３０分程度である。
上層電極形成工程（ステップＳ２０）は、ベース電極４４とエミッタ電極４３側に上層電極を形成する工程である。この工程では、図６（ｄ）に示すように、分離されているエミッタ電極４３を一つの電極に取り出すための上層電極４６を形成する。ＣＶＤ酸化膜などを層間膜４７として形成したのち、フォトリソグラフィー工程とエッチングによりエミッタ電極４３部分とベース電極４４部分のＣＶＤ酸化膜などを取り除き、エミッタ電極４３とベース電極４４とを露出させた後、上層電極４６を堆積させる。上層電極４６の材料にはアルミニウムを用いる。
このようにして、図１と図２で示した高性能のバイポーラトランジスタを作製することができる。
図７は、本発明の第２実施形態に係るバイポーラ型半導体装置の断面図を示す。このバイポーラ型半導体装置（バイポーラトランジスタ）５０は、炭化珪素（ＳｉＣ）結晶の一方の面に形成されたｎ型の低抵抗層（ｎ＋層）からなるコレクタ領域５１と、コレクタ領域５１上に設けられたｎ型の高抵抗層（ｎ−層）５２と、ｎ型の高抵抗層５２上に設けられたｐ型のベース領域５３と、ＳｉＣ結晶の他方の面に形成されたｎ型の低抵抗（ｎ＋）のエミッタ領域５４と、エミッタ領域５４の周囲にｎ型の高抵抗層（ｎ−層）５５を挟んで設けられた、ベース領域５３に接合するｐ型の低抵抗（ｐ＋）のベースコンタクト領域５６を有している。また、このバイポーラトランジスタ５０は、ベースコンタクト領域５６とエミッタ領域５４の間のＳｉＣ結晶の表面付近にｐ型の再結合抑制半導体層５７を設けている。さらに、ベースコンタクト領域５６とエミッタ領域５４の間のＳｉＣ結晶の表面上に再結合抑制膜５８を設けている。また、コレクタ領域５１に接合するコレクタ電極５９とエミッタ領域５４に接合するエミッタ電極６０とベースコンタクト領域５６に接合するベース電極６１が設けられている。また、このバイポーラトランジスタ５０では、再結合抑制半導体層５７の不純物濃度がベース領域５３の不純物濃度よりも低くなるように形成されている。
図１で示した第１の実施形態に係るバイポーラトランジスタ１０との違いは、ベースコンタクト領域５６とエミッタ領域５４の間の半導体の表面は、一部分に傾斜を有することである。すなわち、図１で示した第１の実施形態に係るバイポーラトランジスタ１０との違いは、図４で示したエミッタ領域形成工程（ステップＳ１５）でのエミッタ領域５４を分離するときのエッチングの際、エッチングマスク材料の断面形状に傾斜を設けるかＳｉＣエッチングの際に等方的なエッチングを行うなどの方法で、エミッタ領域５４のエッチング側面５４ｓに傾斜を設けている点にある。このようにすることで、再結合抑制半導体層５７を形成するイオン注入において、エミッタ領域５４の側面にもイオン注入されるので、表面に露出した高抵抗層すべてがｐ型領域で覆われることになる。それにより、第１の実施形態に係るバイポーラトランジスタと比べてさらに再結合抑制効果が向上する。
図８は、本発明の第３の実施形態に係るバイポーラ型半導体装置を示す。バイポーラ型半導体装置（バイポーラトランジスタ）７０は、炭化珪素（ＳｉＣ）結晶の一方の面に形成されたｎ型の低抵抗層（ｎ＋層）からなるコレクタ領域７１と、コレクタ領域７１上に設けられたｎ型の高抵抗層（ｎ−層）７２と、ｎ型の高抵抗層７２上に設けられたｐ型のベース領域７３と、ＳｉＣ結晶の他方の面に形成されたｎ型の低抵抗（ｎ＋）のエミッタ領域７４と、エミッタ領域７４の周囲にｎ型の高抵抗層（ｎ−層）７５を挟んで設けられた、ベース領域７３に接合するｐ型の低抵抗（ｐ＋）のベースコンタクト領域７６を有している。また、このバイポーラトランジスタ７０は、ベースコンタクト領域７６とエミッタ領域７４の間のＳｉＣ結晶の表面付近にｐ型の再結合抑制半導体層７７を設けている。さらに、ベースコンタクト領域７６とエミッタ領域７４の間のＳｉＣ結晶の表面上に再結合抑制膜７８を設けている。また、コレクタ領域７１に接合するコレクタ電極７９とエミッタ領域７４に接合するエミッタ電極８０とベースコンタクト領域７６に接合するベース電極８１が設けられている。また、このバイポーラトランジスタ７０では、再結合抑制半導体層７７の不純物濃度がベース領域７３の不純物濃度よりも低くなるように形成されている。
第３の実施形態に係るバイポーラトランジスタは、ベースコンタクト領域７６とエミッタ領域７４の間の半導体の表面は、段差がない構造を有している。このバイポーラトランジスタ７０は、エミッタ領域７４がエッチングにより分離されているのではなく、選択的イオン注入により形成されている例である。本構造では、エッチング工程がないことからエッチングによって半導体表面が損傷を受けないため、半導体表面付近での電子と正孔の再結合をより抑えることが可能になる。エミッタ領域７４の形成時のイオン注入に用いるイオン種にはリンや窒素が利用できる。また、エミッタ領域７４とベースコンタクト領域７６の間の高抵抗層７５は残しても良い。
以上、説明したように本発明は、ベースコンタクト領域とエミッタ領域の間の半導体結晶の表面付近に第２の導電型の再結合抑制半導体層を設ける。再結合抑制半導体層を設けることで、表面準位が多数存在する半導体表面が主に正孔電流や電子電流が流れる部分から分離され再結合が抑制される。これにより、電流増幅率が向上しオン電圧も下げることができる。また、本発明では、半導体表面に再結合を低減する再結合抑制膜を設ける。再結合抑制半導体層と組み合わせることで、デバイスの特性をより向上させることができる。それにより、本発明のバイポーラトランジスタを用いることで電力変換装置の効率を向上させることができる。なお、各層の厚みやイオン注入エネルギー量など本実施例で示した具体的な数値はあくまでも一例であり、本発明を実現する範囲で適宜変更可能である。
上述の実施例では、図１、図７および図８に示す再結合抑制半導体層１７，５７，７７がｐ型層である場合を説明したが、これをｎ型層としても良い。この場合、正孔が上述の実施例と同様の原理で遠ざけられ、再結合が抑制される。また、再結合抑制膜１８，５８，７８は必ずしも必須のものではないが、これを設けることにより半導体装置における再結合抑制機能がさらに向上する。さらに、本実施例では、ＳｉＣの例について説明したが、本発明は表面再結合が問題となる他の半導体にも適用できる。
本発明は、高性能のバイポーラ型半導体装置とそれを製造するために利用することができる。
本発明の第１実施形態に係るバイポーラ型半導体装置（例としてバイポーラトランジスタ）の一部の断面図である。 本発明の第１実施形態に係るバイポーラ型半導体装置（例としてバイポーラトランジスタ）の平面図である。 第１実施形態に係るバイポーラ型半導体装置の動作を説明する図である。 本発明の第１実施形態に係るバイポーラ型半導体装置の製造方法によりバイポーラトランジスタを製造する工程を示すフローチャートである。 本発明の第１実施形態に係るバイポーラ型半導体装置の製造方法によりバイポーラトランジスタを製造する各工程での半導体基板の断面図である。 本発明の第１実施形態に係るバイポーラ型半導体装置の製造方法によりバイポーラトランジスタを製造する各工程での半導体基板の断面図である。 本発明の第２実施形態に係るバイポーラ型半導体装置の断面図である。 本発明の第３実施形態に係るバイポーラ型半導体装置の断面図である。 従来のバイポーラトランジスタの断面模式図である。 従来のバイポーラトランジスタの動作を説明する図である。
符号の説明
１０ バイポーラトランジスタ
１１ コレクタ領域
１２ ｎ型高抵抗層
１３ ベース領域
１４ エミッタ領域
１５ ｎ型高抵抗層
１６ ベースコンタクト領域
１７ 再結合抑制半導体層
１８ 再結合抑制膜
１９ コレクタ電極
２０ エミッタ電極
２１ ベース電極
２２ 上層電極

Claims (8)

  1. 半導体結晶の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、前記コレクタ領域上に設けられた第１の導電型の第１の高抵抗層と、前記第１の導電型の第１の高抵抗層上に設けられた第２の導電型のベース領域と、前記半導体結晶の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、前記エミッタ領域の周囲に前記第１の導電型の第２の高抵抗層を挟んで設けられた、前記ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域を有するバイポーラ型半導体装置であって、
    前記ベースコンタクト領域と前記エミッタ領域の間の前記半導体結晶の表面に第２の導電型の再結合抑制半導体層を有し、
    この再結合抑制半導体層は、
    前記ベース領域に接合されておらず、かつ、その不純物濃度は、前記ベース領域の不純物濃度よりも低いことを特徴とするバイポーラ型半導体装置。
  2. 半導体結晶の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、前記コレクタ領域上に設けられた第１の導電型の第１の高抵抗層と、前記第１の導電型の第１の高抵抗層上に設けられた第２の導電型のベース領域と、前記半導体結晶の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、前記エミッタ領域の周囲に前記第１の導電型の第２の高抵抗層を挟んで設けられた、前記ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域を有するバイポーラ型半導体装置であって、
    前記ベースコンタクト領域と前記エミッタ領域の間の前記半導体結晶の表面に第１の導電型の再結合抑制半導体層を有し、
    この再結合抑制半導体層は、
    前記ベース領域に接合されておらず、かつ、その不純物濃度は、前記ベース領域の不純物濃度よりも低いことを特徴とするバイポーラ型半導体装置。
  3. 前記ベースコンタクト領域と前記エミッタ領域の間の前記半導体の表面は、一部分に傾斜を有することを特徴とする請求項１または２記載のバイポーラ型半導体装置。
  4. 前記ベースコンタクト領域と前記エミッタ領域の間の前記半導体の表面は、段差がないことを特徴とする請求項１または２記載のバイポーラ型半導体装置。
  5. 前記ベースコンタクト領域と前記エミッタ領域の間の前記半導体結晶の表面上に、熱酸化膜を形成し、前記熱酸化膜上に酸化膜あるいは窒化膜を形成して構成される再結合抑制膜を有することを特徴とする請求項１〜４のいずれか１項に記載のバイポーラ型半導体装置。
  6. 前記半導体結晶が炭化珪素であることを特徴とする請求項１〜５のいずれか１項に記載のバイポーラ型半導体装置。
  7. 第１の導電型の半導体基板に第１導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、
    第２の導電型のベース領域を形成するベース領域形成工程と、
    第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、
    第１の導電型の低抵抗層を形成する低抵抗層形成工程と、
    前記低抵抗層と前記第２の高抵抗層の一部を部分的にエッチングしてエミッタ領域を形成するエミッタ領域形成工程と、
    前記エッチングにより露出した第２の高抵抗層の表面に第２の導電型の再結合抑制半導体層を形成する再結合抑制半導体層形成工程と、
    前記ベース領域に接合するベースコンタクト領域を形成するベースコンタクト領域形成工程と、
    ベース電極とエミッタ電極とコレクタ電極を形成する電極形成工程と、
    ベース電極とエミッタ電極側に上層電極を形成する上層電極形成工程と、
    を有し、
    前記再結合抑制半導体層は、前記ベース領域に接合されておらず、前記ベースコンタクト領域と前記エミッタ領域の間に配置され、
    前記再結合抑制半導体層の不純物濃度は、前記ベース領域の不純物濃度よりも低いことを特徴とするバイポーラ型半導体装置の製造方法。
  8. 第１の導電型の半導体基板に第１導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、
    第２の導電型のベース領域を形成するベース領域形成工程と、
    第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、
    第１の導電型の低抵抗層を形成する低抵抗層形成工程と、
    前記低抵抗層と前記第２の高抵抗層の一部を部分的にエッチングしてエミッタ領域を形成するエミッタ領域形成工程と、
    前記エッチングにより露出した第２の高抵抗層の表面に第２の導電型の再結合抑制半導体層を形成する再結合抑制半導体層形成工程と、
    前記ベース領域に接合するベースコンタクト領域を形成するベースコンタクト領域形成工程と、
    前記ベースコンタクト領域と前記エミッタ領域の間の半導体結晶表面上に、熱酸化膜を形成し、前記熱酸化膜上に酸化膜あるいは窒化膜を形成して構成される再結合抑制膜を形成する再結合抑制膜形成工程と、
    ベース電極とエミッタ電極とコレクタ電極を形成する電極形成工程と、
    ベース電極とエミッタ電極側に上層電極を形成する上層電極形成工程と、
    を有し、
    前記再結合抑制半導体層は、前記ベース領域に接合されておらず、前記ベースコンタクト領域と前記エミッタ領域の間に配置され、
    前記再結合抑制半導体層の不純物濃度は、前記ベース領域の不純物濃度よりも低いことを特徴とするバイポーラ型半導体装置の製造方法。
JP2005172620A 2005-06-13 2005-06-13 バイポーラ型半導体装置およびその製造方法 Expired - Fee Related JP4777699B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005172620A JP4777699B2 (ja) 2005-06-13 2005-06-13 バイポーラ型半導体装置およびその製造方法
CNB2006800211881A CN100544023C (zh) 2005-06-13 2006-06-09 双极半导体器件及其制造方法
KR1020077027677A KR100972217B1 (ko) 2005-06-13 2006-06-09 바이폴라 반도체 소자 및 그 제조 방법
US11/919,350 US8460994B2 (en) 2005-06-13 2006-06-09 Bipolar semiconductor device and manufacturing method thereof
PCT/JP2006/312077 WO2006135031A2 (en) 2005-06-13 2006-06-09 Bipolar semiconductor device and manufacturing method thereof
EP06757370.9A EP1878056B1 (en) 2005-06-13 2006-06-09 Bipolar semiconductor device and manufacturing method thereof
US13/887,935 US8653627B2 (en) 2005-06-13 2013-05-06 Bipolar semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172620A JP4777699B2 (ja) 2005-06-13 2005-06-13 バイポーラ型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006351621A JP2006351621A (ja) 2006-12-28
JP4777699B2 true JP4777699B2 (ja) 2011-09-21

Family

ID=37532705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172620A Expired - Fee Related JP4777699B2 (ja) 2005-06-13 2005-06-13 バイポーラ型半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US8460994B2 (ja)
EP (1) EP1878056B1 (ja)
JP (1) JP4777699B2 (ja)
KR (1) KR100972217B1 (ja)
CN (1) CN100544023C (ja)
WO (1) WO2006135031A2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
KR101494935B1 (ko) 2007-11-09 2015-02-23 크리,인코포레이티드 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5514726B2 (ja) * 2008-08-26 2014-06-04 本田技研工業株式会社 接合型半導体装置およびその製造方法
WO2010024239A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 接合型半導体装置およびその製造方法
JPWO2010024243A1 (ja) * 2008-08-26 2012-01-26 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
WO2010024240A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型炭化珪素半導体装置およびその製造方法
JP5628681B2 (ja) 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
CN102246283B (zh) * 2008-10-21 2014-08-06 瑞萨电子株式会社 双极晶体管
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
SE533700C2 (sv) * 2009-03-24 2010-12-07 Transic Ab Bipolär transistor i kiselkarbid
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP2011091179A (ja) * 2009-10-22 2011-05-06 Honda Motor Co Ltd バイポーラ型半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8552435B2 (en) * 2010-07-21 2013-10-08 Cree, Inc. Electronic device structure including a buffer layer on a base layer
US8809904B2 (en) * 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
WO2012139633A1 (en) * 2011-04-12 2012-10-18 X-Fab Semiconductor Foundries Ag Bipolar transistor with gate electrode over the emitter base junction
SE1150386A1 (sv) 2011-05-03 2012-11-04 Fairchild Semiconductor Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2015056544A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105957886B (zh) * 2016-06-28 2019-05-14 中国科学院微电子研究所 一种碳化硅双极结型晶体管
CN105977287B (zh) * 2016-07-25 2018-11-09 电子科技大学 一种碳化硅双极结型晶体管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US497909A (en) * 1893-05-23 John b
JPS6074571A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体装置及びその製造方法
JPS60140756A (ja) * 1983-12-27 1985-07-25 Sharp Corp 炭化珪素バイポ−ラトランジスタの製造方法
JP2533541B2 (ja) 1987-06-08 1996-09-11 株式会社日立製作所 ヘテロ接合バイポ−ラトランジスタ
JPS645063A (en) * 1987-06-29 1989-01-10 Toshiba Corp Hetero-junction bipolar transistor
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JP2877395B2 (ja) * 1989-11-30 1999-03-31 三洋電機株式会社 ｓｉｃを用いたトランジスタ
JP3117831B2 (ja) * 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0878431A (ja) * 1994-09-05 1996-03-22 Fuji Electric Co Ltd 炭化けい素たて型バイポーラトランジスタおよびその製造方法
JP3416930B2 (ja) * 1998-01-28 2003-06-16 三洋電機株式会社 ＳｉＣ半導体装置の製造方法
JP3252805B2 (ja) 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ
SE9901410D0 (sv) 1999-04-21 1999-04-21 Abb Research Ltd Abipolar transistor
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP2002110549A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 炭化珪素層の成長方法
KR100718937B1 (ko) * 2000-12-11 2007-05-16 크리 인코포레이티드 자기 정렬된 실리콘 카바이드 바이폴라 접합 트랜지스터를제조하는 방법 및 이에 따라 제조되는 장치
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP2003203916A (ja) * 2002-01-09 2003-07-18 Rohm Co Ltd バイポーラトランジスタ及びその製造方法
JP3565274B2 (ja) * 2002-02-25 2004-09-15 住友電気工業株式会社 バイポーラトランジスタ
US6828650B2 (en) 2002-05-31 2004-12-07 Motorola, Inc. Bipolar junction transistor structure with improved current gain characteristics

Also Published As

Publication number Publication date
EP1878056B1 (en) 2014-07-23
EP1878056A2 (en) 2008-01-16
KR20080003932A (ko) 2008-01-08
US20130240910A1 (en) 2013-09-19
KR100972217B1 (ko) 2010-07-26
US8460994B2 (en) 2013-06-11
US8653627B2 (en) 2014-02-18
CN100544023C (zh) 2009-09-23
CN101199058A (zh) 2008-06-11
US20100001290A1 (en) 2010-01-07
WO2006135031A2 (en) 2006-12-21
JP2006351621A (ja) 2006-12-28
WO2006135031A3 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP4777676B2 (ja) 接合型半導体装置および接合型半導体装置の製造方法
JP5228291B2 (ja) 半導体装置の製造方法
JP4996828B2 (ja) 接合型半導体装置の製造方法
JP4114390B2 (ja) 半導体装置及びその製造方法
JPWO2012157679A1 (ja) 半導体装置およびその製造方法
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP5636752B2 (ja) 半導体装置及びその製造方法
JP2006332199A (ja) ＳｉＣ半導体装置
JP5366521B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20110095398A1 (en) Bipolar semiconductor device and method of producing same
JP5469068B2 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP5470254B2 (ja) 接合型半導体装置およびその製造方法
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP2007036135A (ja) 炭化珪素半導体装置及びその製造方法
JP5514726B2 (ja) 接合型半導体装置およびその製造方法
JP5211479B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees