CN105957886B - 一种碳化硅双极结型晶体管 - Google Patents
一种碳化硅双极结型晶体管 Download PDFInfo
- Publication number
- CN105957886B CN105957886B CN201610488399.1A CN201610488399A CN105957886B CN 105957886 B CN105957886 B CN 105957886B CN 201610488399 A CN201610488399 A CN 201610488399A CN 105957886 B CN105957886 B CN 105957886B
- Authority
- CN
- China
- Prior art keywords
- base area
- silicon carbide
- bipolar junction
- junction transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000005215 recombination Methods 0.000 abstract description 13
- 230000006798 recombination Effects 0.000 abstract description 12
- 230000033001 locomotion Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7308—Schottky transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种碳化硅双极结型晶体管，该晶体管在发射极(1)台面边缘与基极(2)欧姆接触之间的外基区表面形成有一个肖特基接触结构，从而在所述外基区表面形成肖特基势垒。所述肖特基接触结构包括一基区及位于所述基区上的一金属层。本发明的碳化硅双极结型晶体管能够通过该肖特基接触结构阻止电子向表面处运动，抑制表面复合，提高器件的电流增益。
Description
技术领域
本发明涉及高功率半导体器件领域，更具体地涉及一种碳化硅(SiC)双极结型晶体管(BJT)。
背景技术
宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，碳化硅(SiC)双极结型晶体管(BJT)是重要的常关型器件之一，在万伏级高耐压电力电子器件领域具有优势。相对Si基三极管，SiC BJT具有更低的导通电压，不存在二次击穿现象等优点；SiC BJT避免了常开型器件SiC JFET的栅极驱动问题，没有SiC IGBT导通损耗大的缺点，不存在SiCMOSFET因为栅介质稳定性差及沟道迁移率低而使器件工作条件受到限制的问题。
SiC/SiO2高界面态的存在会导致SiC MOSFET的栅介质不稳定，沟道迁移率低等不良影响；对于SiC BJT，SiC BJT的发射极台面边缘与基极欧姆接触之间的外基区表面的高界面态密度会成为复合中心，导致大量的基区少子(电子和空穴)在界面处复合产生复合电流，降低器件的电流增益，并导致器件性能退化。美国专利号US8378390提出了一种新结构的碳化硅双极结型晶体管，来减小SiC/SiO2高界面态导致的复合电流，其基本原理是：在SiC BJT的发射极台面边缘与基极欧姆接触之间的外基区，利用SiO2介质层上的金属、SiO2介质层以及外基区三者形成MOS结构，利用BE结偏置电压控制MOS结构衬底表面的电势，改变衬底表面的载流子密度，达到抑制表面复合电流的作用。这种结构虽然减小了复合电流，提高了电流增益，但是仍然没有从根本上解决SiC/SiO2高界面态的问题；而且SiO2介质层上的金属是一个需要加电压的电极，导致此结构的器件是一个四端器件，而本领域公知的是，对于三极管而言，四端器件相比于三端器件存在很多弊端。
发明内容
有鉴于此，本发明的主要目的在于提供一种碳化硅双极结型晶体管，以解决上述技术问题中的至少之一。
为了实现上述目的，本发明提供了一种碳化硅双极结型晶体管，所述双极结型晶体管的发射极台面边缘与基极欧姆接触之间的外基区表面形成有一个肖特基接触结构。
作为优选，所述肖特基接触结构包括一基区及位于所述基区上的一金属层。
作为优选，所述肖特基接触结构形成的肖特基势垒为P型反阻挡层。
作为优选，所述基区是不同掺杂浓度的两层结构。
作为优选，所述基区的两层结构是：靠近发射结的一层是厚度为t1的基区，其采用P型掺杂；而靠近漂移区的另一层是厚度为t2的基区，其掺杂浓度要比所述靠近发射结的一层基区的大，达到1017cm-3的数量级。
作为优选，所述金属层不接电压、不接地。
作为优选，所述金属层的功函数大于所述基区表面的功函数。
作为优选，所述金属层采用镍或铂制备。
作为优选，所述金属层的左端与发射极台面边缘之间形成有一SiO2钝化层。
作为优选，所述SiO2钝化层的厚度为40-60nm。
基于上述技术方案可知，本发明的碳化硅双极结型晶体管及其制作方法具有如下有益效果：当金属的功函数Wm大于外基区表面处的P型半导体的功函数Ws时，半导体表面的能带向上弯曲，形成一个P型反阻挡层(阻止电子向界面处运动)，同时为了保证发射结正偏，基极要加正向偏压，这会使得外基区远离表面的能带下移，表面处的能带进一步向上弯曲，势垒高度增加；最终结果是，P型外基区表面处于积累状态，空穴浓度增大，电子浓度降低，在空间上分离了电子和空穴。由于势垒的存在，电子向表面运动受到限制，从而阻止了从发射区注入基区的电子被外基区表面陷阱俘获，降低了表面复合电流，提高了电流增益；本发明不需要额外的加偏置电压的电极，仍保持器件为三端器件。
附图说明
图1是本发明的一种碳化硅双极结型晶体管的结构示意图；
图2是本发明的金属层和基区的肖特基接触结构的结构示意图；
图3是肖特基接触前的能带图；
图4是金属和P型半导体接触后的能带图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明公开了一种带有肖特基接触结构的碳化硅双极结型晶体管，不需要额外的加偏置电压的电极，仍保持器件为三端器件；且有效地解决了SiC/SiO2高界面态的问题，提高了SiC BJT器件的电流增益。更具体地，本发明是通过在三极管的发射极台面边缘与基极欧姆接触之间的外基区表面制造一个肖特基接触结构，在该外基区表面形成肖特基势垒从而阻止电子向表面处运动，抑制表面复合，提高器件的电流增益。
进一步的，所述肖特基结构是由金属层与P型碳化硅接触形成的。
进一步的，所述金属层要选择功函数比较大的金属，如镍、铂等；且所述金属层要浮空，不外接任何电压、不接地，即不作电极使用。
进一步的，所述P型碳化硅是所述三极管的基区，所述基区是采用不同掺杂浓度的两层结构，靠近发射结的一层厚度为t1的基区采用低浓度的P型掺杂，例如浓度小于1015cm-3的数量级；而靠近漂移区的另一层是厚度为t2的基区，其掺杂浓度要比上一层基区大，达到1017cm-3的数量级。
进一步的，所述金属层的左端与发射极台面边缘之间形成有一SiO2钝化层，所述SiO2钝化层的厚度为40-60nm，优选为50nm。
下面结合附图对本发明的具体实施方式作进一步的说明。
为了增加现有技术中SiC BJT的电流增益，必须减少发射极台面边缘和基极欧姆接触之间的外基区表面的复合电流，影响复合电流大小的主要因素有三个：
1、外基区表面处的缺陷浓度；
2、外基区表面处的电子浓度；
3、外基区表面处的空穴浓度；
因素1取决于现有的材料生长及工艺水平，因素2、3可能受设计的影响，本发明就是从设计方面来减少外基区表面的复合电流。在该三极管中，电子-空穴对的复合率主要取决于少数载流子的浓度，复合主要发生在发射极台面边缘到基极欧姆接触之间的外基区表面，又由于在P型基区中电子是少子，因此外基区表面处电子的浓度会极大的影响表面复合的发生。本发明通过在所述三极管的发射极台面边缘与基极欧姆接触之间的外基区表面制造一个肖特基接触结构，在该外基区表面形成肖特基势垒从而阻止电子向表面处运动，减少外基区表面处的电子浓度，抑制表面复合，提高器件的电流增益。
图1是本发明的结构示意图。图中画出了发射极台面的边缘，具有发射极1、基极2、N+发射区3、P型基区4、N-集电区5、N+衬底6和集电极7。在发射极台面的边缘有SiO2钝化层8，在SiO2钝化层8的边缘和基极2之间的外基区的表面，溅射形成具有一定厚度和长度的金属层9，金属层9和P型基区4的表面形成肖特基接触结构。
图2是金属层9和基区4的肖特基接触结构示意图。此结构只是用来形成肖特基势垒，其中金属层不作电极使用，作浮空处理，不接任何电压和地。
需要着重说明的是，该P型基区是采用不同掺杂浓度的两层结构，靠近发射结的一层厚度为t1的基区采用低浓度的P型掺杂，浓度小于1015cm-3的数量级；而靠近漂移区的另一层是厚度为t2的基区，其掺杂浓度比上一层基区要大，达到1017cm-3的数量级。靠近发射结的一层轻掺杂是为了调节外基区表面处的P型SiC半导体的功函数，使得金属的功函数大于半导体的功函数，这样才能形成如图4所示的肖特基势垒，如此同时还可以提高发射结的注入效率。
图3是肖特基接触前的能带图，其中E0是真空能级，(EF)m是金属的费米能级，Wm是金属的功函数，x是半导体的电子亲和能，Ws是半导体的功函数，(EF)s是半导体的费米能级，EC和EV分别是半导体的导带和价带。
图4是金属和P型半导体接触后的能带图，当金属的功函数Wm大于P型半导体的功函数Ws时，半导体表面的能带向上弯曲，形成一个P型反阻挡层(阻止电子向界面处运动)，同时为了保证发射结正偏，基极要加正向偏压，这会使得外基区远离表面的能带下移，表面处的能带进一步向上弯曲，势垒高度增加。最终结果是，P型外基区表面处于积累状态，空穴浓度增大，电子浓度降低，在空间上分离了电子和空穴。由于势垒的存在，电子向表面运动受到限制，从而阻止了从发射区注入基区的电子被外基区表面陷阱俘获，降低了表面复合电流，提高了电流增益。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种碳化硅双极结型晶体管，其特征在于，所述双极结型晶体管的发射极台面边缘与基极欧姆接触之间的外基区表面形成有一个肖特基接触结构；
所述肖特基接触结构包括一基区及位于所述基区上的一金属层，所述基区是不同掺杂浓度的两层结构。
2.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述肖特基接触结构形成的肖特基势垒为P型反阻挡层。
3.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述基区的两层结构是：靠近发射结的一层是厚度为t1的基区，其采用P型掺杂；而靠近漂移区的另一层是厚度为t2的基区，其掺杂浓度要比所述靠近发射结的一层基区的大，达到1017cm-3的数量级。
4.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述金属层不接电压、不接地。
5.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述金属层的功函数大于所述基区表面的功函数。
6.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述金属层采用镍或铂制备。
7.根据权利要求1所述的碳化硅双极结型晶体管，其特征在于，所述金属层的左端与发射极台面边缘之间形成有一Si02钝化层。
8.根据权利要求7所述的碳化硅双极结型晶体管，其特征在于，所述SiO2钝化层的厚度为40-60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610488399.1A CN105957886B (zh) | 2016-06-28 | 2016-06-28 | 一种碳化硅双极结型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610488399.1A CN105957886B (zh) | 2016-06-28 | 2016-06-28 | 一种碳化硅双极结型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105957886A CN105957886A (zh) | 2016-09-21 |
| CN105957886B true CN105957886B (zh) | 2019-05-14 |
Family
ID=56901624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610488399.1A Active CN105957886B (zh) | 2016-06-28 | 2016-06-28 | 一种碳化硅双极结型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957886B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452618B (zh) * | 2017-06-19 | 2019-11-26 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| CN110444628B (zh) * | 2018-05-04 | 2021-11-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | 红外探测器及其制作方法 |
| CN110752256B (zh) * | 2019-10-22 | 2021-04-06 | 深圳第三代半导体研究院 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
| CN112768438B (zh) * | 2019-11-05 | 2022-07-15 | 深圳第三代半导体研究院 | 一种压接式功率模块及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2423114A1 (de) * | 1973-05-12 | 1974-11-28 | Sony Corp | Halbleitervorrichtung |
| CN101199058A (zh) * | 2005-06-13 | 2008-06-11 | 本田技研工业株式会社 | 双极半导体器件及其制造方法 |
| CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
| CN101855726A (zh) * | 2007-11-09 | 2010-10-06 | 克里公司 | 具有台面结构及包含台面台阶的缓冲层的功率半导体器件 |
| CN102362353A (zh) * | 2009-03-24 | 2012-02-22 | 飞兆半导体公司 | 碳化硅双极结晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5140347B2 (ja) * | 2007-08-29 | 2013-02-06 | 株式会社日立製作所 | バイポーラトランジスタ及びその製造方法 |
-
2016
- 2016-06-28 CN CN201610488399.1A patent/CN105957886B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2423114A1 (de) * | 1973-05-12 | 1974-11-28 | Sony Corp | Halbleitervorrichtung |
| CN101199058A (zh) * | 2005-06-13 | 2008-06-11 | 本田技研工业株式会社 | 双极半导体器件及其制造方法 |
| CN101855726A (zh) * | 2007-11-09 | 2010-10-06 | 克里公司 | 具有台面结构及包含台面台阶的缓冲层的功率半导体器件 |
| CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
| CN102362353A (zh) * | 2009-03-24 | 2012-02-22 | 飞兆半导体公司 | 碳化硅双极结晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105957886A (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN105957886B (zh) | 一种碳化硅双极结型晶体管 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| US8853827B2 (en) | Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact | |
| CN107275381B (zh) | 一种双重载流子存储增强的igbt | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN105742346A (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| US20050104088A1 (en) | Semiconductor device | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| CN109192771A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN109166916A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN104882475B (zh) | 双沟道超结igbt | |
| CN109166929A (zh) | 一种具有P型GaN帽层的GaN基肖特基势垒二极管 | |
| CN106981510B (zh) | 一种碳化硅双极结型晶体管 | |
| CN101221983A (zh) | 实空间转移高电子迁移率场效应晶体管材料 | |
| CN108231898A (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| CN209328904U (zh) | 半导体器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN109346509A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN105977287B (zh) | 一种碳化硅双极结型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |