CN109346509A - 一种电荷存储型绝缘栅双极型晶体管及其制备方法 - Google Patents
一种电荷存储型绝缘栅双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109346509A CN109346509A CN201810996515.XA CN201810996515A CN109346509A CN 109346509 A CN109346509 A CN 109346509A CN 201810996515 A CN201810996515 A CN 201810996515A CN 109346509 A CN109346509 A CN 109346509A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- charge storage
- layer
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 239000000463 material Substances 0.000 claims abstract description 37
- 238000009825 accumulation Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 18
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 240000002853 Nelumbo nucifera Species 0.000 claims description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 238000005036 potential barrier Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 121
- 150000002500 ions Chemical class 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种电荷存储型绝缘栅双极型晶体管及其制备方法，属于功率半导体技术领域。本发明通过在传统电荷存储型IGBT器件结构的基础上，使得电荷存储层和漂移区形成异质结结构，使得漂移区靠近发射极一侧的能带弯曲，从而形成阻碍漂移区内的少数载流子从基区流走的势垒，增大了少数载流子在此处的浓度。本发明由此改善了漂移区载流子分布浓度，增强IGBT的电导调制效应，从而降低器件正向导通压降Vceon，优化IGBT正向导通压降Vceon与关断损耗Eoff之间的折中特性；克服了传统电荷存储层在降低Vceon的同时导致击穿电压下降的缺点；调整形成异质结结构的不同禁带宽度半导体材料的组合能够进一步优化器件工作特性。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种电荷存储型绝缘栅双极型晶体管及其制备方法。
背景技术
IGBT是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET 器件易于驱动、输入阻抗低和开关速度快的特点，又有双极型器件通态电流密度大、导通压降低、损耗小、稳定性好的优点。基于这些优异的器件特性，近年来IGBT已经成为广泛应用于中高压领域的主流功率器件，例如高铁、电动汽车、电机驱动，并网技术，储能电站， AC/DA转换和变频调速等领域。采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术，因此被称为功率变流产品的“CPU”、“绿色经济之核”。
IBGT的正面MOS结构包括栅极和发射区。栅极结构有平面栅和沟槽栅两种。平面栅结构具有较好的栅氧化层质量，其栅电容较小，并且不会在栅极下方处造成电场集中而影响耐压，平面栅结构经过优化改进可进一步降低栅电容同时改进其他的工作特性，如降低栅存储时间，降低开关损耗，还能减小短路安全工作区(SCSOA)测试中的栅电压过冲。而沟槽栅结构将沟道从横向变为纵向，消除了导通电阻中RJFET的影响，同时可以提高元胞密度，从而有利于降低功耗。目前行业内先进的增强型技术就是通过优化正面MOS结构，提高靠近发射区一端的载流子注入效率，从而优化导通压降与关断损耗的折中关系。普遍采用的是载流子存储层(Carrier Stored Layer，CSL)。对于沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)，以 N沟道器件为例，器件结构是在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层，N型电荷存储层缩短了沟道的长度，同时在P型基区下方引入空穴势垒，即增加了空穴载流子流向IGBT发射极的势垒高度，根据器件结构在零偏和外加2V正向偏压下的能带分布。这样就会使得器件靠近发射极端的空穴浓度大大提升，从而改善整个N-漂移区的载流子浓度分布，增强N-漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系，并且在一定的正向导通压降下，可获得小的关断时间。然而，随着电荷存储层掺杂浓度的提高，电荷存储型IGBT的电导调制效应改善越大，器件的正向导通特性越好的同时，电荷存储层对于器件的耐压性能不利，其表现为随着电荷存储层掺杂浓度的提高，器件的击穿电压显著降低，这限制了电荷存储层的掺杂浓度和厚度。因此，电荷存储层的掺杂浓度和厚度对器件击穿电压的影响限制了电荷存储型IGBT击穿电压、正向导通压降和关断损耗之间的优化折中。
业内为有效屏蔽传统CSTBT器件结构的电荷存储层的不利影响，进而获得高的击穿电压，主要采用的是如下两种方式：
(1)增大沟槽栅的深度，通常使沟槽栅的深度大于N型电荷存储层的结深；
(2)减小元胞宽度，从而提高MOS结构的沟道密度，使得沟槽栅间距尽可能小。
方式(1)的实施可以通过深的沟槽结构提高耐压，但同时会增加栅极电容，造成开关速度降低和开关损耗的增加；此外沟槽底部电场集中效应会降低器件的可靠性。而方式(2)的实施一方面将增大器件的栅极电容，导致器件开关速度降低、开关损耗增大，影响器件导通压降与开关损耗的折中特性，另一方面大的沟道密度还将增加器件的饱和电流密度，使器件短路安全工作区(SCSOA)特性变差。此外，沟槽栅结构中的栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压，因此要求整个栅氧化层的厚度均较小，然而MOS电容大小与氧化层的厚度成反比，这就使得传统CSTBT器件中薄的栅氧化层厚度会显著增加器件的栅极电容，同时也无法避免沟槽底部的电场集中效应所导致器件击穿电压降低的问题，造成器件的可靠性较差。
发明内容
本发明针对现有技术中电荷存储层的掺杂浓度和厚度对器件击穿电压的不利影响，限制了器件击穿电压、正向导通压降和关断损耗之间折中的缺陷，提供了一种具有异质结结构的电荷存储型绝缘栅双极型晶体管，使得传统器件中电荷存储层与漂移区形成异质结，致使漂移区能带弯曲，从而对漂移区内的少数载流子形成势垒以此增大漂移区内靠近发射极一侧的少数载流子浓度，改善漂移区内载流子浓度分布，从而获得更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系，避免了提高电荷存储层浓度对器件击穿电压的不利影响。同时，在形成异质结的漂移区和电荷存储层中形成浓度渐变的掺杂，通过浓度梯度进一步形成势垒；同时，还可以通过半导体材料成分的渐变来改变能带宽度进一步形成势垒。
为了实现上述目的，本发明的技术方案如下：
一种具有同型异质结电荷存储层的绝缘栅双极型晶体管，其元胞结构包括：集电极金属、第二导电类型半导体集电区、第一导电类型半导体漂移区、第一导电类型半导体电荷存储层、第二导电类型半导体基区、第二导电类型半导体发射区、第一导电类型半导体发射区、栅极结构和发射极金属；集电极金属设置在第二导电类型半导体集电区的背面；第一导电类型半导体漂移区设置在第二导电类型半导体集电区的正面；第二导电类型半导体基区设置在第一导电类型半导体漂移区的顶层；第二导电类型半导体发射区以及与第二导电类型半导体发射区两侧相接触的第一导电类型半导体发射区并排设置在第二导电类型半导体基区的顶层；第二导电类型半导体基区与第一导电类型半导体漂移区之间隔着第一导电类型半导体电荷存储层；栅极结构包括栅电极和栅介质层，栅电极通过栅介质层与第一导电类型半导体发射区、第二导电类型半导体基区和第一导电类型半导体电荷存储层相接触；发射极金属设置在器件最上面，且与第二导电类型半导体发射区和第一导电类型半导体发射区的上表面相接触，与栅电极通过隔离介质层相接触；其特征在于：
第一导电类型半导体漂移区所用半导体材料的禁带宽度小于第一导电类型半导体电荷存储层所用半导体材料的禁带宽度，第一导电类型半导体漂移区与第一导电类型半导体电荷存储层在其接触界面形成同型异质结。
进一步的，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
进一步的，第一导电类型半导体漂移区和第一导电类型半导体电荷存储层的掺杂浓度可以是均匀的也可以是渐变的，当掺杂浓度渐变时，在二者各自区域内形成由第一导电类型半导体漂移区到第一导电类型半导体电荷存储层方向浓度增大的渐变掺杂，通过浓度梯度进一步形成势垒，阻碍漂移区少数载流子进入基区。
进一步的，本发明异质结可由任意不同禁带宽度半导体材料形成，比如Si1-xGex、Si、SiC、 GaAs、Ga2O3、金刚石或者GaN。
进一步的，当形成异质结的半导体材料采用Si1-xGex材料时，可以通过调整Ge的组分比例x来调整材料禁带宽度，进而引入不同的势垒高度，进一步还可以通过Si1-xGex材料中Ge 的组分比例x的渐变来改变能带宽度形成势垒，进而改善漂移区载流子浓度分布，获得更优异的器件特性。
进一步的，所述第二导电类型半导体集电区与第一导电类型半导体漂移区之间还设置有第一导电类型半导体场阻止层，形成FS结构。
进一步的，所述栅极结构可以为沟槽栅结构，也可以为平面栅结构。
更进一步的，当栅极结构为沟槽栅结构时，栅电极的深度大于第一导电类型半导体电荷存储层下表面深度。
更进一步的，当栅极结构为沟槽栅结构，在沟槽栅结构的底部还设置有第二导电类型半导体层，所述第二导电类型半导体层向两侧横向延伸至第一导电类型半导体电荷存储层下方的第一导电类型漂移区。
更进一步的，当栅极结构为沟槽栅结构，所述沟槽栅结构还设置有位于栅电极下方的分裂电极和分裂电极介质层；栅电极通过栅介质层与分裂电极相接触，所述栅电极的深度大于第二导电类型半导体基区的结深且小于第一导电类型半导体电荷存储层的结深，分裂电极的深度大于第一导电类型半导体电荷存储层的结深，分裂电极通过分裂电极介质层与第一导电类型半导体电荷存储层和第一导电类型半导体漂移区相接触；所述分裂电极与发射极金属等电位。作为优选方式，分裂电极介质层的厚度大于栅介质层的厚度，
进一步的，栅电极的材料可以选自多晶硅、SiC、GaAs或者GaN。
一种具有同型异质结电荷存储层的绝缘栅双极型晶体管的制备方法，其特征在于：包括如下步骤：
步骤1：准备用以形成第一导电类型半导体漂移区的半导体基片；
步骤2：在第一导电类型半导体漂移区的上表面形成第一导电类型半导体电荷存储层，所述第一导电类型半导体电荷存储层所用半导体材料的禁带宽度大于第一导电类型半导体漂移区所用半导体材料的禁带宽度；
步骤3：通过刻蚀沟槽，氧化和淀积工艺，形成沟槽栅结构；
步骤4：在器件表面淀积介质层，并采用光刻、刻蚀工艺，形成位于栅极结构上表面的隔离介质层；
步骤5：光刻，在半导体基片表面生长一层预氧后通过离子注入第二导电类型杂质并退火形成位于第一导电类型半导体电荷存储层上表面的第二导电类型半导体基区；
步骤6：通过光刻、离子注入第一导电类型杂质形成位于第二导电类型半导体基区顶层两侧的第一导电类型半导体发射区；然后通过光刻、离子注入第二导电类型杂质形成与两侧第一导电类型半导体发射区相接触且并排设置的第二导电类型半导体发射区；
步骤7：在器件表面淀积金属，并采用光刻、刻蚀工艺，形成位于隔离介质层、第一导电类型半导体发射区和第二导电类型半导体发射区上表面的发射极金属；
步骤8：翻转硅片，减薄硅片厚度，在硅片背面注入第二导电类型杂质并退火形成第二导电类型半导体集电区；
步骤9：在背面淀积金属，形成集电极金属。
进一步的，本发明第一导电类型半导体漂移区的材料为Si1-xGex。Si1-xGex可以通过调整 Ge的组分比例x和应变来获得不同能带结构，从而改变禁带宽度。
进一步的，当第一导电类型半导体漂移区的材料为Si1-xGex时，所述步骤2具体可以通过分子束外延(MBE)、低压化学汽相淀积(LPCVD)或者超高真空化学汽相淀积(UHV/CVD)等技术形成第一导电类型半导体漂移区漂移区。其中MBE可分为固相MBE和气相分子束外延 (GSMBE)，具有较高的控制自由度，衬底温度和生长速率可以独立控制，而且便于实现低温生长，有利于获得陡直的组分梯度变化和高掺杂；CVD具有大批量生产的能力，可以控制较低的生长速率，能够进行高掺杂及陡直界面分布的获得。
进一步的，所述步骤3中通过刻蚀沟槽并填充形成栅极结构具体操作是在第一导电类型半导体电荷存储层表面淀积保护层，光刻出窗口进行沟槽刻蚀，所述沟槽的深度大于第一导电类型半导体电荷存储层的结深；然后在所述沟槽内壁形成栅介质层，并在沟槽内淀积多晶硅、碳化硅、砷化镓或者氮化镓等材料形成栅电极。
更进一步的，所述步骤3中在形成沟槽栅结构之后可以通过在沟槽底部离子注入第二导电类型杂质形成第二导电类型半导体区。
更进一步的，所述步骤3中在形成沟槽栅结构时可以通过增加光刻、刻蚀、氧化和多晶硅淀积工艺形成分裂沟槽栅结构。
进一步的，所述步骤8中在形成第二导电类型半导体集电区之前还可通过第一导电类型杂质并退火形成第一导电类型半导体场阻止层。
进一步的，与第二导电类型半导体基区接触的禁带宽度较大的第一导电类型半导体电荷存储层区域采用的半导体材料可以与器件所用半导体材料可以相同，也可以不同。
进一步的，本发明异质结可由任意不同禁带宽度半导体材料形成，比如Si1-xGex、Si、SiC、 GaAs、Ga2O3、金刚石或者GaN。
进一步的，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
本发明的原理如下：为了避免电荷存储层对器件耐压的不利影响，在提高电荷存储型绝缘栅双极型晶体管导通特性的同时保持较高的击穿电压值，本发明通过在传统电荷存储型绝缘栅双极型晶体管结构的电荷存储层与漂移区之间形成同型异质结结构，异质结结构的存在能够对漂移区内的少数载流子形成势垒，使得器件靠近发射极端的少数载流子浓度大大提升，从而改善漂移区的载流子浓度分布，增强漂移区的电导调制效应，降低器件的正向导通压降，并获得了更优的正向导通压降与关断损耗的折中关系。具体地，本发明从以下三方面进行改进：
1、通过漂移区和电荷存储层形成异质结，使得漂移区靠近发射极一侧的能带弯曲，从而引入了少数载流子势垒(对于N沟道器件而言是空穴势垒，对P沟道器件而言是电子势垒)，从而极大地改善了漂移区的载流子浓度分布，增强了IGBT的电导调制效应，降低了正向导通压降Vceon，改善了正向导通压降Vceon与关断损耗Eoff之间的折中特性；
2、通过对漂移区和电荷存储层所用不同禁带宽度半导体材料进行合理组合，实现不同异质结以引入不同的势垒高度，从而进一步优化漂移区的载流子浓度分布，获得更为优异的器件特性。
3、异质结所引入的势垒高度主要漂移区决定，故此可避免调整电荷存储层厚度和掺杂浓度使得击穿电压迅速下降的问题，从而增强器件耐压特性和可靠性。
相比现有技术，本发明的有益效果是：
本发明通过在传统电荷存储型IGBT器件结构的基础上，使得电荷存储层和漂移区形成异质结结构，从而形成阻挡漂移区内的少数载流子进入基区的势垒，由此大幅度提高漂移区内靠近发射极一侧的少数载流子浓度，改善了漂移区载流子分布浓度，增强IGBT的电导调制效应，从而降低器件正向导通压降Vceon，优化IGBT正向导通压降Vceon与关断损耗Eoff 之间的折中特性；克服了传统电荷存储层在降低Vceon的同时导致击穿电压下降的缺点；并且通过调整形成异质结结构的不同禁带宽度半导体材料的组合能够进一步优化器件工作特性。
具体实施方式
为了使得所属领域技术人员能够更加清楚本发明方案及原理，下面具体实施例进行详细描述。本发明的内容不局限于任何具体实施例，也不代表是最佳实施例，本领域技术人员所熟知的一般替代也涵盖在本发明的保护范围内。
下文中以N沟道IGBT器件为例对器件结构、制备工艺以及原理和特性进行说明，本领域技术人员在N沟道器件公开内容的基础上可轻易得出P沟道IGBT器件结构、制备工艺以及原理和特性。
实施例1；
本实施例提供一种具有应变Si～Si1-xGex同型异质结电荷存储层的绝缘栅双极型晶体管，其元胞结构包括：集电极金属、P型集电区、N型场阻止层、N-漂移区、N型电荷存储层、 P型基区、P+发射区、N+发射区、沟槽栅结构和发射极金属；集电极金属设置在P型集电区的背面；N型场阻止层设置在P型集电区的正面；N-漂移区设置在N型场阻止层的正面；P型基区设置在N-漂移区的顶层；P+发射区以及与P+发射区两侧相接触的N+发射区并排设置在P型基区的顶层；P型基区与N-漂移区之间隔着N型电荷存储层；沟槽栅结构包括沟槽型栅电极和栅介质层，沟槽型栅电极在器件顶层的两侧且深度小于N型电荷存储层；沟槽型栅电极的侧面和底面包围着栅介质层；栅介质层的侧面与N+发射区、P型基区和N型电荷存储层接触，其底面与N-漂移区接触；发射极金属设置在器件最上面，且与P+发射区和N+发射区的上表面相接触，与栅电极通过隔离介质层相接触；其特征在于：所述N型电荷存储层所用半导体材料为Si，所述N-漂移区采用的半导体材料为Si1-xGex，N型电荷存储层与N-漂移区在其接触界面形成同型异质结。本实施例中P型基区的结深为2.5μm；N+发射区和P+发射区的结深为0.5μm；沟槽栅结构的槽深为6μm；N型电荷存储层的结深为2μm。
本发明原理具体如下：
根据本实施例提供器件结构中N型Si～Si0.4Ge0.6异质结在零偏和外加正偏压2V时N型电荷存储层与N-漂移区的能带分布；通过引入Si～Si1-xGex异质结使得使得N-漂移区靠近发射极一侧的能带弯曲，因此N型电荷存储层与N-漂移区形成的异质结可引入了空穴势垒，增大了空穴在此处的浓度。由此极大地改善了N-漂移区的载流子浓度分布，增强了IGBT的电导调制效应，降低了正向导通压降，改善正向导通压降Vceon与关断损耗Eoff之间的折中特性。
根据本实施例提供器件结构在不同x值Ge组分含量下零偏和正向偏压2V时的N型电荷存储层和N-漂移区的能带分布。N型Si1-xGex材料的Ge组分含量x不同，引入的势垒高度也随之改变。因此基于Si～Si1-xGex异质结电荷存储层的IGBT器件可通过工艺调节x值Ge组分含量进而实现器件性能的调整，从而得到更优的折中特性和可靠性。
实施例2：
本实施例提供一种具有应变Si～Si1-xGex同型异质结电荷存储层的绝缘栅双极型晶体管，本实施例除了在沟槽栅结构底部引入结深为0.5～1μm的P型层之外，其余结构均与实施例1 相同。
本实施例引入与栅电极通过栅介质层连接的P型层，且P型层向两侧横向延伸至异质结 N型电荷存储层下方的N-漂移区中，以此屏蔽了N型电荷存储层中负电荷的影响，改善了沟槽底部电场集中，提高了器件的击穿电压和可靠性。
实施例3：
本实施例提供一种具有应变Si～Si1-xGex同型异质结电荷存储层的绝缘栅双极型晶体管，本实施例除了在沟槽栅结构中引入分裂电极和分裂电极介质层形成分裂沟槽栅结构以外，其余结构均与实施例2相同。
所述分裂沟槽栅结构中的栅电极深度大于P型基区的结深且小于N型电荷存储层的结深；所述分裂电极的深度大于N型电荷存储层的结深；所述分裂电极通过栅介质层与栅电极连接，并通过分裂电极介质层与N型电荷存储层和N-漂移区连接；所述分裂电极介质层的厚度大于栅介质层的厚度；所述分裂电极与发射极金属等电位。
本实施例通过引入分裂电极和厚的分裂电极介质层，并减小栅电极的深度，以此屏蔽了 N型电荷存储层的掺杂浓度对器件耐压的影响，降低了栅极电容，提高了器件的开关速度，降低了开关损耗，同时改善了沟槽底部电场集中，提高了器件的击穿电压和可靠性。
实施例4：
本实施例提供一种具有应变Si～Si1-xGex同型异质结电荷存储层的绝缘栅双极型晶体管，本实施例除了采用平面栅结构之外，其余结构均与实施例1相同。
实施例5：
本实施例以1200V电压等级的具有应变Si～Si1-xGex异质结的CSTBT器件为例进行说明，根据本领域常识可根据实际需求制备不同性能参数的器件。
步骤1：采用N型轻掺杂单晶硅片作为衬底，所选硅片的厚度为300～600um，掺杂浓度为1013～1014个/cm3；然后通过分子束外延(MBE)或者低压化学汽相淀积(LPCVD)或者超高真空化学汽相淀积(UHV/CVD)等技术用以形成轻掺杂N型Si1-xGex漂移区；
步骤2：通过外延工艺生长Si，在轻掺杂N型Si1-xGex漂移区上表面形成N型电荷存储层；
步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P 型杂质并退火制作器件的P型基区，离子注入的能量为60～120keV，注入剂量为1013～1014个 /cm2，退火温度为1100-1150℃，退火时间为10～30分钟；所述P型基区位于N型电荷存储层上表面；
步骤4：在硅片表面淀积厚度为700～1000nm的TEOS保护层，光刻出窗口进行沟槽硅刻蚀，进而在N-漂移区上部刻蚀形成沟槽栅结构的沟槽，所述沟槽的深度大于N型电荷存储层的结深；
步骤5：在1050℃～1150℃的O2气氛下在步骤形成的沟槽内壁形成栅介质层，而后于 750℃～950℃下在所述沟槽内淀积多晶硅，形成栅电极；
步骤6：通过光刻、离子注入N型杂质，离子注入N型杂质的能量为30～60keV，注入剂量为1015～1016个/cm2，制得器件的N+发射区；然后通过光刻、离子注入P型杂质，离子注入P型杂质的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟，制得器件的P+发射区；所述N+发射区一侧通过栅介质层与栅电极连接，另一侧与P+发射区连接；所述N+发射区和P+发射区并排位于P型基区顶部；
步骤7：在器件表面淀积介质层，并采用光刻、刻蚀工艺形成位于多晶硅栅电极和栅介质层上表面的介质层；
步骤8：在器件表面淀积金属，并采用光刻、刻蚀工艺在介质层、N+发射区、P+发射区上表面形成发射极金属；
步骤9：翻转硅片，减薄硅片厚度，在硅片背面注入N型杂质并退火制作器件的N型场阻止层，N型场阻止层的厚度为15～30um，离子注入的能量为1500～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200～1250℃，时间为300～600分钟；在N型场阻止层背面注入P型杂质形成P型集电区，注入能量为40～60keV，注入剂量为1012～1013个/cm2，在 H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；背面淀积金属形成集电极金属。
进一步地，可以通过增加离子注入P型杂质在沟槽底部形成P型层；
进一步地，可以通过增加光刻、刻蚀、氧化和多晶硅淀积工艺形成分裂沟槽栅结构；
进一步地，本发明步骤10中N型场阻止层的制备可在制备器件的正面结构之前进行制备；或可直接选用具有N型场阻止层和N-漂移区的双层外延材料作为工艺起始的硅片材料；
进一步地，本发明工艺步骤10中N型场阻止层的制备可省略；
进一步地，隔离介质层、栅介质层和分裂电极介质层的材料可以采用同种材料也可以采用不同种材料组合。
以上对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。
Claims (10)
1.一种具有同型异质结电荷存储层的绝缘栅双极型晶体管，其元胞结构包括：集电极金属、第二导电类型半导体集电区、第一导电类型半导体漂移区、第一导电类型半导体电荷存储层、第二导电类型半导体基区、第二导电类型半导体发射区、第一导电类型半导体发射区、栅极结构和发射极金属；集电极金属设置在第二导电类型半导体集电区的背面；第一导电类型半导体漂移区设置在第二导电类型半导体集电区的正面；第二导电类型半导体基区设置在第一导电类型半导体漂移区的顶层；第二导电类型半导体发射区以及与第二导电类型半导体发射区两侧相接触的第一导电类型半导体发射区并排设置在第二导电类型半导体基区的顶层；第二导电类型半导体基区与第一导电类型半导体漂移区之间隔着第一导电类型半导体电荷存储层；栅极结构包括栅电极和栅介质层，栅电极通过栅介质层与第一导电类型半导体发射区、第二导电类型半导体基区和第一导电类型半导体电荷存储层相接触；发射极金属设置在器件最上面，且与第二导电类型半导体发射区和第一导电类型半导体发射区的上表面相接触，与栅电极通过隔离介质层相接触；其特征在于：
第一导电类型半导体漂移区所用半导体材料的禁带宽度小于第一导电类型半导体电荷存储层所用半导体材料的禁带宽度，第一导电类型半导体漂移区与第一导电类型半导体电荷存储层在其接触界面形成异质结。
2.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，形成异质结所用半导体材料为Si(1-x)Ge(x)、Si、SiC、GaAs、Ga2O3、金刚石和GaN中任意两种的组合。
3.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，所述第一导电类型半导体电荷存储层所用半导体材料为Si，所述第一导电类型半导体漂移区所用半导体材料为Si(1-x)Ge(x)材料。
4.根据权利要求3所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，所述Si1- xGex材料中随Ge的组分比例x变化，Si1-xGex的禁带宽度不同。
5.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，所述第二导电类型半导体集电区与第一导电类型半导体漂移区之间还设置有第一导电类型半导体场阻止层，形成FS结构。
6.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，所述栅极结构为沟槽栅结构或者平面栅结构。
7.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，当栅极结构为沟槽栅结构，在沟槽栅结构的底部还设置有第二导电类型半导体层，所述第二导电类型半导体层向两侧横向延伸至第一导电类型半导体电荷存储层下方的第一导电类型漂移区。
8.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，当栅极结构为沟槽栅结构，所述沟槽栅结构还设置有位于栅电极下方的分裂电极和分裂电极介质层；栅电极通过栅介质层与分裂电极相接触，所述栅电极的深度大于第二导电类型半导体基区的结深且小于第一导电类型半导体电荷存储层的结深，分裂电极的深度大于第一导电类型半导体电荷存储层的结深，分裂电极通过分裂电极介质层与第一导电类型半导体电荷存储层和第一导电类型半导体漂移区相接触；所述分裂电极与发射极金属等电位。
9.根据权利要求1所述的一种电荷存储型绝缘栅双极型晶体管，其特征在于，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
10.一种具有同型异质结电荷存储层的绝缘栅双极型晶体管的制备方法，其特征在于：包括如下步骤：
步骤1：准备用以形成第一导电类型半导体漂移区的半导体基片；
步骤2：在第一导电类型半导体漂移区的上表面形成第一导电类型半导体电荷存储层，所述第一导电类型半导体电荷存储层所用半导体材料的禁带宽度大于第一导电类型半导体漂移区所用半导体材料的禁带宽度；
步骤3：通过刻蚀沟槽，氧化和淀积工艺，形成沟槽栅结构；
步骤4：在器件表面淀积介质层，并采用光刻、刻蚀工艺，形成位于栅极结构上表面的隔离介质层；
步骤5：光刻，在半导体基片表面生长一层预氧后通过离子注入第二导电类型杂质并退火形成位于第一导电类型半导体电荷存储层上表面的第二导电类型半导体基区；
步骤6：通过光刻、离子注入第一导电类型杂质形成位于第二导电类型半导体基区顶层两侧的第一导电类型半导体发射区；然后通过光刻、离子注入第二导电类型杂质形成与两侧第一导电类型半导体发射区相接触且并排设置的第二导电类型半导体发射区；
步骤7：在器件表面淀积金属，并采用光刻、刻蚀工艺，形成位于隔离介质层、第一导电类型半导体发射区和第二导电类型半导体发射区上表面的发射极金属；
步骤8：翻转硅片，减薄硅片厚度，在硅片背面注入第二导电类型杂质并退火形成第二导电类型半导体集电区；
步骤9：在背面淀积金属，形成集电极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810996515.XA CN109346509B (zh) | 2018-08-29 | 2018-08-29 | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810996515.XA CN109346509B (zh) | 2018-08-29 | 2018-08-29 | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109346509A true CN109346509A (zh) | 2019-02-15 |
| CN109346509B CN109346509B (zh) | 2020-06-16 |
Family
ID=65291930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810996515.XA Active CN109346509B (zh) | 2018-08-29 | 2018-08-29 | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346509B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459596A (zh) * | 2019-08-29 | 2019-11-15 | 电子科技大学 | 一种横向绝缘栅双极晶体管及其制备方法 |
| CN116895699A (zh) * | 2023-09-08 | 2023-10-17 | 成都蓉矽半导体有限公司 | 一种具有异质结的共源共栅沟槽mosfet及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100301335A1 (en) * | 2009-06-02 | 2010-12-02 | Sei-Hyung Ryu | High Voltage Insulated Gate Bipolar Transistors with Minority Carrier Diverter |
| CN103681866A (zh) * | 2012-09-04 | 2014-03-26 | 英飞凌科技奥地利有限公司 | 场效应半导体器件及其制造方法 |
| US20150108500A1 (en) * | 2013-10-18 | 2015-04-23 | Infineon Technologies Austria Ag | Semiconductor Device and Method of Manufacturing the Same |
| CN106373995A (zh) * | 2015-07-20 | 2017-02-01 | 英飞凌科技股份有限公司 | 具有减小的带隙区的半导体器件 |
| CN107275381A (zh) * | 2017-06-14 | 2017-10-20 | 四川大学 | 一种双重载流子存储增强的igbt |
| CN108321196A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
-
2018
- 2018-08-29 CN CN201810996515.XA patent/CN109346509B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100301335A1 (en) * | 2009-06-02 | 2010-12-02 | Sei-Hyung Ryu | High Voltage Insulated Gate Bipolar Transistors with Minority Carrier Diverter |
| CN103681866A (zh) * | 2012-09-04 | 2014-03-26 | 英飞凌科技奥地利有限公司 | 场效应半导体器件及其制造方法 |
| US20150108500A1 (en) * | 2013-10-18 | 2015-04-23 | Infineon Technologies Austria Ag | Semiconductor Device and Method of Manufacturing the Same |
| CN106373995A (zh) * | 2015-07-20 | 2017-02-01 | 英飞凌科技股份有限公司 | 具有减小的带隙区的半导体器件 |
| CN107275381A (zh) * | 2017-06-14 | 2017-10-20 | 四川大学 | 一种双重载流子存储增强的igbt |
| CN108321196A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459596A (zh) * | 2019-08-29 | 2019-11-15 | 电子科技大学 | 一种横向绝缘栅双极晶体管及其制备方法 |
| CN110459596B (zh) * | 2019-08-29 | 2023-02-07 | 电子科技大学 | 一种横向绝缘栅双极晶体管及其制备方法 |
| CN116895699A (zh) * | 2023-09-08 | 2023-10-17 | 成都蓉矽半导体有限公司 | 一种具有异质结的共源共栅沟槽mosfet及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109346509B (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN107170815B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN107623027A (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109192771A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN109166916A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN107068744B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN104347689A (zh) | 双沟槽-栅极绝缘栅双极晶体管结构 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| CN116072546A (zh) | 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法 | |
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| CN102820323B (zh) | 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN107768435A (zh) | 一种双向igbt及其制造方法 | |
| CN109346509A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |