CN110190128A - 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 - Google Patents
一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN110190128A CN110190128A CN201910459164.3A CN201910459164A CN110190128A CN 110190128 A CN110190128 A CN 110190128A CN 201910459164 A CN201910459164 A CN 201910459164A CN 110190128 A CN110190128 A CN 110190128A
- Authority
- CN
- China
- Prior art keywords
- layer
- base area
- source region
- silicon carbide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 44
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 238000003475 lamination Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 8
- 238000004220 aggregation Methods 0.000 abstract description 3
- 230000002776 aggregation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法，该MOSFET器件包括：外延层；基区，位于所述外延层的两侧；漂移层，位于所述外延层和所述基区的下表面；衬底层，位于所述漂移层下表面；漏极，位于所述衬底层下表面；第一源区，位于所述基区的预设区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面；栅介质层，位于所述外延层的上表面，且与所述基区连接；多晶硅层，位于所述栅介质层内表面；栅极，位于所述多晶硅层的上表面。本发明的这种MOSFET器件，通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角的电场聚集，提高了器件的击穿电压。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，功率MOSFET器件已被广泛应用，它具有栅极驱动简单，开关时间短等特点。
在传统的槽栅结构MOSFET中，栅介质层拐角处电场集中导致栅介质层击穿，使得器件在低于额定击穿电压下发生击穿，严重影响到器件的正向阻断特性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种碳化硅双侧深L形基区结构的MOSFET器件，包括：
外延层；
基区，位于所述外延层的两侧；
漂移层，位于所述外延层和所述基区的下表面；
衬底层，位于所述漂移层下表面；
漏极，位于所述衬底层下表面；
第一源区，位于所述基区的预设区域的上表面；
第二源区，位于所述基区的其余区域的上表面；
源极，位于所述第一源区和所述第二源区的上表面；
栅介质层，位于所述外延层的上表面，且与所述基区连接；
多晶硅层，位于所述栅介质层内表面；
栅极，位于所述多晶硅层的上表面。
在本发明的一个实施例中，所述衬底层为N型掺杂的SiC衬底。
在本发明的一个实施例中，所述衬底层的厚度为2～5μm。
在本发明的一个实施例中，所述基区为截面为L形的P型基区。
在本发明的一个实施例中，所述基区的掺杂元素均为B元素或者Al元素。
在本发明的一个实施例中，所述B元素或者所述Al元素的掺杂浓度均为1×1017～3×1017/cm3。
在本发明的一个实施例中，所述第一源区的掺杂元素为B元素或者Al元素。
在本发明的一个实施例中，所述第二源区的掺杂元素为P元素或者N元素。
在本发明的一个实施例中，所述源极和所述漏极的材料均为Ni/Ti/Ni/Ag叠层金属材料；所述栅极的材料为Al。
本发明的另一个实施例提出了一种碳化硅双侧深L形基区结构的MOSFET器件的制备方法，包括：
在衬底层的上表面生长漂移层；
在所述漂移层的上表面生长基区；
在所述基区的预设区域生长第一源区；
在所述基区的其余区域生长第二源区；
刻蚀所述第二源区，直到所述漂移层的上表面，形成截面为T形的沟槽；
在所述沟槽的预设区域内生长外延层；
在所述沟槽其余区域的内表面氧化形成栅介质层；
在所述栅介质层内生长多晶硅层；
在所述多晶硅层的上表面制备形成栅极；在所述第一源区和所述第二源区的上表面制备形成源极；在所述衬底层的下表面制备形成漏极。
与现有技术相比，本发明的有益效果：
1、本发明通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角电场聚集，提高了器件的击穿电压；
2、本发明通过P型基区的结构，减小了栅漏之间的电容耦合，减小了器件开关过程中的米勒平台，增大了器件的开关速度，减小了能量损耗，降低了器件的高频工作下的散热要求；
3、本发明通过深L形基区低掺杂浓度，且包含电流扩散层，使得深L形基区两侧的沟道均可以正常导电，并且通过深L形基区底部电场屏蔽作用提高器件的击穿电压。
附图说明
图1为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的截面结构示意图；
图2为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的制备方法的流程示意图；
图3为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的漂移层的截面结构示意图；
图4为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的基区的截面结构示意图；
图5为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的第一源区和第二源区的截面结构示意图；
图6为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的沟槽的截面结构示意图；
图7为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的外延层的截面结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
需要说明的是，本实施例中提到的“上”“下”“左”“右”为该MOSFET器件结构处于图示状态时的位置关系，“长”为该MOSFET器件结构处于图示状态时的横向尺寸，“厚”为该MOSFET器件结构处于图示状态时的纵向尺寸。
实施例一
请参见图1，图1为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的截面结构示意图。
一种碳化硅双侧深L形基区结构的MOSFET器件，包括：
外延层101；
基区102，位于外延层101的两侧；该基区102的下表面和外延层101的下表面位于同一水平方向，其厚度为外延层101的厚度与导电沟道的厚度之和。
漂移层103，位于外延层101和基区102的下表面；
衬底层104，位于漂移层103下表面；
漏极105，位于衬底层104下表面；
第一源区106，位于基区102的预设区域的上表面；
第二源区107，位于基区102的其余区域的上表面；
源极108，位于第一源区106和第二源区107的上表面；
栅介质层109，位于外延层101的上表面，且与基区102连接；
多晶硅层110，位于栅介质层109内表面；
栅极111，位于多晶硅层110的上表面。
进一步地，该衬底层104为N型掺杂的SiC衬底，该衬底层104的掺杂元素为P元素或者N元素，P元素或者N元素的掺杂浓度均为5×1018～1×1020/cm3，高掺杂的衬底层104可以减少器件的导通电阻，从而改善器件的性能。
在一个具体实施例中，衬底层104的厚度为2～5μm。
进一步地，漂移层103为N型SiC漂移层103，掺杂元素为P元素或者N元素，N型漂移层103掺杂P元素或者N元素的掺杂浓度均为1×1015～1×1016/cm3。该漂移层103主要是为了反向截至工作下承担漏极105电压，防止器件被击穿。
在一个具体实施例中，该漂移层103的厚度为8～10μm。合适的厚度可以增大器件的导通电阻和击穿电压，使得器件的耐压性能增强。
进一步地，外延层101为N型SiC外延层101，掺杂元素为P元素或者N元素，N型外延层101掺杂P元素或者N元素的掺杂浓度均为5×1016～1×1017/cm3。该N型外延层101主要用于改善器件的导通特性，降低导通电阻，较低浓度的掺杂会改善器件的栅漏电容增大，器件开关特性特化的问题。
需要说明的是，槽栅指的是栅介质层109和栅极111形成的结构。
进一步地，基区102为截面为L形的P型SiC基区102，该P型基区102的掺杂元素为B元素或者Al元素。
在一个具体实施例中，P型基区102掺杂B元素或者Al元素的掺杂浓度为1×1017～3×1017/cm3，该P型基区102的最长长度比第一源区长度和第二源区长度之和多0.5～1μm，将两个P型基区延伸至槽栅结构的底部，在不增加额外连线的情况下，在槽栅底部增加N型外延层101，利用两个下延的P型基区102与N型漂移层103形成PN结耗尽区，改变槽栅底部的电场分布，隔离漏极105与源极108，并在栅极111开启时形成导电沟道，使得基区102可以正常导电，且这种P型基区102的设计，在不增大器件元胞面积的情况下，降低了槽栅拐角电场聚集，保护了槽栅拐角，提高了器件的击穿电压，并且减小了漏极105和栅极111之间的电容耦合，减小了器件开关过程中的米勒平台，增大了器件的开关速度，减小了能量损耗，降低了器件的高频工作下的散热要求，与此同时，T型外延层101在此充当电流扩散层，削弱了两个P型基区102与N型漂移层103的JFET效应，减小了P型基区102对MOSFET器件导通电阻的影响。
进一步地，第一源区106为P+型源区，该P+型源区的材料为SiC，该P+型源区的掺杂元素为B元素或者Al元素，掺杂浓度为1×1019～1×1020/cm3。
在一个具体实施例中，该第一源区106的长度为0.25～1μm，厚度为0.25～1μm，该第一源区106用于将P型基区102连接至源极108。
进一步地，第二源区107为N+型源区，该N+型源区的材料为SiC，该N+型源区的掺杂元素为P元素或者N元素，掺杂浓度为1×1019～1×1020/cm3。
在一个具体实施例中，该第二源区107的长度为0.25～1μm，厚度为0.25～1μm。该第二源区107用于收集电流并传导至源极108。
进一步地，栅介质层109的截面为U形，该栅介质层109的材料为SiO2，其厚度为0.05～0.06μm，该栅介质层109用于形成导电沟道。
进一步地，在栅介质层109的U型区域的内表面制备多晶硅层110，该多晶硅层110充满整个U形栅介质层109的U形区域，该多晶硅为P型掺杂，掺杂元素为B元素，掺杂浓度为1×1019～1×1020/cm3。
进一步地，源极108和漏极105的材料均为Ni/Ti/Ni/Ag叠层金属材料；栅极111的材料为Al，用于形成欧姆接触。
请参见图2，图2为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的制备方法的流程示意图；本发明的另一个实施例还提出了一种碳化硅双侧深L形基区结构的MOSFET器件的制备方法，包括以下步骤：
步骤1：选取SiC衬底层104，在衬底层104的上表面生长漂移层103。
请参见图3，图3为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的漂移层的截面结构示意图；利用外延生长工艺，在衬底层104的上表面外延生长N-型漂移层103，该漂移层103的厚度为8～10μm，掺杂元素为P元素或者N元素，N-型漂移层103掺杂P元素或者N元素的掺杂浓度均为1×1015～1×1016/cm3。
步骤2：在漂移层103的上表面生长基区102。
请参见图4，图4为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的基区的截面结构示意图；利用外延生长工艺，在漂移层103的上表面外延生长P型基区102，该P型基区102的厚度为1.5～3μm，掺杂元素为B元素或者Al元素，掺杂浓度为1×1017～3×1017/cm3。
步骤3：在基区102的预设区域生长第一源区106。
请参见图5，图5为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的第一源区和第二源区的截面结构示意图；利用外延生长工艺或者离子注入工艺，在P型基区102的预设区域生长P+型源区106，该P+型源区的掺杂元素为B元素或者Al元素，掺杂浓度为1×1019～1×1020/cm3。
步骤4：在基区102的其余区域生长第二源区107。
利用外延生长工艺或者离子注入工艺，在P型基区102的其余区域生长N+型源区107，该N+型源区的掺杂元素为P元素或者N元素，掺杂浓度为1×1019～1×1020/cm3。
步骤5：刻蚀第二源区107，直到漂移层103的上表面，形成截面为T形的沟槽。
请参见图6，图6为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的沟槽的截面结构示意图；向下刻蚀第二源区107，一直刻蚀到漂移层103的上表面，并将沟槽底部的长度变窄，使沟槽的截面为T形，因此，位于沟槽左右两侧的基区102的形状就变成了L形；其中，沟槽长度较长区域的长度为1～4μm，深度为1～3μm；沟槽长度较短区域的长度为0.5～2μm，深度为0.5～1μm。
步骤6：在沟槽的预设区域内生长外延层101。
请参见图7，图7为本发明实施例提供的一种碳化硅双侧深L形基区结构的MOSFET器件的外延层的截面结构示意图；利用外延生长工艺，在沟槽的预设区域内生长N型外延层101，该N型外延层101的掺杂元素为P元素或者N元素，N型外延层101掺杂P元素或者N元素的掺杂浓度均为5×1016～1×1017/cm3。
需要说明的是，该外延层101的截面为T型，与P型基区102的下表面位于同一水平方向，且外延层101的厚度为0.5～1.5μm。
步骤7：在沟槽其余区域的内表面氧化形成栅介质层109。
利用干氧氧化和湿氧氧化工艺，通过对沟槽其余区域四周的SiC进行氧化，形成一层厚度为0.05～0.06μm的SiO2栅介质层109，该栅介质层109的截面为U形。
步骤8：在栅介质层109内生长多晶硅层110。
在栅介质层109的U形区域内淀积形成B元素掺杂的P型多晶硅层110，B元素的掺杂浓度为1×1019～1×1020/cm3。
步骤9：在多晶硅层110的上表面制备形成栅极111；在第一源区106和第二源区107的上表面制备形成源极108；在衬底层104的下表面制备形成漏极105。
分别在多晶硅层110的上表面淀积厚度为1～5μm的Al，形成栅极111；在第一源区106和第二源区107的上表面先淀积一层厚度为100～500nm的Ni金属，在Ni金属的上表面淀积厚度为2～5μm的Ti/Ni/Ag叠层金属，形成源极108；在衬底层104的下表面先淀积一层厚度为100～500nm的Ni金属，在Ni金属的下表面淀积厚度为2～5μm的Ti/Ni/Ag叠层金属，形成漏极105。
本发明实施例通过这种方法制备的MOSFET器件，通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角电场聚集，提高了器件的击穿电压。
此外，本发明实施例通过两个深L形的P型基区耦合，起到了保护槽栅拐角的作用，并且与传统的槽栅MOSFET结构相比，没有增加额外的面积，提高了器件的可靠性，并且降低了器件设计的复杂性和设计成本。
此外，本发明实施例通过P型基区这种结构，减小了栅漏之间的电容耦合，减小了器件开关过程中的米勒平台，增大了器件的开关速度，减小了能量损耗，降低了器件的高频工作下的散热要求。
此外，本发明实施例通过深L形基区低掺杂浓度，且包含电流扩散层(N型外延层)，使得深L形基区两侧的沟道均可以正常导电，并且通过深L形基区底部电场屏蔽作用提高器件的击穿电压。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，包括：
外延层；
基区，位于所述外延层的两侧；
漂移层，位于所述外延层和所述基区的下表面；
衬底层，位于所述漂移层下表面；
漏极，位于所述衬底层下表面；
第一源区，位于所述基区的预设区域的上表面；
第二源区，位于所述基区的其余区域的上表面；
源极，位于所述第一源区和所述第二源区的上表面；
栅介质层，位于所述外延层的上表面，且与所述基区连接；
多晶硅层，位于所述栅介质层内表面；
栅极，位于所述多晶硅层的上表面。
2.根据权利要求1所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述衬底层为N型掺杂的SiC衬底。
3.根据权利要求2所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述衬底层的厚度为2～5μm。
4.根据权利要求1所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述基区为截面为L形的P型基区。
5.根据权利要求4所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述基区的掺杂元素为B元素或Al元素。
6.根据权利要求5所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述B元素或者所述Al元素的掺杂浓度均为1×1017～3×1017/cm3。
7.根据权利要求1所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述第一源区的掺杂元素为B元素或Al元素。
8.根据权利要求1所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述第二源区的掺杂元素为P元素或N元素。
9.根据权利要求1所述的碳化硅双侧深L形基区结构的MOSFET器件，其特征在于，所述源极和所述漏极的材料均为Ni/Ti/Ni/Ag叠层金属材料；所述栅极的材料为Al。
10.一种碳化硅双侧深L形基区结构的MOSFET器件的制备方法，其特征在于，包括：
在衬底层的上表面生长漂移层；
在所述漂移层的上表面生长基区；
在所述基区的预设区域生长第一源区；
在所述基区的其余区域生长第二源区；
刻蚀所述第二源区，直到所述漂移层的上表面，形成截面为T形的沟槽；
在所述沟槽的预设区域内生长外延层；
在所述沟槽其余区域的内表面氧化形成栅介质层；
在所述栅介质层内生长多晶硅层；
在所述多晶硅层的上表面制备形成栅极；在所述第一源区和所述第二源区的上表面制备形成源极；在所述衬底层的下表面制备形成漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459164.3A CN110190128B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459164.3A CN110190128B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110190128A true CN110190128A (zh) | 2019-08-30 |
| CN110190128B CN110190128B (zh) | 2024-03-19 |
Family
ID=67718721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910459164.3A Active CN110190128B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190128B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086507A (zh) * | 2020-10-22 | 2020-12-15 | 电子科技大学 | 一种SiC MOSFET器件元胞及其制造方法 |
| CN114023810A (zh) * | 2022-01-05 | 2022-02-08 | 北京昕感科技有限责任公司 | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 |
| CN117393585A (zh) * | 2023-12-07 | 2024-01-12 | 深圳市冠禹半导体有限公司 | 一种高驱动能力的mosfet器件及其驱动电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541417A (zh) * | 2001-08-10 | 2004-10-27 | 西利康尼克斯股份有限公司 | 具有有源沟槽角落和厚底部氧化物的沟槽型mis器件及其制造方法 |
| CN103928524A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 |
| WO2018056357A1 (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN209804661U (zh) * | 2019-05-29 | 2019-12-17 | 西安电子科技大学芜湖研究院 | 一种碳化硅双侧深l形基区结构的mosfet器件 |
-
2019
- 2019-05-29 CN CN201910459164.3A patent/CN110190128B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541417A (zh) * | 2001-08-10 | 2004-10-27 | 西利康尼克斯股份有限公司 | 具有有源沟槽角落和厚底部氧化物的沟槽型mis器件及其制造方法 |
| CN103928524A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 |
| WO2018056357A1 (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN209804661U (zh) * | 2019-05-29 | 2019-12-17 | 西安电子科技大学芜湖研究院 | 一种碳化硅双侧深l形基区结构的mosfet器件 |
Non-Patent Citations (1)
| Title |
|---|
| KAI TIAN ET AL: ""Novel designs of 4H-SiC trench gate metal-oxide-semiconductor field effect transistors (UMOSFETs) with low on-resistance"", 《IEEE》, 5 January 2017 (2017-01-05), pages 35 - 37 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086507A (zh) * | 2020-10-22 | 2020-12-15 | 电子科技大学 | 一种SiC MOSFET器件元胞及其制造方法 |
| CN114023810A (zh) * | 2022-01-05 | 2022-02-08 | 北京昕感科技有限责任公司 | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 |
| CN114023810B (zh) * | 2022-01-05 | 2022-04-08 | 北京昕感科技有限责任公司 | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 |
| CN117393585A (zh) * | 2023-12-07 | 2024-01-12 | 深圳市冠禹半导体有限公司 | 一种高驱动能力的mosfet器件及其驱动电路 |
| CN117393585B (zh) * | 2023-12-07 | 2024-04-05 | 深圳市冠禹半导体有限公司 | 一种高驱动能力的mosfet器件及其驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110190128B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| TW201427001A (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN110277439A (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN107785438A (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN107437566B (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN115188814A (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN110190127A (zh) | 一种具有l型掩蔽层结构的碳化硅mosfet器件 | |
| CN108231898A (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN114613861B (zh) | 沟槽型SiC JFET器件及其制备方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| CN109346509A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN115148826A (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN108598159A (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |