CN117393585A - 一种高驱动能力的mosfet器件及其驱动电路 - Google Patents

一种高驱动能力的mosfet器件及其驱动电路 Download PDF

Info

Publication number
CN117393585A
CN117393585A CN202311666627.6A CN202311666627A CN117393585A CN 117393585 A CN117393585 A CN 117393585A CN 202311666627 A CN202311666627 A CN 202311666627A CN 117393585 A CN117393585 A CN 117393585A
Authority
CN
China
Prior art keywords
voltage
mosfet
module
resistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311666627.6A
Other languages
English (en)
Other versions
CN117393585B (zh
Inventor
李伟
高苗苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guanyu Semiconductor Co ltd
Original Assignee
Shenzhen Guanyu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guanyu Semiconductor Co ltd filed Critical Shenzhen Guanyu Semiconductor Co ltd
Priority to CN202311666627.6A priority Critical patent/CN117393585B/zh
Publication of CN117393585A publication Critical patent/CN117393585A/zh
Application granted granted Critical
Publication of CN117393585B publication Critical patent/CN117393585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高驱动能力的MOSFET器件，包括：源极、栅极、P型沟道、P屏蔽层、P型基区、P型半导体区域、N型半导体区域、导电衬底层、N型漂移层和漏极；源极与P型基区电气连接，P型基区通过P型半导体区域、N型半导体区域形成PN结构；栅极位于器件顶部，通过绝缘氧化物层与P型沟道隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层位于P型沟道下方，电气连接于P型沟道，以增强器件的场效应控制能力；N型漂移层位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。通过P+屏蔽层电位可调的MOSFET器件，P+屏蔽层电位的自动调整，既能显著降低氧化层电场又能够保证较低的导通电阻。

Description

一种高驱动能力的MOSFET器件及其驱动电路
技术领域
本发明涉及电力电子技术领域，尤其涉及一种高驱动能力的MOSFET器件及其驱动电路。
背景技术
MOSFET 作为单极型功率器件，与同等电压量级双极型功率器件相比具有更高的开关速度和更低的开关损耗，这使得MOSFET 可以在更高的工作频率下保持更高的效率。随着 SiC 材料质量和制备工艺技术的不断完善，MOSFET 产品从 2010 年进入市场以来，已在光伏逆变，铁路牵引逆变器，不间断电源端，电动汽车等场景中使用。
MOSFET 在应用中常需要使用 PN 结体二极管进行续流，但体二极管在双极导通时会产生 SiC 双极退化效应，降低了器件的可靠性；同时，由于 SiC 禁带较宽的特点，器件体二极管的开启电压较高，因此器件的续流损耗较高；另一方面，由于 SiC 高的临界击穿电场和高的介电常数， MOSFET 栅氧化层在阻断状态面临着电场过高的问题，该问题在槽栅 SiC MOSFET中尤为严重。
因此，急需一种高驱动能力的MOSFET器件及其驱动电路。
发明内容
本发明提供了一种高驱动能力的MOSFET器件及其驱动电路，以解决现有技术中存在的上述问题。
为了达到上述目的，本发明提供如下技术方案：
一种高驱动能力的MOSFET器件，包括：源极、栅极、P型沟道、P屏蔽层、P型基区、P型半导体区域、N型半导体区域、导电衬底层、N型漂移层和漏极；
源极与P型基区电气连接，P型基区通过P型半导体区域、N型半导体区域形成PN结构；栅极位于器件顶部，通过绝缘氧化物层与P型沟道隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层位于P型沟道下方，电气连接于P型沟道，以增强器件的场效应控制能力；N型漂移层位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。
其中，包括：在P型沟道下方引入P屏蔽层，通过P型沟道将P屏蔽层与P源极相连，以形成场效应结构，该场效应结构与两侧的增强型导电通道共同作用，实现对电流的控制。
其中，当器件工作在导通状态时，栅极接正压，促使增强型导电通道反型导通，同时场效应结构的沟道夹断，此时，P屏蔽层电位由栅极控制而抬高，P屏蔽层电位的抬高使漂移区中的耗尽层回缩，增大正向电流的导通面积，提高器件的导通能力。
其中，器件导通状态下，P屏蔽层通过栅电容与栅极连接，通过 PN 结耗尽电容以及体二极管 D1与漏极连接，通过势垒二极管以及体二极管 D1串联沟道电阻与源极连接；
当栅极电压Vg小于场效应晶体管的夹断电压Vt时，场效应晶体管处于导通状态，此时 P屏蔽层与源极共地，当栅极电压Vg大于夹断电压Vt时，场效应晶体管夹断，P屏蔽层处于浮空状态，继续增加的栅极电压将通过栅电容控制 栅极电压Vg增加，当增加至二极管D1的开启电压时，栅极电压Vg被二极管开启电压钳位。
其中，包括：当器件工作在阻断状态时，栅极接负压或与源极共电位，场效应晶体管沟道保持导通状态，此时 P屏蔽层与源极共电位，器件通过 P屏蔽层与漂移区形成的体二极管D1承担阻断电压的功能，通过 P型基区与漂移区形成的体二极管D2辅助承担电压。
其中，一种高驱动能力的MOSFET驱动电路，包括：驱动芯片、MOSFET器件、上拉栅极电阻RSRC、下拉栅极电阻RSNK、电阻R、二极管D和功率电阻RPOWER；
驱动芯片与电阻R、上拉栅极电阻RSRC、下拉栅极电阻RSNK连接，电阻R与二极管D的阳极相连接，二极管D的阴极与功率电阻RPOWER相连接，二极管D的阴极还与MOSFET器件的接漏极相连接，上拉栅极电阻RSRC与下拉栅极电阻RSNK并联，并联的交点与MOSFET器件的栅极相连接。
其中，驱动芯片包括：脉冲宽度调制模块PWM、电源端V5V、低电压检测模块UVSET、信号接地模块SG ND、功率接地模块PG ND、使能信号模块XEN、沉降模块OUTSNK、源升模块OUTSRC和过电流保护模块DESAT；
脉冲宽度调制模块PWM，用于控制MOSFET的通断状态，以调整电路的输出功率；
电源端V5V连接电容CV5V，用于给驱动电路提供电源端电压；
低电压检测模块UVSET连接低电压检测模块的电容Cuv，用于稳定低电压检测模块电路，低电压检测模块UVSET还连接低电压检测模块的电阻Ruv，用于设置低电压检测模块的阈值；
信号接地模块SG ND用于输入信号的地连接，功率接地模块PG ND用于输出功率的地连接；
使能信号模块XEN，用于控制驱动电路的启用或禁用；
沉降模块OUTSNK，与下拉栅极电阻RSNK相连接，用于控制MOSFET的导通；
源升模块OUTSRC，与上拉栅极电阻RSRC相连接，用于控制MOSFET的截止；
过电流保护模块DESAT，与电阻R相连接，用于检测MOSFET的饱和状态，以防止过电流。
其中，驱动芯片的电源端电压 VDD 所加电压为 20V， MOSFET 漏端最高电压为1200V，同时驱动芯片外加上拉栅极电阻RSRC =3Ω，下拉栅极电阻 RSNK=lΩ，脉冲宽度调制模块PWM信号为500kHz；MOSFET 的耐压 1200V，导通电阻 RON=75mΩ。
其中，通过添加外部栅极电阻抑制栅极振铃，添加外部栅极电阻后在开启瞬态时功率管栅极峰值充电电流为 1.52A，驱动芯片传输延时为 17.12ns，即从脉冲宽度调制模块PWM 信号反转到功率管栅极开始抬升的延时。
其中，驱动电路运行过程中，在瞬态增强输入信号的上升沿和下降沿分别产生长度约为 100ns 的瞬态增强时间，在该瞬态增强时间的时间端内开关管开启，产生瞬态增强电流，以加强相关模块瞬态特性直到功率管开关完成。
与现有技术相比，本发明具有以下优点：
一种高驱动能力的MOSFET器件，包括：源极、栅极、P型沟道、P屏蔽层、P型基区、P型半导体区域、N型半导体区域、导电衬底层、N型漂移层和漏极；源极与P型基区电气连接，P型基区通过P型半导体区域、N型半导体区域形成PN结构；栅极位于器件顶部，通过绝缘氧化物层与P型沟道隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层位于P型沟道下方，电气连接于P型沟道，以增强器件的场效应控制能力；N型漂移层位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。通过P+屏蔽层电位可调的MOSFET器件，P+屏蔽层电位的自动调整，既能显著降低氧化层电场又能够保证较低的导通电阻。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种高驱动能力的MOSFET器件的结构图；
图2为本发明实施例中一种高驱动能力的MOSFET驱动电路示意图；
图3为本发明实施例中驱动芯片结构图。
实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供了一种高驱动能力的MOSFET器件，包括：源极、栅极、P型沟道、P屏蔽层、P型基区、P型半导体区域、N型半导体区域、导电衬底层、N型漂移层和漏极；
源极与P型基区电气连接，P型基区通过P型半导体区域、N型半导体区域形成PN结构；栅极位于器件顶部，通过绝缘氧化物层与P型沟道隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层位于P型沟道下方，电气连接于P型沟道，以增强器件的场效应控制能力；N型漂移层位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。
上述技术方案的工作原理为：源极（Source）与P型基区（P-base）电气连接，导电衬底层（CSL）位于P型基区（P-base）下方，P型基区（P-base）通过P型半导体区域（P+）、N型半导体区域（N+）形成PN结构；栅极（Gate）位于器件顶部，通过绝缘氧化物层与P型沟道（Pch）隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层（P+shield）位于P型沟道下方，电气连接于P型沟道（Pch），以增强器件的场效应控制能力；N型漂移层（N-drift layer）位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。通过P+屏蔽层电位可调的MOSFET器件，P+屏蔽层电位的自动调整，既能显著降低氧化层电场又能够保证较低的导通电阻。
上述技术方案的有益效果为：通过P+屏蔽层电位可调的MOSFET器件，P+屏蔽层电位的自动调整，既能显著降低氧化层电场又能够保证较低的导通电阻。
在另一实施例中，包括：在P型沟道下方引入P屏蔽层，通过P型沟道将P屏蔽层与P源极相连，以形成场效应结构，该场效应结构与两侧的增强型导电通道共同作用，实现对电流的控制。
上述技术方案的工作原理为：在基本的MOSFET结构中，通常是N型沟道，在这种情况下，引入P型沟道意味着在N型沟道下方加入了P型材料。P屏蔽层连接到P源极，形成了P型沟道的一部分，这样，P型沟道实际上包括了P源极和P屏蔽层，这可以看作是在N型沟道的底部引入了P型区域；在MOSFET的基本结构中，通过在栅极上加电压，形成一个N型或P型的导电通道，从而控制源极和漏极之间的电流，在这种情况下，P型沟道和P屏蔽层形成了P型的导电通道；通过在栅极上施加电压，可以控制P型沟道和P屏蔽层的导电性质，当栅极电压增加时，形成的P型导电通道的导电性增加，从而允许电流在源极和漏极之间流动，通过调整栅极电压，可以精确地控制电流的大小；
其中，通过在P型沟道下方设置P屏蔽层，并将该P屏蔽层与P型沟道紧密结合，进一步将P屏蔽层与P源极连接，以构建一种改良的场效应结构；该结构中，P屏蔽层的引入旨在增强P型沟道的控制能力，使得电子在P型沟道与P源极之间的流动受到更为精确的调控；通过该改进的场效应结构，可实现更高效率的电流管理与改善电子器件的整体性能，特别是在高频操作或低功耗应用中表现出色；利用P屏蔽层对P型沟道进行优化，进而提升器件的电流导通特性，同时降低功耗，增强场效应晶体管的整体性能与稳定性。
上述技术方案的有益效果为：通过在P型沟道下引入P屏蔽层，可以更精确地控制电流，这样的设计提供了额外的控制手段，使得设备能够更灵活地适应各种电流需求；引入P屏蔽层可能有助于改善MOSFET的性能，例如提高开关速度、减小导通电阻等；这样的结构可能有助于降低漏电流，提高器件的效率。
在另一实施例中，当器件工作在导通状态时，栅极接正压，促使增强型导电通道反型导通，同时场效应结构的沟道夹断，此时，P屏蔽层电位由栅极控制而抬高，P屏蔽层电位的抬高使漂移区中的耗尽层回缩，增大正向电流的导通面积，提高器件的导通能力。
上述技术方案的工作原理为：当器件处于导通状态时，栅极被施加正压，导致增强型导电通道反型导通，这使得电流能够从源极流向漏极，实现了MOSFET的导通；在导通状态下，P屏蔽层的电位由栅极控制而抬高，这意味着P屏蔽层的电位发生变化，可能是由于栅极电压的调节；P屏蔽层电位的提高导致漂移区中的耗尽层（depletion layer）的回缩，耗尽层是在两种不同类型半导体材料之间形成的区域，其中电荷被排除，形成一个电场。通过回缩耗尽层，可以改变导电通道的特性；通过回缩耗尽层，正向电流的导通面积增大。这样做有助于提高器件的导通能力，使其能够处理更大的电流。
其中，反型导通是指在MOSFET器件中，通过施加一个外部电压，使得半导体表面的载流子类型与体材料的本征载流子类型相反的现象；反型导通是MOSFET等场效应晶体管工作的基础，它允许这些器件作为开关使用，在数字电路中尤其重要，通过控制栅极电压，可以控制晶体管的导通和截止，从而控制电流流动；
上述技术方案的有益效果为：引入P屏蔽层，通过调整栅极电压，可以更精确地控制电流，这有助于适应各种电流需求，提供更灵活的电流控制手段； P屏蔽层的引入可能有助于改善MOSFET的性能，包括提高开关速度、减小导通电阻等；通过漂移区中耗尽层的回缩，增大了正向电流的导通面积，从而提高了器件的导通能力；通过降低耗尽层的影响，可能降低了器件在导通状态下的功耗，有助于提高整体效率。
在另一实施例中，器件导通状态下，P屏蔽层通过栅电容与栅极连接，通过 PN 结耗尽电容以及体二极管 D1与漏极连接，通过势垒二极管以及体二极管 D1串联沟道电阻与源极连接；
当栅极电压Vg小于场效应晶体管的夹断电压Vt时，场效应晶体管处于导通状态，此时 P屏蔽层与源极共地，当栅极电压Vg大于夹断电压Vt时，场效应晶体管夹断，P屏蔽层处于浮空状态，继续增加的栅极电压将通过栅电容控制 栅极电压Vg增加，当增加至二极管D1的开启电压时，栅极电压Vg被二极管开启电压钳位。
上述技术方案的工作原理为：当栅极电压大于 MOSFET 的夹断电压Vt时，MOSFET处于导通状态，在这种状态下，P屏蔽层与源极共地（接地）；P屏蔽层通过栅电容与栅极连接，此连接在MOSFET的工作中起到重要作用；当MOSFET夹断时，P屏蔽层通过PN结耗尽电容以及体二极管 (D1) 与漏极连接，此时，串联的二极管和耗尽电容的连接使得电荷在这些结构中变化，并且可以影响MOSFET的工作状态；当栅极电压继续增加，当达到二极管 (D1)的开启电压时，二极管 (D1) 开始导通。这将导致栅极电压被二极管的开启电压钳位（clamp），即栅极电压不再继续上升，因为二极管 (D1) 成为了电压的钳位点。
上述技术方案的有益效果为：通过栅电容控制栅极电压的增加，可以实现对栅极电压的精确控制；二极管 (D1) 的开启电压钳位效应有助于防止栅极电压超过安全范围，防止过电压损坏设备或电路；描述的条件和连接方式可实现在特定电压条件下的状态转换，从导通到夹断状态的切换；PN结耗尽电容和体二极管 (D1) 在状态变化时影响了电荷的分布，这可能有助于控制电流、提高器件的响应速度以及优化器件性能。
在另一实施例中，包括：当器件工作在阻断状态时，栅极接负压或与源极共电位，场效应晶体管沟道保持导通状态，此时 P屏蔽层与源极共电位，器件通过 P屏蔽层与漂移区形成的体二极管D1承担阻断电压的功能，通过 P型基区与漂移区形成的体二极管D2辅助承担电压。
上述技术方案的工作原理为：器件工作在阻断状态时，栅极可以接负压或与源极共电位，尽管栅极处于这样的状态，场效应晶体管沟道保持导通状态；P屏蔽层与源极共电位，这是因为栅极与源极共电位或者接负压，这使得P屏蔽层通过与漂移区形成的体二极管(D1) 承担阻断电压的功能；P屏蔽层与漂移区形成的体二极管 (D1) 承担阻断电压的功能，当器件处于阻断状态时，这个二极管起到了阻断电压的保护作用，防止电压超过器件能够承受的范围；描述中提到通过P型基区与漂移区形成的体二极管 (D2) 辅助承担电压，是指 (D2) 作为额外的辅助二极管，也有助于承担一部分电压。
上述技术方案的有益效果为：体二极管 (D1) 和 (D2) 承担阻断电压的功能，有助于分担电压，防止过电压损害器件；在阻断状态下，P屏蔽层与漂移区形成的体二极管(D1) 起到阻止电流流动的作用，防止击穿和漏电流的发生；通过控制栅极与源极的电位，可以有效地控制MOSFET的工作状态，使其保持在阻断状态，确保器件在需要阻断电压的情况下能够稳定工作；体二极管 (D1) 和 (D2) 的存在有助于保护器件，增加其耐压能力，提高器件的可靠性。
在另一实施例中，一种高驱动能力的MOSFET驱动电路，包括：驱动芯片、MOSFET器件、上拉栅极电阻RSRC、下拉栅极电阻RSNK、电阻R、二极管D和功率电阻RPOWER；
驱动芯片与电阻R、上拉栅极电阻RSRC、下拉栅极电阻RSNK连接，电阻R与二极管D的阳极相连接，二极管D的阴极与功率电阻RPOWER相连接，二极管D的阴极还与MOSFET器件的接漏极相连接，上拉栅极电阻RSRC与下拉栅极电阻RSNK并联，并联的交点与MOSFET器件的栅极相连接。
上述技术方案的工作原理为：如图2所示，驱动芯片与电阻R、上拉栅极电阻RSRC、下拉栅极电阻RSNK连接，电阻R与二极管D的阳极相连接，二极管D的阴极与功率电阻RPOWER相连接，二极管D的阴极还与MOSFET器件的接漏极相连接，上拉栅极电阻RSRC与下拉栅极电阻RSNK并联，并联的交点与MOSFET器件的栅极相连接。
上述技术方案的有益效果为：驱动芯片与电阻 (R) 连接，用于控制和调节信号的传递；此外，通过与 MOSFET 器件的连接，可能实现对器件的阻断和导通的控制； 二极管(D) 的阴极与功率电阻 (RPOWER) 相连接，这样的连接结构可能有助于控制阻断状态下的电压； 二极管 (D) 的存在可能提供反向电压保护，防止反向电流损坏其他部分的电路；上拉栅极电阻 (RSRC) 和下拉栅极电阻 (RSNK) 与 MOSFET 器件的栅极相连接，这可以影响栅极的电位，从而控制 MOSFET 的工作状态，实现上拉和下拉控制；电路中的连接结构可能有助于提高整个系统的稳定性和可靠性，确保信号的正常传递和器件的可控性；通过功率电阻 (RPOWER) 和二极管 (D) 的连接，可能实现对功率的分配和控制，确保在需要的情况下将功率引导到正确的路径；通过上拉栅极电阻 (RSRC) 和下拉栅极电阻 (RSNK) 的并联，以及与 MOSFET 器件栅极的连接，可能实现对栅极电压的控制，从而影响 MOSFET 的工作状态。
在另一实施例中，驱动芯片包括：脉冲宽度调制模块（PWM）、电源端（V5V）、低电压检测模块（UVSET）、信号接地模块（SG ND）、功率接地模块（PG ND）、使能信号模块（XEN）、沉降模块(OUTSNK)、源升模块(OUTSRC)和过电流保护模块(DESAT)；
脉冲宽度调制模块（PWM），用于控制MOSFET的通断状态，以调整电路的输出功率；
电源端（V5V）连接电容CV5V，用于给驱动电路提供电源端电压；
低电压检测模块（UVSET）连接低电压检测模块的电容Cuv，用于稳定低电压检测模块电路，低电压检测模块UVSET还连接低电压检测模块的电阻Ruv，用于设置低电压检测模块的阈值；
信号接地模块（SG ND）用于输入信号的地连接，功率接地模块PG ND用于输出功率的地连接；
使能信号模块(XEN)，用于控制驱动电路的启用或禁用；
沉降模块(OUTSNK)，与下拉栅极电阻RSNK相连接，用于控制MOSFET的导通；
源升模块(OUTSRC)，与上拉栅极电阻RSRC相连接，用于控制MOSFET的截止；
过电流保护模块(DESAT)，与电阻R相连接，用于检测MOSFET的饱和状态，以防止过电流。
上述技术方案的工作原理为：脉冲宽度调制模块PWM，用于控制MOSFET的通断状态，以调整电路的输出功率；电源端V5V连接电容CV5V，用于给驱动电路提供电源端电压；低电压检测模块UVSET连接低电压检测模块的电容Cuv，用于稳定低电压检测模块电路，低电压检测模块UVSET还连接低电压检测模块的电阻Ruv，用于设置低电压检测模块的阈值；信号接地模块SG ND用于输入信号的地连接，功率接地模块PG ND用于输出功率的地连接；使能信号模块XEN，用于控制驱动电路的启用或禁用；沉降模块OUTSNK，与下拉栅极电阻RSNK相连接，用于控制MOSFET的导通；源升模块OUTSRC，与上拉栅极电阻RSRC相连接，用于控制MOSFET的截止；过电流保护模块DESAT，与电阻R相连接，用于检测MOSFET的饱和状态，以防止过电流。
上述技术方案的有益效果为：脉冲宽度调制模块PWM，用于控制MOSFET的通断状态，以调整电路的输出功率；电源端V5V连接电容CV5V，用于给驱动电路提供电源端电压；低电压检测模块UVSET连接低电压检测模块的电容Cuv，用于稳定低电压检测模块电路，低电压检测模块UVSET还连接低电压检测模块的电阻Ruv，用于设置低电压检测模块的阈值；信号接地模块SG ND用于输入信号的地连接，功率接地模块PG ND用于输出功率的地连接；使能信号模块XEN，用于控制驱动电路的启用或禁用；沉降模块OUTSNK，与下拉栅极电阻RSNK相连接，用于控制MOSFET的导通；源升模块OUTSRC，与上拉栅极电阻RSRC相连接，用于控制MOSFET的截止；过电流保护模块DESAT，与电阻R相连接，用于检测MOSFET的饱和状态，以防止过电流。
在另一实施例中，驱动芯片的电源端电压 VDD 所加电压为 20V， MOSFET 漏端最高电压为1200V，同时驱动芯片外加上拉栅极电阻RSRC =3Ω，下拉栅极电阻 RSNK=lΩ，脉冲宽度调制模块PWM信号为500kHz；MOSFET 的耐压 1200V，导通电阻 RON=75mΩ。
上述技术方案的工作原理为：驱动芯片的电源端电压为 20V，MOSFET的最高耐压为1200V，这表明整个电路的工作电压范围，确保了系统的电源端稳定性和MOSFET的耐压能力；使用脉冲宽度调制模块（PWM）信号，频率为500kHz，这种信号调制方式常用于控制电路中的开关元件，例如MOSFET，以实现对输出的精确控制；上拉栅极电阻 (RSRC) 为 3Ω，下拉栅极电阻 (RSNK) 为 1Ω，这两个电阻用于控制MOSFET栅极的上升和下降时间，以确保快速的开关过程；MOSFET的导通电阻 (RON) 为 75mΩ，这表示MOSFET在导通状态时的电阻，用于传导电流，较低的导通电阻有助于减小功率损耗，提高电路的效率；MOSFET漏端最高电压为1200V，这表明MOSFET被设计用于承受较高的电压，适用于高电压应用场景。
上述技术方案的有益效果为：MOSFET的耐压能力为1200V，确保了电路在高电压环境下的可靠性；使用500kHz的PWM信号，可以实现对MOSFET的快速开关，从而调节电路的输出；驱动芯片的电源端电压为20V，这有助于维持整个电路的稳定性，确保器件正常工作；上拉和下拉栅极电阻的设定，有助于优化MOSFET的驱动控制，确保栅极电压的上升和下降过程的速度；MOSFET的低导通电阻为75mΩ，有助于减小导通状态下的功率损耗，提高电路的效率。
在另一实施例中，通过添加外部栅极电阻抑制栅极振铃，添加外部栅极电阻后在开启瞬态时功率管栅极峰值充电电流为 1.52A，驱动芯片传输延时为 17.12ns，即从脉冲宽度调制模块PWM 信号反转到功率管栅极开始抬升的延时。
在另一实施例中，驱动电路运行过程中，在瞬态增强输入信号的上升沿和下降沿分别产生长度约为 100ns 的瞬态增强时间，在该瞬态增强时间的时间端内开关管开启，产生瞬态增强电流，以加强相关模块瞬态特性直到功率管开关完成。
显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变形属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变形在内。

Claims (10)

1.一种高驱动能力的MOSFET器件，其特征在于，包括：源极、栅极、P型沟道、P屏蔽层、P型基区、P型半导体区域、N型半导体区域、导电衬底层、N型漂移层和漏极；
源极与P型基区电气连接，P型基区通过P型半导体区域、N型半导体区域形成PN结构；栅极位于器件顶部，通过绝缘氧化物层与P型沟道隔离，P型沟道位于栅极下方，与源极相连；P屏蔽层位于P型沟道下方，电气连接于P型沟道，以增强器件的场效应控制能力；N型漂移层位于器件底部，与漏极相连，用于支持高电压操作并降低导通损耗。
2.根据权利要求1所述的一种高驱动能力的MOSFET器件，其特征在于，包括：在P型沟道下方引入P屏蔽层，通过P型沟道将P屏蔽层与P源极相连，以形成场效应结构，该场效应结构与两侧的增强型导电通道共同作用，实现对电流的控制。
3.根据权利要求1所述的一种高驱动能力的MOSFET器件，其特征在于，当器件工作在导通状态时，栅极接正压，促使增强型导电通道反型导通，同时场效应结构的沟道夹断，此时，P屏蔽层电位由栅极控制而抬高，P屏蔽层电位的抬高使漂移区中的耗尽层回缩，增大正向电流的导通面积，提高器件的导通能力。
4.根据权利要求3所述的一种高驱动能力的MOSFET器件，其特征在于，器件导通状态下，P屏蔽层通过栅电容与栅极连接，通过 PN 结耗尽电容以及体二极管 D1与漏极连接，通过势垒二极管以及体二极管 D1串联沟道电阻与源极连接；
当栅极电压Vg小于场效应晶体管的夹断电压Vt时，场效应晶体管处于导通状态，此时P屏蔽层与源极共地，当栅极电压Vg大于夹断电压Vt时，场效应晶体管夹断，P屏蔽层处于浮空状态，继续增加的栅极电压将通过栅电容控制 栅极电压Vg增加，当增加至二极管 D1的开启电压时，栅极电压Vg被二极管开启电压钳位。
5.根据权利要求1所述的一种高驱动能力的MOSFET器件，其特征在于，包括：当器件工作在阻断状态时，栅极接负压或与源极共电位，场效应晶体管沟道保持导通状态，此时 P屏蔽层与源极共电位，器件通过 P屏蔽层与漂移区形成的体二极管D1承担阻断电压的功能，通过 P型基区与漂移区形成的体二极管D2辅助承担电压。
6.一种高驱动能力的MOSFET驱动电路，其特征在于，包括：权利要求1-5任一项所述的MOSFET器件、驱动芯片、上拉栅极电阻RSRC、下拉栅极电阻RSNK、电阻R、二极管D和功率电阻RPOWER；
驱动芯片中过电流保护模块输出端与电阻R相连接，驱动芯片中源升模块输出端与上拉栅极电阻RSRC相连接，驱动芯片中沉降模块输出端与下拉栅极电阻RSNK连接，电阻R的另一端与二极管D的阳极相连接，二极管D的阴极与功率电阻RPOWER相连接，二极管D的阴极还与MOSFET器件的漏极相连接，上拉栅极电阻RSRC与下拉栅极电阻RSNK的另一端分别与MOSFET器件的栅极相连接。
7.根据权利要求6所述的一种高驱动能力的MOSFET驱动电路，其特征在于，驱动芯片包括：脉冲宽度调制模块、电源端、低电压检测模块、信号接地模块、功率接地模块、使能信号模块、沉降模块、源升模块和过电流保护模块；
脉冲宽度调制模块，用于控制MOSFET的通断状态，以调整电路的输出功率；
电源端连接电容CV5V，用于给驱动电路提供电源端电压；
低电压检测模块连接低电压检测模块的电容Cuv，用于稳定低电压检测模块电路，低电压检测模块还连接低电压检测模块的电阻Ruv，用于设置低电压检测模块的阈值；
信号接地模块用于输入信号的地连接，功率接地模块用于输出功率的地连接；
使能信号模块，用于控制驱动电路的启用或禁用；
沉降模块，输出端与下拉栅极电阻RSNK相连接，用于控制MOSFET的导通；
源升模块，输出端与上拉栅极电阻RSRC相连接，用于控制MOSFET的截止；
过电流保护模块，输出端与电阻R相连接，用于检测MOSFET的饱和状态，以防止过电流。
8.根据权利要求7所述的一种高驱动能力的MOSFET驱动电路，其特征在于，驱动芯片的电源端电压 VDD 所加电压为 20V， MOSFET 漏端最高电压为1200V，同时驱动芯片外加上拉栅极电阻RSRC =3Ω,下拉栅极电阻 RSNK=lΩ，脉冲宽度调制模块PWM信号为500kHz；MOSFET 的耐压 1200V，导通电阻 RON=75mΩ。
9.根据权利要求6所述的一种高驱动能力的MOSFET驱动电路，其特征在于，通过添加外部栅极电阻抑制栅极振铃，添加外部栅极电阻后在开启瞬态时功率管栅极峰值充电电流为1.52A，驱动芯片传输延时为 17.12ns，即从脉冲宽度调制模块PWM 信号反转到功率管栅极开始抬升的延时。
10.根据权利要求6所述的一种高驱动能力的MOSFET驱动电路，其特征在于，驱动电路运行过程中，在瞬态增强输入信号的上升沿和下降沿分别产生长度约为 100ns 的瞬态增强时间，在该瞬态增强时间的时间端内开关管开启，产生瞬态增强电流，以加强相关模块瞬态特性直到功率管开关完成。
CN202311666627.6A 2023-12-07 2023-12-07 一种高驱动能力的mosfet器件及其驱动电路 Active CN117393585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311666627.6A CN117393585B (zh) 2023-12-07 2023-12-07 一种高驱动能力的mosfet器件及其驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311666627.6A CN117393585B (zh) 2023-12-07 2023-12-07 一种高驱动能力的mosfet器件及其驱动电路

Publications (2)

Publication Number Publication Date
CN117393585A true CN117393585A (zh) 2024-01-12
CN117393585B CN117393585B (zh) 2024-04-05

Family

ID=89441237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311666627.6A Active CN117393585B (zh) 2023-12-07 2023-12-07 一种高驱动能力的mosfet器件及其驱动电路

Country Status (1)

Country Link
CN (1) CN117393585B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091258A (zh) * 2004-10-08 2007-12-19 飞兆半导体公司 具有减小的密勒电容的mos栅控晶体管
CN204680008U (zh) * 2015-03-31 2015-09-30 南通艾利特自动化有限公司 一种具有id识别功能的spi总线扩展电路
CN105391277A (zh) * 2015-12-21 2016-03-09 深圳市纽莱克科技有限公司 一种分立元件高频开关栅极驱动电路
CN207926431U (zh) * 2018-02-11 2018-09-28 华南理工大学 一种适用于宽禁带功率器件的高效驱动电路
CN109768090A (zh) * 2019-02-20 2019-05-17 重庆大学 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件
CN109920839A (zh) * 2019-03-18 2019-06-21 电子科技大学 P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN110190128A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN110277439A (zh) * 2019-05-29 2019-09-24 陕西半导体先导技术中心有限公司 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法
US20220013639A1 (en) * 2020-07-09 2022-01-13 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN116682858A (zh) * 2023-06-28 2023-09-01 北京大学 一种碳化硅沟槽栅mosfet器件及其制备方法
CN116759461A (zh) * 2023-08-18 2023-09-15 深圳市冠禹半导体有限公司 一种高温稳定性的功率mosfet器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091258A (zh) * 2004-10-08 2007-12-19 飞兆半导体公司 具有减小的密勒电容的mos栅控晶体管
CN204680008U (zh) * 2015-03-31 2015-09-30 南通艾利特自动化有限公司 一种具有id识别功能的spi总线扩展电路
CN105391277A (zh) * 2015-12-21 2016-03-09 深圳市纽莱克科技有限公司 一种分立元件高频开关栅极驱动电路
CN207926431U (zh) * 2018-02-11 2018-09-28 华南理工大学 一种适用于宽禁带功率器件的高效驱动电路
CN109768090A (zh) * 2019-02-20 2019-05-17 重庆大学 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件
CN109920839A (zh) * 2019-03-18 2019-06-21 电子科技大学 P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN110190128A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN110277439A (zh) * 2019-05-29 2019-09-24 陕西半导体先导技术中心有限公司 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法
US20220013639A1 (en) * 2020-07-09 2022-01-13 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN116682858A (zh) * 2023-06-28 2023-09-01 北京大学 一种碳化硅沟槽栅mosfet器件及其制备方法
CN116759461A (zh) * 2023-08-18 2023-09-15 深圳市冠禹半导体有限公司 一种高温稳定性的功率mosfet器件及其制备方法

Also Published As

Publication number Publication date
CN117393585B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CA1078072A (en) Semiconductor device having a safety circuit
WO2014115272A1 (ja) 半導体素子の駆動装置、半導体装置
WO2021175085A1 (zh) 一种功率开关器件的驱动电路及驱动系统
Goodman et al. Improved COMFETs with fast switching speed and high-current capability
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
CN111224647A (zh) 高可靠的GaN功率管快速门极驱动电路
US10475909B2 (en) Electric assembly including a bipolar switching device and a wide bandgap transistor
EP4322408A1 (en) Driver circuit and driving system
US11196415B2 (en) System for providing bi-directional power flow and power conditioning for low to high-voltage applications
CN116155252A (zh) 一种igbt栅极驱动电路
EP2682989A1 (en) Thyristor for controlling two types of charge carriers
US6727516B2 (en) Semiconductor power conversion apparatus
CN112865767B (zh) 一种提高SiC MOSFET器件短路故障响应速度的电路
EP3987661B1 (en) Device design for short circuit protection of transistors
CN117393585B (zh) 一种高驱动能力的mosfet器件及其驱动电路
CN211377999U (zh) 高可靠的GaN功率管快速门极驱动电路
CN111261698B (zh) 一种消除电压折回现象的rc-ligbt器件
CN115513203B (zh) 一种集成栅极级联单元的氮化镓功率器件
CN110491933B (zh) 低寄生电感高可靠级联增强型GaN HEMT器件
US10027218B2 (en) Power semiconductor element driving circuit
JP2010088272A (ja) 接合型電界効果トランジスタの駆動装置および駆動方法
Wang et al. Improved drain-source voltage detection method for short-circuit protection of SiC MOSFET
US20240097671A1 (en) Semiconductor device
CN114825263B (zh) 一种全氮化镓集成二级关断过流保护电路
CN209964028U (zh) 一种带有电压控制辅助电路的晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant