CN109920839A - P+屏蔽层电位可调碳化硅mosfet器件及制备方法 - Google Patents

P+屏蔽层电位可调碳化硅mosfet器件及制备方法 Download PDF

Info

Publication number
CN109920839A
CN109920839A CN201910204773.4A CN201910204773A CN109920839A CN 109920839 A CN109920839 A CN 109920839A CN 201910204773 A CN201910204773 A CN 201910204773A CN 109920839 A CN109920839 A CN 109920839A
Authority
CN
China
Prior art keywords
type
shielded layer
base area
ohmic contact
contact regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910204773.4A
Other languages
English (en)
Other versions
CN109920839B (zh
Inventor
邓小川
徐晓杰
曹厚华
高蜀峰
杨丽萍
李轩
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910204773.4A priority Critical patent/CN109920839B/zh
Publication of CN109920839A publication Critical patent/CN109920839A/zh
Application granted granted Critical
Publication of CN109920839B publication Critical patent/CN109920839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种P+屏蔽层电位可调的沟槽型碳化硅MOSFET器件及其制作方法，制作方法包括：N‑外延层注入铝离子形成P+屏蔽层；外延形成P型基区；氮离子注入形成N+场截止层；铝离子注入形成P+欧姆接触区；氮离子注入形成N+源区并激活退火；刻蚀栅槽；栅氧化层热生长并氮化退火；多晶硅淀积与刻蚀，通过引入埋沟型MOSFET结构实现P+屏蔽层电位可调：在阻断状态，埋沟型MOSFET导通，P+屏蔽层接地保护氧化层；在导通状态，埋沟型MOSFET截止，P+屏蔽层浮空，不影响导通电阻，由于P+屏蔽层电位接地，器件栅漏电容较小，本发明在增强沟槽型碳化硅MOSFET器件氧化层可靠性的同时，又保证了器件正向导通特性，降低了器件开关损耗。

Description

P+屏蔽层电位可调碳化硅MOSFET器件及制备方法
技术领域
本发明属于功率半导体技术领域，具体是一种P+屏蔽层电位可调的碳化硅功率UMOSFET器件。
背景技术
碳化硅(Silicon Carbide)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，使其在大功率、高温及高频电力电子领域具有广阔的应用前景。
碳化硅MOSFET导通电阻低、开关损耗小更适用于高频工作状态，此外在高温区也有优良的电气特性，逐渐成为新一代主流的低损耗功率器件。市面上的碳化硅MOSFET主要有平面栅和槽形栅两种。平面栅器件基区间的JFET效应明显地增大了其正向导通电阻。槽栅型碳化硅MOSFET消除了平面型的JFET区，因而减小了正向导通电阻。由于碳化硅槽栅MOSFET比平面栅MOSFET具有更高的沟道密度和更低的导通电阻，因此被称为第二代SiCMOSFET器件。
碳化硅槽栅MOSFET在反向工作时，利用N-漂移区耗尽来承受较高的反向偏压，由于碳化硅材料的高临界击穿电场，槽栅底部漂移区在临近击穿时会达到很高的电场。而氧化层的介电常数小于碳化硅材料，因此电场强度大约是碳化硅的2.8倍，再加上曲率效应使得氧化层拐角聚集极高的电场强度，长时间工作在高电场下会导致栅氧化层发生退化，可靠性下降。为了降低器件反向工作时氧化层的电场强度，提高氧化层的可靠性，通常在沟槽氧化层底部引入P+屏蔽层来屏蔽高电场强度的影响。
P+屏蔽层可分为接地与浮空两种。接地型的P+屏蔽层总是工作在零电位，屏蔽了部分栅漏电容，降低了开关损耗，可以更好地屏蔽氧化层中的电场。但其引入的JFET效应会显著地增加正向导通电阻。浮空型最主要的优点是几乎不会增加器件的正向导通电阻，但对氧化层电场的屏蔽作用相对较弱，而且器件的栅漏电容较大，开关损耗较大。
发明内容
本发明的目的是结合两种P+屏蔽层的优点，提出一种P+屏蔽层电位可调的碳化硅UMOSFET器件及制备方法。通过P沟道埋沟型MOSFET结构来调节P+屏蔽层的电位：当器件工作在反向阻断状态时，栅极接地电位或负电位，埋沟型MOSFET导通，P+屏蔽层与源极相接，保护氧化层的能力较强；当器件工作在正向导通状态时，源漏电压较小，栅极偏压较大，埋沟型MOSFET截止，P+屏蔽层浮空，因此对器件的导通电阻几乎没有影响。由于P+屏蔽层的电位在器件开关时通过源极下方的埋沟型MOSFET调节，因此器件的栅漏电容也相对较小。因此本发明在增强器件反向工作时氧化层可靠性的同时，又保证了器件的正向导通特性，降低了器件的开关损耗。
为达到上述目的，本发明采用下述技术方案：
一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽左侧为P型第一基区3，凹槽右下方为P+屏蔽层10；所述P+屏蔽层10左上方具有P型第二基区31，所述P+屏蔽层10右上方具有N+场截止层12；所述P型第一基区3左上方为第一P+欧姆接触区2，所述P型第一基区3右上方为N+源区7；所述P型第二基区31上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。
作为优选方式，所述栅介质为SiO2。
作为优选方式，所述第一P+欧姆接触区2、第二P+欧姆接触区21、N+源区7、N+场截止层12、P型第一基区3、P型第二基区31、P+屏蔽层10均为多次离子注入形成。
作为优选方式，所述器件N-漂移区4、N+衬底5、P+屏蔽层10、P型第一基区3、P型第二基区31、N+场截止层12、第一P+欧姆接触区2、第二P+欧姆接触区21、N+源区7的材料均为碳化硅。
为实现上述发明目的，本发明还提供一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽右侧为P型第一基区3，凹槽左下方为P+屏蔽层10；所述P+屏蔽层10右上方具有P型第二基区31，所述P+屏蔽层10左上方具有N+场截止层12；所述P型第一基区3右上方为第一P+欧姆接触区2，所述P型第一基区3左上方为N+源区7；所述P型第二基区31上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。
为实现上述发明目的，本发明还提供一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽左侧为P型第一基区3，凹槽右下方为P+屏蔽层10；所述P+屏蔽层10左上方具有N型基区13，所述P+屏蔽层10右上方具有N+场截止层12；所述P型第一基区3左上方为第一P+欧姆接触区2，所述P型基区3右上方为N+源区7；所述N型基区13上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。
为实现上述发明目的，本发明还提供一种上述P+屏蔽层电位可调碳化硅MOSFET器件的制作方法，包括以下步骤：
第一步：清洗外延片，N-外延上以多晶硅为注入阻挡层注入铝离子形成P+屏蔽层；
第二步：外延形成P型基区；
第三步：注入氮离子形成N+场截止层；
第四步：注入铝离子形成P+欧姆接触区；
第五步：注入氮离子形成N+源区并激活退火；
第六步：刻蚀栅槽并干氧氧化生成栅氧化层，随后在氮气氛围下的退火；
第七步：淀积多晶硅，进行离子注入并退火并对多晶硅进行图形化；
第八步：淀积源极、栅极金属；
第九步：刻蚀金属形成源电极、栅电极；
第十步：淀积漏极金属形成电极。
所述器件栅介质层端为栅极，N+衬底端为漏极，N+源区和P+接触区为源极；
本发明的有益效果为：本发明通过引入埋沟型MOSFET结构来调节P+屏蔽层的工作电位，从而既增强了器件反向工作时氧化层的可靠性又保证了器件的正向导通特性，降低了器件的开关损耗。
附图说明
图1是传统带P+屏蔽层的碳化硅UMOSFET器件结构示意图；
图2是本发明实施例1的P+屏蔽层电位可调碳化硅MOSFET器件结构示意图；
图3是本发明实施例4的在外延片上淀积多晶硅注入铝离子形成P+屏蔽层的示意图；
图4是本发明实施例4的外延形成P型基区的示意图；
图5是本发明实施例4的氮离子注入形成N+场截止层的示意图；
图6是本发明实施例4的铝离子注入形成P+欧姆接触区的示意图；
图7是本发明实施例4的氮离子注入形成N+源区的示意图；
图8是本发明实施例4的刻蚀U型槽的示意图；
图9是本发明实施例4的干氧氧化，淀积多晶硅并图形化的示意图；
图10是本发明实施例4的淀积源、栅金属的示意图；
图11是本发明实施例4的刻蚀金属形成源极、栅极的示意图；
图12是本发明实施例4的淀积漏极金属的示意图；
图13是本发明实施例2的P+屏蔽层电位可调碳化硅MOSFET器件结构示意图；
图14是本发明实施例3的P+屏蔽层电位可调碳化硅MOSFET器件结构示意图；
1为第一源极金属，2为第一P+欧姆接触区，21为第二P+欧姆接触区，3为P型第一基区，31为P型第二基区，4为N-漂移区，5为N+衬底，6为漏极金属，7为N+源区，8为栅介质，9为多晶硅栅，10为P+屏蔽层，11为第二源极金属，12为N+场截止层，13为N型基区，14为栅极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽左侧为P型第一基区3，凹槽右下方为P+屏蔽层10；所述P+屏蔽层10左上方具有P型第二基区31，所述P+屏蔽层10右上方具有N+场截止层12；所述P型第一基区3左上方为第一P+欧姆接触区2，所述P型第一基区3右上方为N+源区7；所述P型第二基区31上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。
所述栅介质8为SiO2。
所述第一P+欧姆接触区2、第二P+欧姆接触区21、N+源区7、N+场截止层12、P型第一基区3、P型第二基区31、P+屏蔽层10均为多次离子注入形成。
所述器件N-漂移区4、N+衬底5、P+屏蔽层10、P型第一基区3、P型第二基区31、N+场截止层12、第一P+欧姆接触区2、第二P+欧姆接触区21、N+源区7的材料均为碳化硅。
本实施例通过引入埋沟型MOSFET结构实现P+屏蔽层的电位可调，从而在增强了器件反向工作时氧化层的可靠性的同时，又保证了器件的正向导通特性，降低了器件的开关损耗。
实施例2
本实施例由实施例1沿中轴线镜像获得。
如图13所示，一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽右侧为P型第一基区3，凹槽左下方为P+屏蔽层10；所述P+屏蔽层10右上方具有P型第二基区31，所述P+屏蔽层10左上方具有N+场截止层12；所述P型第一基区3右上方为第一P+欧姆接触区2，所述P型基区3左上方为N+源区7；所述P型第二基区31上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。
实施例3
所述器件由多晶硅栅9、栅介质8、第二P+欧姆接触区21、P+屏蔽层10、P型第二基区31、N+场截止层12构成的耗尽型埋沟P型MOSFET可由耗尽型表面沟道P型MOSFET代替。
如图14所示，一种P+屏蔽层电位可调碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底5、N+衬底5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有多晶硅栅9及栅介质8填充的凹槽，凹槽左侧为P型第一基区3，凹槽右下方为P+屏蔽层10；所述P+屏蔽层10左上方具有N型基区13，所述P+屏蔽层10右上方具有N+场截止层12；所述P型第一基区3左上方为第一P+欧姆接触区2，所述P型第一基区3右上方为N+源区7；所述N型基区13上方为第二P+欧姆接触区21；N+源区7与第一P+欧姆接触区2上方为第一源极金属1；所述第二P+欧姆接触区21与N+场截止层12上方为第二源极金属11；所述多晶硅栅9上方为栅极金属14，P型第一基区3靠近栅介质的部分为器件的沟道。并在多晶硅栅右侧栅介质中掺入负电荷。
实施例4
如图3-图12所示，本实施例提供一种上述P+屏蔽层电位可调碳化硅MOSFET器件的制备方法，包括以下步骤：
第一步：清洗外延片，N-外延上以多晶硅为注入阻挡层注入铝离子形成P+屏蔽层；
第二步：外延形成P型基区；
第三步：注入氮离子形成N+场截止层；
第四步：注入铝离子形成P+欧姆接触区；
第五步：注入氮离子形成N+源区并激活退火；
第六步：刻蚀栅槽并干氧氧化生成栅氧化层，随后在氮气氛围下的退火；
第七步：淀积多晶硅，进行离子注入并退火并对多晶硅进行图形化；
第八步：淀积源极、栅极金属；
第九步：刻蚀金属形成源电极、栅电极；
第十步：淀积漏极金属形成电极。
所述器件栅介质层端为栅极，N+衬底端为漏极，N+源区和P+接触区为源极；
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底(5)、N+衬底(5)上方的N-漂移区(4)；所述N-漂移区(4)的内部上方中间设有多晶硅栅(9)及栅介质(8)填充的凹槽，凹槽左侧为P型第一基区(3)，凹槽右下方为P+屏蔽层(10)；所述P+屏蔽层(10)左上方具有P型第二基区(31)，所述P+屏蔽层(10)右上方具有N+场截止层(12)；所述P型第一基区(3)左上方为第一P+欧姆接触区(2)，所述P型第一基区(3)右上方为N+源区(7)；所述P型第二基区(31)上方为第二P+欧姆接触区(21)；N+源区(7)与第一P+欧姆接触区(2)上方为第一源极金属(1)；所述第二P+欧姆接触区(21)与N+场截止层(12)上方为第二源极金属(11)；所述多晶硅栅(9)上方为栅极金属(14)，P型第一基区(3)靠近栅介质的部分为器件的沟道。
2.根据权利要求1所述的P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：所述栅介质(8)为SiO2。
3.根据权利要求1所述的P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：所述第一P+欧姆接触区(2)、第二P+欧姆接触区(21)、N+源区(7)、N+场截止层(12)、P型第一基区(3)、P型第二基区(31)、P+屏蔽层(10)均为多次离子注入形成。
4.根据权利要求1所述的P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：所述器件N-漂移区(4)、N+衬底(5)、P+屏蔽层(10)、P型第一基区(3)、P型第二基区(31)、N+场截止层(12)、第一P+欧姆接触区(2)、第二P+欧姆接触区(21)、N+源区(7)的材料均为碳化硅。
5.一种P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底(5)、N+衬底(5)上方的N-漂移区(4)；所述N-漂移区(4)的内部上方中间设有多晶硅栅(9)及栅介质(8)填充的凹槽，凹槽右侧为P型第一基区(3)，凹槽左下方为P+屏蔽层(10)；所述P+屏蔽层(10)右上方具有P型第二基区(31)，所述P+屏蔽层(10)左上方具有N+场截止层(12)；所述P型第一基区(3)右上方为第一P+欧姆接触区(2)，所述P型第一基区(3)左上方为N+源区(7)；所述P型第二基区(31)上方为第二P+欧姆接触区(21)；N+源区(7)与第一P+欧姆接触区(2)上方为第一源极金属(1)；所述第二P+欧姆接触区(21)与N+场截止层(12)上方为第二源极金属(11)；所述多晶硅栅(9)上方为栅极金属(14)，P型第一基区(3)靠近栅介质的部分为器件的沟道。
6.一种P+屏蔽层电位可调碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底(5)、N+衬底(5)上方的N-漂移区(4)；所述N-漂移区(4)的内部上方中间设有多晶硅栅(9)及栅介质(8)填充的凹槽，凹槽左侧为P型第一基区(3)，凹槽右下方为P+屏蔽层(10)；所述P+屏蔽层(10)左上方具有N型基区(13)，所述P+屏蔽层(10)右上方具有N+场截止层(12)；所述P型第一基区(3)左上方为第一P+欧姆接触区(2)，所述P型第一基区(3)右上方为N+源区(7)；所述N型基区(13)上方为第二P+欧姆接触区(21)；N+源区(7)与第一P+欧姆接触区(2)上方为第一源极金属(1)；所述第二P+欧姆接触区(21)与N+场截止层(12)上方为第二源极金属(11)；所述多晶硅栅(9)上方为栅极金属(14)，P型第一基区(3)靠近栅介质的部分为器件的沟道。
7.根据权利要求1至6任意一项所述的P+屏蔽层电位可调碳化硅MOSFET器件的制备方法，其特征在于，包括以下步骤：
第一步：清洗外延片，N-外延上以多晶硅为注入阻挡层注入铝离子形成P+屏蔽层；
第二步：外延形成P型基区；
第三步：注入氮离子形成N+场截止层；
第四步：注入铝离子形成P+欧姆接触区；
第五步：注入氮离子形成N+源区并激活退火；
第六步：刻蚀栅槽并干氧氧化生成栅氧化层，随后在氮气氛围下的退火；
第七步：淀积多晶硅，进行离子注入并退火并对多晶硅进行图形化；
第八步：淀积源极、栅极金属；
第九步：刻蚀金属形成源电极、栅电极；
第十步：淀积漏极金属形成电极。
CN201910204773.4A 2019-03-18 2019-03-18 P+屏蔽层电位可调碳化硅mosfet器件及制备方法 Active CN109920839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910204773.4A CN109920839B (zh) 2019-03-18 2019-03-18 P+屏蔽层电位可调碳化硅mosfet器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910204773.4A CN109920839B (zh) 2019-03-18 2019-03-18 P+屏蔽层电位可调碳化硅mosfet器件及制备方法

Publications (2)

Publication Number Publication Date
CN109920839A true CN109920839A (zh) 2019-06-21
CN109920839B CN109920839B (zh) 2020-11-27

Family

ID=66965383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910204773.4A Active CN109920839B (zh) 2019-03-18 2019-03-18 P+屏蔽层电位可调碳化硅mosfet器件及制备方法

Country Status (1)

Country Link
CN (1) CN109920839B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678413A (zh) * 2022-03-25 2022-06-28 电子科技大学 集成p型沟道的高可靠性碳化硅mosfet器件
CN114695519A (zh) * 2022-03-28 2022-07-01 电子科技大学 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
CN114927565A (zh) * 2022-05-31 2022-08-19 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN117393585A (zh) * 2023-12-07 2024-01-12 深圳市冠禹半导体有限公司 一种高驱动能力的mosfet器件及其驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114969A1 (en) * 2007-11-06 2009-05-07 Denso Corporation Silicon carbide semiconductor device and related manufacturing method
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
CN109065621A (zh) * 2018-08-29 2018-12-21 电子科技大学 一种绝缘栅双极晶体管及其制备方法
CN109192772A (zh) * 2018-08-29 2019-01-11 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114969A1 (en) * 2007-11-06 2009-05-07 Denso Corporation Silicon carbide semiconductor device and related manufacturing method
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
CN109065621A (zh) * 2018-08-29 2018-12-21 电子科技大学 一种绝缘栅双极晶体管及其制备方法
CN109192772A (zh) * 2018-08-29 2019-01-11 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678413A (zh) * 2022-03-25 2022-06-28 电子科技大学 集成p型沟道的高可靠性碳化硅mosfet器件
CN114678413B (zh) * 2022-03-25 2023-04-28 电子科技大学 集成p型沟道的高可靠性碳化硅mosfet器件
CN114695519A (zh) * 2022-03-28 2022-07-01 电子科技大学 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
CN114695519B (zh) * 2022-03-28 2023-04-28 电子科技大学 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
CN114927565A (zh) * 2022-05-31 2022-08-19 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN114927565B (zh) * 2022-05-31 2023-04-28 电子科技大学 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN117393585A (zh) * 2023-12-07 2024-01-12 深圳市冠禹半导体有限公司 一种高驱动能力的mosfet器件及其驱动电路
CN117393585B (zh) * 2023-12-07 2024-04-05 深圳市冠禹半导体有限公司 一种高驱动能力的mosfet器件及其驱动电路

Also Published As

Publication number Publication date
CN109920839B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN111312802B (zh) 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN109920839A (zh) P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN110518065A (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN109065621A (zh) 一种绝缘栅双极晶体管及其制备方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN117174756B (zh) 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN108231898A (zh) 一种低导通电阻的碳化硅功率半导体器件
CN109920838B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN114843332B (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN114613861B (zh) 沟槽型SiC JFET器件及其制备方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN115763562A (zh) 一种高迁移率碳化硅n型ldmos器件
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN113078204B (zh) 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN116072698A (zh) 一种锥形栅mosfet器件结构及其制作方法
CN113488540A (zh) 一种具有垂直场板保护的SiC基槽栅MOSFET结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant