JP2010088272A - 接合型電界効果トランジスタの駆動装置および駆動方法 - Google Patents
接合型電界効果トランジスタの駆動装置および駆動方法 Download PDFInfo
- Publication number
- JP2010088272A JP2010088272A JP2008257546A JP2008257546A JP2010088272A JP 2010088272 A JP2010088272 A JP 2010088272A JP 2008257546 A JP2008257546 A JP 2008257546A JP 2008257546 A JP2008257546 A JP 2008257546A JP 2010088272 A JP2010088272 A JP 2010088272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- field effect
- effect transistor
- junction field
- jfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】一時的な過電流による接合型電界効果トランジスタの発熱を抑制できる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。
【解決手段】電流検知部90でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ(JFET)32をターンオンするときのゲート電圧をPN接合のビルトイン電圧より大きくする。これにより、JFET32のオン抵抗を低減させてJFET32の発熱を抑制する。一方、電流検知部90によるモニタ電流が閾値電流以下の場合には、ターンオン時のゲート電圧をビルトイン電圧より小さくすることにより、JFET32を高速にスイッチングさせる。
【選択図】図1
【解決手段】電流検知部90でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ(JFET)32をターンオンするときのゲート電圧をPN接合のビルトイン電圧より大きくする。これにより、JFET32のオン抵抗を低減させてJFET32の発熱を抑制する。一方、電流検知部90によるモニタ電流が閾値電流以下の場合には、ターンオン時のゲート電圧をビルトイン電圧より小さくすることにより、JFET32を高速にスイッチングさせる。
【選択図】図1
Description
この発明は、接合型電界効果トランジスタのオン/オフを制御する駆動装置および駆動方法に関する。
エレクトロニクス製品の電源部に搭載されている一般にインバータやコンバータと呼ばれる電力変換装置の技術動向は、近年のよりいっそうの省資源化・省電力化要求に応えるため、小型・高効率技術革新が進んでおり、これを支えている要素の一つとして、その電力変換装置に搭載される半導体パワーデバイス(以下、パワーデバイスと称する)の高性能化が挙げられる。
その代表例としては、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やBJT(Bipolar Junction Transistor)、IGBT(Insulated Gate Bipolar Transistor)、GTO(Gate Turn-Off Thyristor)などがあり、適用されるアプリケーションの動作条件に応じて使い分けられているのが現状である。
これらパワーデバイスに要求される具体的な性能は主に、低オン抵抗、低飽和電圧、信号に対する高速追従性が挙げられる。しかし、絶縁ゲート構造を有するMOSFETやIGBTでは、信号に対する高速追従性がゲート絶縁膜の固定容量により制限され、また、IGBTやBJT、GTOといったバイポーラデバイスでは、電流の担い手キャリアであるホールの収束時間により信号に対する高速追従性が制限され、いずれも特性改善に限界がある。
一方、パワーデバイスの一つである接合型電界効果トランジスタ(JFET:Junction Field Effect Transistor)は、チャネル領域の側部に設けられたPN接合に逆バイアス電圧が印加されることによって、チャネル領域への空乏層の拡がりが制御されてスイッチング動作を行なう。一般的にJFETをオフさせる場合、制御端子であるゲート・ソース間にマイナス電圧を印加する必要はあるが、MOSFETやIGBTのようなゲート絶縁膜を持たないため固定容量がない構造が可能となるため、信号に対する高速追従性が優れる特長を持つ。
JFETの主なデバイス構造としては、デバイス表面にゲート・ソース・ドレインの全電極が配され、主電流がデバイス表面に沿う方向に流れることを特長とする横型構造と、主電極であるドレインがデバイス裏面に配され、主電流がデバイス表面に対し深さ方向に流れることを特長とする縦型構造がある。
縦型構造は高耐圧で大容量のデバイスが期待できる半面、主電流経路にある基板抵抗の影響による抵抗成分の増加や、構造の影響による製造難易度の高さが課題となっている。
一方、横型構造は基板抵抗の影響を受けず低抵抗化が期待できる半面、高耐圧化に伴うデバイス面積拡大の影響による抵抗成分の増加や大容量化が課題となっている。
以上の理由により特に横型構造を持つJFETは、低耐圧で高速性能が要求されるアプリケーションに適用される例が多い。
一般的にJFETも含めたパワーデバイスの主要な性能指標として耐圧性能とオン抵抗性能があり、これらはパワーデバイスに適用される半導体材料によって限界特性が制限される。現在一般的に市場で用いられているシリコンを材料としたものについては、技術革新が進んだことで材料の限界特性に近づきつつあり、大きな性能改善が望めない状況にある。
よって耐圧性能を維持した上で、オン抵抗性能の大幅な改善を達成するための手段として、近年では半導体材料にワイドバンドギャップの炭化ケイ素(SiC:Silicon Carbide)を用いることや、RESURF(REduced Surface Field:表面電界緩和)型の素子構造(たとえば、特許第3812421号公報(特許文献1)参照。)にすることが提案されている。これによって、従来のシリコンのパワーデバイスを超える高耐圧、低損失性能の実現が期待される。
特に、従来はMOSFETやIGBT、BJTといった大容量、高耐圧デバイスが適用されてきた、電力変換装置へのRESURF型のJFETの適用が期待される。
このような高性能パワーデバイスの実現に向けた試みとして、50W級のスイッチング電源用に600V/2AのRESURF型SiC−JFETが開発されている(「600V/2A 4H−SiC RESURF型JFET」、第15回SiC及び関連ワイドギャップ半導体研究会予稿集、2006年11月、p.135−136(非特許文献1)参照)。
特許第3812421号公報
藤川一洋、外7名、「600V/2A 4H−SiC RESURF型JFET」、第15回SiC及び関連ワイドギャップ半導体研究会予稿集、2006年11月、p.135−136
一方で、パワーデバイスが搭載されるこれら電力変換回路では、一時的ではあるが通常動作時よりも大きな電流が流れる場合がある。
たとえば、モータを負荷とする電力変換回路では、運転開始時にはモータが停止状態から回転を始める時に一時的に大電力を必要とするため、電力変換装置には、効率を大幅に損ねること無く、一時的な大電力を負荷に供給する必要が生じる。
また、負荷に異常が発生し、出力インピーダンスが急激に低下することで、電力変換装置には一時的に大きな出力電流が発生する場合がある。
これらの状況下では、適用されるデバイスの出力端子間に定常状態での出力電流に対して大きな過電流が発生する。
たとえばJFETをこのような電力変換回路に適用する場合には、上述の動作条件下においてもデバイスが劣化または破壊しないように、このような一時的な過電流に対処する必要がある。
この発明の目的は、一時的な過電流による接合型電界効果トランジスタ(JFET)の発熱を抑制することが可能な接合型電界効果トランジスタの駆動装置および駆動方法を提供することである。
この発明は要約すれば、負荷に電力を出力する電力回路に用いられる接合型電界効果トランジスタの駆動装置であって、電流検知部とゲート駆動部とを備える。電流検知部は、電力回路の予め定める箇所を流れるモニタ電流を検知する。ゲート駆動部は、モニタ電流の絶対値が予め定める閾値電流以下の場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第1の電圧を印加し、モニタ電流の絶対値が閾値電流を超える場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第2の電圧を印加する。ここで、第1の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧より小さく、第2の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧以上である。
モニタ電流が閾値電流を超えた場合、オン状態の接合型電界効果トランジスタのゲート・ソース間には、ビルトイン電圧より大きな絶対値の電圧が印加される。この場合、接合型電界効果トランジスタのチャネル領域に少数キャリア(Nチャネルの場合にはホール、Pチャネルの場合には電子)が注入されることになる。以下、このときの接合型電界効果トランジスタの動作モードをバイポーラモードと称する。この結果、接合型電界効果トランジスタのオン抵抗が低下するので、接合型電界効果トランジスタの発熱を抑制することができる。
一方、モニタ電流が閾値電流以下の通常状態では、オン状態のゲート・ソース間には絶対値がビルトイン電圧より小さな電圧が印加されるので、少数キャリアの注入は生じない。以下、この場合の接合型電界効果トランジスタの動作モードをユニポーラモードと称する。通常状態ではユニポーラモードで動作させることによって、接合型電界効果トランジスタを高速にスイッチングさせることができる。
上記接合型電界効果トランジスタの駆動装置において、モニタ電流は、接合型電界効果トランジスタのドレイン電流であってもよいし、電力回路から負荷に出力される電流であってもよい。
ドレイン電流をモニタすることによって、接合型電界効果トランジスタの発熱の原因であるドレイン電流の上昇を直接検知できる。また、負荷電流をモニタすることによって、負荷電流の増減に応じて接合型電界効果トランジスタの動作モードを切替えることができる。
また、好ましくは、接合型電界効果トランジスタはRESURF型のトランジスタである。
RESURF型の接合型電界効果トランジスタは、同一耐圧の他の接合型電界効果トランジスタに比べて、オン抵抗を減少させることができるので、より大電流を流すことができる。本発明では、過電流時に接合型電界効果トランジスタをバイポーラモードで動作させることによってオン抵抗をさらに減少させることができるので、大電流動作というRESURF型素子の特徴を活かすことができる。
また、好ましくは、接合型電界効果トランジスタに用いられる半導体材料のバンドギャップはシリコンのバンドギャップより大きい。
いわゆるワイドバンドギャップの半導体材料を用いた接合型電界効果トランジスタは、シリコンを用いた場合よりも、オン抵抗を減少させることができるので、より大電流を流すことができる。本発明では、過電流時に接合型電界効果トランジスタをバイポーラモードで動作させることによってオン抵抗をさらに減少させることができるので、大電流動作というワイドバンドギャップの半導体材料の特徴を活かすことができる。
この発明は、他の局面において、負荷に電力を出力する電力回路に用いられる接合型電界効果トランジスタの駆動方法である。この発明による駆動方法は、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に印加する電圧を第1の電圧に初期設定するステップを備える。ここで、第1の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧より小さい。この発明による駆動方法は、さらに、電力回路の予め定める箇所を流れるモニタ電流を検知するステップと、モニタ電流の絶対値が予め定める閾値電流を超えた場合に、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に印加する電圧を第1の電圧から第2の電圧に変更するステップとを備える。ここで、第2の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧以上である。
モニタ電流が閾値電流以下の通常状態では、ユニポーラモードで動作させることによって、接合型電界効果トランジスタが本来有する高速スイッチング特性を活かすことができる。一方、モニタ電流が閾値電流を超えた場合には、オン状態の接合型電界効果トランジスタをバイポーラモードで動作させる。バイポーラモードでは、ゲート電極から注入された少数キャリアによって、ゲート・ソース間での電圧降下が小さくなるので、接合型電界効果トランジスタのオン抵抗を低下させることができる。この結果、接合型電界効果トランジスタの発熱を抑制することができる。
以上のとおり、この発明の接合型電界効果トランジスタの駆動装置および駆動方法によれば、一時的な過電流による接合型電界効果トランジスタの発熱を抑制することができる。
以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。また、以下では、RESURF型の横型JFETを例にして説明するが、本発明は、RESURF型でないJFETにも適用可能であるし、縦型JFETにも適用可能である。また、以下の説明では、JFETが用いられる電力回路の例として、非絶縁型1石式昇圧DC−DCコンバータ(以下では昇圧チョッパと称する)を挙げているが、無論これに限るものでない。インバータ回路や、DC−DCコンバータなど種々の電力変換回路にJFETを用いることができる。
[実施の形態1]
図1は、本発明の実施の形態1によるJFETの駆動装置1の構成を示す回路図である。また、図1は、電力回路としての昇圧チョッパ30、昇圧チョッパ30に接続される負荷40、および昇圧チョッパ30を駆動する主電源10を併せて示す。主電源10、昇圧チョッパ30、および負荷40によって主回路が構成される。駆動装置1の制御対象であるRESURF型の横型JFET32は、昇圧チョッパ30に含まれる。
図1は、本発明の実施の形態1によるJFETの駆動装置1の構成を示す回路図である。また、図1は、電力回路としての昇圧チョッパ30、昇圧チョッパ30に接続される負荷40、および昇圧チョッパ30を駆動する主電源10を併せて示す。主電源10、昇圧チョッパ30、および負荷40によって主回路が構成される。駆動装置1の制御対象であるRESURF型の横型JFET32は、昇圧チョッパ30に含まれる。
図1を参照して、まず、主電源10について説明する。主電源10は、交流電源11と、整流ブリッジ12と、平滑用のコンデンサ13と、フライバック型コンバータ14とを含む。
整流ブリッジ12は、交流電源11の出力を直流に変換する回路である。整流ブリッジ12は、ダイオード12A,12B,12C,12Dを含む。ダイオード12A,12Bは、高圧側のノードN5と低圧側のノードN6との間に逆方向に直列接続される。ダイオード12C,12Dも、高圧側のノードN5と低圧側のノードN6との間に逆方向に直列接続される。交流電源11は、ダイオード12A,12Bの接続ノードとダイオード12C,12Dの接続ノードとの間に設けられる。高圧側のノードN5と低圧側のノードN6との間には、さらに、平滑用のコンデンサ13が接続される。整流ブリッジ12によって変換された直流電力はフライバック型コンバータ14に出力される。
フライバック型コンバータ14は、トランス15と、NチャネルのMOSFET(Metal-Oxide Semiconductor Field Effect Transistor)16と、ダイオード17と、平滑用のコンデンサ18とを含む。
トランス15の1次巻線およびMOSFET16は、1次側のノードN5,N6間に直列に接続される。トランス15の2次巻線およびダイオード17は、2次側のノードN7,N8間に直列に接続される。ノードN7,N8間には、コンデンサ18も接続される。フライバック型の場合、MOSFET16がオン状態のとき、2次巻線に発生する電流はダイオード17によって阻止される。MOSFET16がオフ状態のとき、トランス15に蓄積されたエネルギーによって、2次巻線からダイオード17を介して電流が流れる。
主電源10は、さらに、MOSFET16のゲート保護用の抵抗素子19と、抵抗素子19を介してMOSFET16のゲートに制御信号を出力する主電源制御部20とを含む。主電源制御部20は、MOSFET16の通電率を調節することによって、フライバック型コンバータ14の出力電圧を制御する。ここで、スイッチング素子の通電率は、オン時間をTon、オフ時間をToffとしたとき、Ton/(Ton+Toff)と表わされる。
次に、電力回路としての昇圧チョッパ30について説明する。昇圧チョッパ30は、フライバック型コンバータ14の2次側のノードN7,N8から出力された直流電圧を昇圧する回路である。昇圧チョッパ30は、リアクトル31と、RESURF型の横型JFET32と、逆流阻止用のダイオード33と、コンデンサ34と、JFET32のゲート保護用の抵抗素子35とを含む。これらの接続について説明すると、昇圧チョッパ30の入力側のノードN7とJFET32のドレインDとの間にリアクトル31が接続され、入力側のノードN8にJFET32のソースSが接続される。また、昇圧チョッパ30の出力側のノードN9にダイオード33のカソードが接続され、ダイオード33のアノードはJFET32のドレインDに接続される。昇圧チョッパ30の出力側のノードN10は、JFET32のソースSに接続される。以下では、まず、JFET32の構造および動作について説明する。
図2は、図1のRESURF型の横型JFET32の構成を模式的に示す断面図である。
図2を参照して、半導体基板として、導電型は問わずSiC単結晶基板101が用いられる。このSiC単結晶基板101の上には、p-型エピタキシャル層102が設けられている。このp-型エピタキシャル層102の上には、p-型エピタキシャル層102よりも不純物濃度が高いn型エピタキシャル層103が設けられている。このn型エピタキシャル層103の上には、p型エピタキシャル層106が設けられている。p-型エピタキシャル層102とp型エピタキシャル層106とで挟まれたn型エピタキシャル層103が電流の通路であるNチャネルとなる。
このp型エピタキシャル層106の中には、所定の間隔を隔てて、n型エピタキシャル層103の不純物濃度よりも高いn+型のソース領域層105、およびn+型のドレイン領域層109が設けられている。また、ソース領域層105、およびドレイン領域層109の間に、下面がn型エピタキシャル層103の中にまで延在するように、n型エピタキシャル層103よりも不純物濃度の高いp+型ゲート領域層107が設けられている。
n+型のソース領域層105、p+型ゲート領域層107、およびn+型のドレイン領域層109の表面には、それぞれソース電極110、ゲート電極111、ドレイン電極112が設けられている。なお、ソース領域層105の横には、p-型エピタキシャル層102に達するp+型の半導体層104が形成されている。また、上記の電極部分を除くJFETの表面には熱酸化膜113が形成されている。
実施の形態1のJFETでは、ドレイン電流を増加させるために、オン状態ではゲート・ソース間に正電圧を印加する。このとき、ゲート電極からのホールの注入によってJFETのスイッチング速度を低下させないように、オン状態で印加される正電圧は、通常、PN接合のビルトイン電圧より小さくに設定される。
JFETをオフ状態にするには、ゲート・ソース間に負電圧を印加して、ゲート・ドレイン間に空乏層を広げてNチャネルを狭める。このとき、上記の構造では、トランジスタオフ時の電界分布が、通常のPN接合で見られる電界分布ではなく、平行平板型のコンデンサに近い等電界の電界分布になる。したがって、従来構造の横型JFETに比べて、電界集中による絶縁破壊を抑制でき、デバイスの耐圧特性が向上する。これを別の視点からとらえれば、従来構造の横型JFETに比べて、同一耐圧では、ゲート・ドレイン間の距離を短くすることができるとともに、n型エピタキシャル層103の不純物密度を増加させることができる。このため、RESURF型のJFETでは、同一耐圧の従来構造に比べてオン抵抗を低減することができる。さらに、n型エピタキシャル層103とp型エピタキシャル層106との不純物濃度を両者等しくすれば、より効果的に、耐圧を保持したまま、オン抵抗を最も下げることが可能になる。
上記の基板および各半導体層の材料には、ワイドバンドギャップのSiCが用いられる。ワイドバンドギャップの半導体材料は、一般に、絶縁破壊電圧が大きい。このため、同一耐圧のシリコンパワーデバイスと比較すると、ゲート・ドレイン間の距離を短くすることができるとともに、n型エピタキシャル層103の不純物密度を増加させることができる。このため、SiCを用いたJFETでは、オン抵抗をシリコンデバイスよりも低減できる。
再び図1を参照して、このJFET32を用いた昇圧チョッパ30の動作について説明する。JFET32のゲート・ソース間に正電圧が印加されてJFET32がオン状態の場合、リアクトル31にエネルギーが蓄積される。逆に、ゲート・ソース間に負電圧が印加されてJFET32がオフ状態の場合に、ノードN7、N8間に入力される電圧と直列にリアクトルに蓄積されたエネルギーがコンデンサ34に放出される。昇圧チョッパ30の入力電圧に対する出力電圧の比は、JFET32のオン時間Tonおよびオフ時間Toffを用いて、(Ton+Toff)/Toffと表わされる。出力電圧は、ノードN9,N10を介して負荷40に供給される。このとき、JFET32の通電率が駆動装置1によって制御されることによって、出力電圧の大きさが設定される。
次に、本発明が関係するJFETの駆動装置1について説明する。JFETの駆動装置1は、電流検知部90とゲート駆動部50とを含む。
電流検知部90は、昇圧チョッパ30から負荷40に出力される直流の負荷電流を検知する。電流検知部90として、たとえば、ホール素子を利用した電流センサを用いることができる。また、電力回路と負荷40との間にシャント抵抗を挿入して、シャント抵抗に生じる電圧によって負荷電流を検知してもよい。
ゲート駆動部50は、JFET32のゲート・ソース間に、JFET32のオン/オフを制御するための正電圧および負電圧を供給する。ゲート駆動部50は、直流電源51,61と、昇圧チョッパ57,67と、ドライブ回路73,78と、制御信号源71と、正電圧制御部58と、負電圧制御部68とを含む。正電圧制御部58および負電圧制御部68は、コンピュータ70によって構成される。
昇圧チョッパ57は、直流電源51の電圧を昇圧して、昇圧した電圧をノードN1,N2間に出力する。昇圧チョッパ57は、リアクトル52と、NチャネルのJFET53と、逆流阻止用のダイオード54と、コンデンサ55と、JFET53のゲート保護用の抵抗素子56とを含む。
昇圧チョッパ57の各構成要素の接続を示すと、直流電源51の正側の出力ノードとJFET53のドレインとの間にリアクトル52が接続される。JFET53のソースは、直流電源51の負側の出力ノードとノードN2とに接続される。また、ダイオード54のアノードはJFET53のドレインに接続され、カソードはノードN1に接続される。コンデンサ55は、ノードN1,N2間に接続される。昇圧チョッパ57の動作は昇圧チョッパ30の場合と同様なので説明を繰返さない。
昇圧チョッパ67は、直流電源61の電圧を昇圧して、昇圧した電圧をノードN2,N3間に出力する。昇圧チョッパ67は、リアクトル62と、NチャネルのJFET63と、逆流阻止用のダイオード64と、平滑用のコンデンサ66と、JFET63のゲート保護用の抵抗素子66とを含む。昇圧チョッパ67の各構成要素の接続および動作は昇圧チョッパ67と同様なので、説明を繰返さない。
図1に示すように、ノードN2は昇圧チョッパ57,67で共通の出力用のノードとなっている。このノードN2の電位を0Vとしたとき、出力用のノードN1の電位が正の電位になり、出力用のノードN3の電位が負の電位になる。ノードN2は、JFET32のソースSに接続される。ノードN2の電位は、JFET32の基準電位となる。
ドライブ回路73,78は、縦続接続されたCMOS(Complementary Metal Oxide Semiconductor)のNOT回路である。ドライブ回路73,78は、いずれもノードN1,N3間の出力電圧によって駆動される。前段のドライブ回路73には、制御信号源71からトランス72を介して制御信号が入力される。この制御信号の論理レベルに応じて、後段のドライブ回路78の出力ノードN4には、ノードN1の電位に等しい正の電位とノードN3の電位に等しい負の電位とが発生する。出力ノードN4は、ゲート保護用の抵抗素子35を介してJFET32のゲートに接続される。したがって、JFET32のゲート・ソース間電圧は、出力ノードN4の電位に応じて決まることになる。
具体的構成として、ドライブ回路73は、ノードN1,N3間に直列に接続されるPチャネルのMOSFET74およびNチャネルのMOSFET76と、ゲート保護用の抵抗素子75,77とを含む。MOSFET74,76のゲートには、抵抗素子75,77をそれぞれ介して制御信号が入力される。ドライブ回路78は、ノードN1,N3間に直列に接続されるPチャネルのMOSFET79およびNチャネルのMOSFET81と、ゲート保護用の抵抗素子80,82を含む。MOSFET79,81のゲートは、前段のドライブ回路73のMOSFET74,76の接続ノードに抵抗素子80,82をそれぞれ介して接続される。MOSFET79,81の接続ノードが、ドライブ回路78の出力ノードN4になる。
負電圧制御部68は、昇圧チョッパ67に設けられたJFET63のゲート・ソース間の電圧を制御する。負電圧制御部68によってJFET63の通電率が設定されることによって、ノードN3の負電位の大きさが決まる。これによって、JFET32をオフ状態にするときにゲート・ソース間に印加する負電圧の大きさが決まることになる。
正電圧制御部58は、昇圧チョッバ57に用いられたJFET53のゲート・ソース間の電圧を制御する。正電圧制御部58によってJFET53の通電率が設定されることによって、ノードN1の正電位の大きさが決まる。これによって、JFET32をオン状態にするときにゲート・ソース間に印加する正電圧の大きさが決まることになる。
正電圧制御部58は、さらに、電流検知部90によって検出した電流値に応じてJFET53の通電率を変更する。これによって、ノードN1の電位が変更される。具体的に、正電圧制御部58は、検出した電流値の絶対値が予め定める閾値電流It1以下の場合、ノードN1,N2間に第1の電圧V1を出力するようにJFET53を制御する。ここで、第1の電圧V1の絶対値は、JFET32のゲート・ソース間のPN接合のビルトイン電圧より小さい。また、正電圧制御部58は、検出した電流値の絶対値が閾値電流It1を超える場合、ノードN1,N2間に第2の電圧V2を出力するようにJFET53を制御する。ここで、第2の電圧V2の絶対値は、JFET32のゲート・ソース間のPN接合のビルトイン電圧より大きい。正電圧制御部58がこのような制御を行なう理由について次に説明する。
図3は、JFET32のゲート・ソース間の電流電圧特性を示す図である。図3において、横軸はJFET32のゲート・ソース間に印加されるゲート電圧VGSを示し、縦軸はJFET32のゲート電流IGを示す。
図3の電流電圧特性は、ゲート・ソース間のPN接合ダイオードの電流電圧特性を表わしている。この特性の特徴は、PN接合のビルトイン電圧までは電流がほとんど流れず、ビルトイン電圧を超えると急に電流が流れるようになることである。ビルトイン電圧は、少なくともSiCのバンドギャップの3.25ボルトより大きな値となる。ゲート・ソース間の電圧がPN接合のビルトイン電圧を超えると、p型半導体のゲート領域層からn型半導体のソース領域層に向かってホールが注入される。
図4は、JFET32のドレイン・ソース間の電流電圧特性を示す図である。図4において、横軸はドレイン・ソース間に印加されるドレイン電圧VDSを示し、縦軸はドレイン電流IDを示す。図4は、ゲート・ソース間に印加されるゲート電圧VGSを0から10Vまで1Vずつ変化させたときの各電流電圧特性を示している。
図4に示すように、ゲート電圧VGSが一定の状態で、ドレイン電圧VDSを増加させると、ある電圧(ピンチオフ電圧)でドレイン電流が飽和する傾向を示す。この理由は、ドレイン電圧VDSが増加するにつれて、ゲート・ドレイン間にかかる逆方向電圧が増して空乏層が伸びる結果、ソースとドレイン間の電流経路が狭くなるからである。
ゲート電圧VGSがPN接合のビルトイン電圧を超えると、p型半導体のゲート領域層からn型半導体のソース領域層に向けてホールが注入される。これにより注入されたホールとほぼ同数の電子がゲート領域層に流れることで伝導度変調が起こり、ゲート・ソース間の抵抗が低下する。この電子の一部がゲート領域層を通過してゲート・ドレイン層へ到達することでnpnトランジスタと同様の動作をするため、ホールと電子による大きな電流がドレインからソース電極に流れる。
よって、ゲート・ソース間のNチャネル層の電圧降下が小さくなる。この結果、JFET32のオン抵抗が減少することになる。ここで、オン抵抗はドレイン電流IDに対するドレイン電圧VDSの比VDS/IDによって定義される。
このオン抵抗の減少の効果を図4で具体的に確認する。たとえば、ドレイン電流ID=0.6Aのとき、ゲート電圧VGSが3Vから、4V、5V、6Vと増加するにつれて、ドレイン電圧VDSは、約4Vから、3.4V、2.95V、2.6Vと減少する。したがって、オン抵抗は、ゲート電圧VGSが増加するにつれて、6.7Ω、5.7Ω、4.9Ω、4.3Ωと減少していることがわかる。また、ゲート電圧VGSが6Vを超えると、ゲートからのホールの注入量がさらに増えるために、オン抵抗の減少が顕著に表れる。
図5は、図1のJFETの駆動装置1の正電圧制御部58の制御手順を示すフローチャートである。正電圧制御部58は、これまで説明したオン抵抗の低減の効果を積極的に利用してJFET32を制御する。以下、図1、図5を参照して、正電圧制御部58の制御手順について説明する。
図5のステップS11で、正電圧制御部58は、JFET53の通電率を制御することによって、ノードN1,N2間の電圧をビルトイン電圧より絶対値が小さい電圧V1に初期設定する。この結果、JFET32をオン状態にするときにゲート・ソース間に印加されるゲート電圧VGSが、電圧V1に初期設定されることになる。通常時には、電圧V1でJFET32をオン状態にするので、ゲートからホールが注入されない。このため、JFET本来の高速のスイッチングを行なうことができる。なお、この明細書では、ビルトイン電圧より絶対値が小さな電圧V1でJFETをオン状態にする動作モードをユニポーラモードと称する。
次のステップS12で、電流検知部90によってモニタ電流が検知される。図1の場合、電流検知部90によって、昇圧チョッパ30から負荷40に出力される電流をモニタ電流としてモニタしている。
次のステップS13で、正電圧制御部58は、モニタ電流が閾値電流It1を超えるか否かを判定する。モニタ電流が閾値電流It1を超えない場合には(ステップS13でNO)、ステップS12に戻って電流検知部90による監視を続ける。モニタ電流が閾値電流It1を超えた場合には(ステップS13でYES)、ステップS14に進む。
ステップS14で、正電圧制御部58は、JFET53の通電率を増加させることによって、ノードN1,N2間の電圧を、ビルトイン電圧より絶対値が大きい電圧V2に変更する。この結果、JFET32をオン状態にするときにゲート・ソース間に印加されるゲート電圧VGSの設定値が、電圧V2に変更されることになる。電圧V2が印加された場合には、JFET32のオン抵抗が減少するので、過電流によるJFET32の温度上昇を抑制することができる。なお、この明細書では、ビルトイン電圧より絶対値が大きな電圧V2でJFETをオン状態する動作モードをバイポーラモードと称する。また、図5では、ステップS14で制御手順が終了しているけれども、電流検知部90による監視を続けて、モニタ電流が閾値電流It1以下となった場合に、ノードN1,N2間の電圧を、電圧V1に戻すように制御してもよい。
このような制御方法は、JFET32に一時的に過電流が流れた場合に、JFET32の劣化または破壊を防止するのに特に効果的である。たとえば、電力変換回路の負荷に誘導性の負荷が接続された場合に、電力変換回路と負荷との接続が切替わるときなどに一時的な過電流が流れることがある。また、主電源10の出力が変動する場合にも一時的に過電流がJFET32に流れることがある。これらの場合に、JFET32をバイポーラモードで動作させてオン抵抗を減少させることによって、JFET32の過熱による劣化を防止する。
以上のとおり、実施の形態1のJFETの駆動装置1によれば、電流検知部90で検知するモニタ電流が閾値電流It1を超えた場合、オン状態のJFET32をバイポーラモードで動作させる。バイポーラモードによってオン抵抗が減少するので、JFET32の発熱を抑制することができる。一方、モニタ電流が閾値電流It1以下の通常状態の場合には、オン状態のJFET32をユニポーラモードで動作させることによって、JFET32を高速にスイッチングさせることができる。
また、電流検知部90によって、電力回路としての昇圧チョッパ30から負荷40に出力される負荷電流をモニタする場合には、負荷電流の増減に応じてJFET32の動作モードをユニポーラモードまたはバイポーラモードに切替えることができる。
また、実施の形態1のJFETの駆動装置1は、RESURF型のJFETに好適に用いることができる。RESURF型のJFETは、同一耐圧の他の接合型電界効果トランジスタに比べてオン抵抗が小さいために大電流を流すことができる。JFETの駆動装置1によって、過電流時には、バイポーラモードでJFETを動作させることによってオン抵抗をさらに減少させることができるので、大電流動作というRESURF型素子の特長を活かすことができる。
また、実施の形態1のJFETの駆動装置1は、SiCなどワイドバンドギャップの半導体材料を用いて形成されたJFETに好適に用いることができる。ワイドバンドギャップの半導体材料を用いたJFETは、シリコンを用いた場合よりもオン抵抗が小さいために大電流を流すことができる。JFETの駆動装置1によって、過電流時には、バイポーラモードでJFETを動作させることによってさらにオン抵抗を減少させることができるので、大電流動作というワイドバンドギャップの半導体材料を用いた素子の特長を活かすことができる。
なお、図1に示した構成は一例であって、種々に変更することができる。たとえば、主電源10に用いられたフライバック型コンバータ14は、フォワード型に置換えることができる。また、ゲート駆動部50の昇圧チョッパ57,67に代えて、降圧型または昇降圧型のチョッパ回路を用いることができる。また、図1では、JFET32がNチャネルであるとして説明したが、PチャネルのJFETに対しても同様の制御を行なうことができる。
[実施の形態2]
図6は、本発明の実施の形態2によるJFETの駆動装置1Aの構成を示す回路図である。図6のJFETの駆動装置1Aは、負荷電流を検知する電流検知部90に代えて、JFET32のドレイン電流IDを検知する電流検知部90Aを含む点で、図1のJFETの駆動装置1と異なる。その他の点については、実施の形態1の場合と共通するので、同一または対応する部分には同一の参照符号を付して説明を繰返さない。
図6は、本発明の実施の形態2によるJFETの駆動装置1Aの構成を示す回路図である。図6のJFETの駆動装置1Aは、負荷電流を検知する電流検知部90に代えて、JFET32のドレイン電流IDを検知する電流検知部90Aを含む点で、図1のJFETの駆動装置1と異なる。その他の点については、実施の形態1の場合と共通するので、同一または対応する部分には同一の参照符号を付して説明を繰返さない。
図6を参照して、正電圧制御部58は、電流検知部90Aによって検知したJFET32のドレイン電流IDが閾値電流を超えるか否かを判定する。ドレイン電流IDが閾値電流を超えない場合には、ノードN1,N2間の電圧は、PN接合のビルトイン電圧より絶対値が小さい電圧V1となるように制御される。ドレイン電流が閾値電流を超えた場合には、JFET53の通電率を増加させることによって、ノードN1,N2間の電圧をビルトイン電圧以上の絶対値の電圧V2に変更する。この結果、JFET32をオン状態にするときにゲート・ソース間に印加されるゲート電圧の設定値が、電圧V2に変更されることになる。電圧V2が印加された場合にはJFET32のオン抵抗が減少するので、過電流によるJFET32の温度上昇を抑制することができる。このように、電流検知部90Aでドレイン電流をモニタすることによって、JFET32の発熱の原因であるドレイン電流の上昇を直接検知することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1,1A JFETの駆動装置、10 主電源、30 昇圧チョッパ(電力回路)、32 RESURF型の横型JFET、40 負荷、50 ゲート駆動部、90,90A 電流検知部。
Claims (6)
- 負荷に電力を出力する電力回路に用いられる接合型電界効果トランジスタの駆動装置であって、
前記電力回路の予め定める箇所を流れるモニタ電流を検知する電流検知部と、
前記モニタ電流の絶対値が予め定める閾値電流以下の場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第1の電圧を印加し、前記モニタ電流の絶対値が前記閾値電流を超える場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第2の電圧を印加するゲート駆動部とを備え、
前記第1の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧より小さく、
前記第2の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧以上であり、接合型電界効果トランジスタの駆動装置。 - 前記モニタ電流は、前記接合型電界効果トランジスタのドレイン電流である、請求項1に記載の接合型電界効果トランジスタの駆動装置。
- 前記モニタ電流は、前記電力回路から負荷に出力される電流である、請求項1に記載の接合型電界効果トランジスタの駆動装置。
- 前記接合型電界効果トランジスタはRESURF型のトランジスタである、請求項1〜3のいずれか1項に記載の接合型電界効果トランジスタの駆動装置。
- 前記接合型電界効果トランジスタに用いられる半導体材料のバンドギャップはシリコンのバンドギャップより大きい、請求項1〜4のいずれか1項に記載の接合型電界効果トランジスタの駆動装置。
- 負荷に電力を出力する電力回路に用いられる接合型電界効果トランジスタの駆動方法であって、
前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に印加する電圧を第1の電圧に初期設定するステップを備え、
前記第1の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧より小さく、
前記電力回路の予め定める箇所を流れるモニタ電流を検知するステップと、
前記モニタ電流の絶対値が予め定める閾値電流を超えた場合に、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に印加する電圧を前記第1の電圧から第2の電圧に変更するステップとをさらに備え、
前記第2の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のPN接合のビルトイン電圧以上である、接合型電界効果トランジスタの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257546A JP2010088272A (ja) | 2008-10-02 | 2008-10-02 | 接合型電界効果トランジスタの駆動装置および駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257546A JP2010088272A (ja) | 2008-10-02 | 2008-10-02 | 接合型電界効果トランジスタの駆動装置および駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010088272A true JP2010088272A (ja) | 2010-04-15 |
Family
ID=42251669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257546A Pending JP2010088272A (ja) | 2008-10-02 | 2008-10-02 | 接合型電界効果トランジスタの駆動装置および駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010088272A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012048981A (ja) * | 2010-08-26 | 2012-03-08 | Panasonic Electric Works Co Ltd | 照明点灯装置及びそれを用いた照明器具 |
JP2012244613A (ja) * | 2011-05-24 | 2012-12-10 | Panasonic Corp | スイッチ装置 |
JP2014171316A (ja) * | 2013-03-04 | 2014-09-18 | Mitsubishi Electric Corp | 半導体モジュール及び昇圧整流回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02208977A (ja) * | 1989-02-09 | 1990-08-20 | Nissan Motor Co Ltd | 半導体装置 |
JP2001145344A (ja) * | 1999-11-16 | 2001-05-25 | Sanken Electric Co Ltd | Dc−dcコンバータ |
JP2004236469A (ja) * | 2003-01-31 | 2004-08-19 | Kansai Electric Power Co Inc:The | 瞬時大電力供給装置 |
JP2005323413A (ja) * | 2004-05-06 | 2005-11-17 | Rohm Co Ltd | 過電流検出回路及びこれを有する電源装置 |
JP2006165387A (ja) * | 2004-12-09 | 2006-06-22 | Sumitomo Electric Ind Ltd | 双方向型電界効果トランジスタおよびマトリクスコンバータ |
JP2007288992A (ja) * | 2006-03-20 | 2007-11-01 | Hitachi Ltd | 半導体回路 |
-
2008
- 2008-10-02 JP JP2008257546A patent/JP2010088272A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02208977A (ja) * | 1989-02-09 | 1990-08-20 | Nissan Motor Co Ltd | 半導体装置 |
JP2001145344A (ja) * | 1999-11-16 | 2001-05-25 | Sanken Electric Co Ltd | Dc−dcコンバータ |
JP2004236469A (ja) * | 2003-01-31 | 2004-08-19 | Kansai Electric Power Co Inc:The | 瞬時大電力供給装置 |
JP2005323413A (ja) * | 2004-05-06 | 2005-11-17 | Rohm Co Ltd | 過電流検出回路及びこれを有する電源装置 |
JP2006165387A (ja) * | 2004-12-09 | 2006-06-22 | Sumitomo Electric Ind Ltd | 双方向型電界効果トランジスタおよびマトリクスコンバータ |
JP2007288992A (ja) * | 2006-03-20 | 2007-11-01 | Hitachi Ltd | 半導体回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012048981A (ja) * | 2010-08-26 | 2012-03-08 | Panasonic Electric Works Co Ltd | 照明点灯装置及びそれを用いた照明器具 |
JP2012244613A (ja) * | 2011-05-24 | 2012-12-10 | Panasonic Corp | スイッチ装置 |
JP2014171316A (ja) * | 2013-03-04 | 2014-09-18 | Mitsubishi Electric Corp | 半導体モジュール及び昇圧整流回路 |
US9479049B2 (en) | 2013-03-04 | 2016-10-25 | Mitsubishi Electric Corporation | Semiconductor module and boost rectifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8816751B2 (en) | Inductive load power switching circuits | |
US8994442B2 (en) | Switching circuit and controller circuit | |
US20080186004A1 (en) | High-Frequency Power MESFET Boost Switching Power Supply | |
US20080191679A1 (en) | High-Frequency Buck Converter that Includes a Cascode MESFET-MOSFET Power Switch | |
US20080068868A1 (en) | Power MESFET Rectifier | |
JP6255766B2 (ja) | ゲート駆動回路 | |
JP2007215389A (ja) | パワー半導体素子とこれを用いた半導体回路 | |
US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
CN108631759B (zh) | 晶体管器件 | |
US10475909B2 (en) | Electric assembly including a bipolar switching device and a wide bandgap transistor | |
US10886909B2 (en) | Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device | |
JP5151881B2 (ja) | 接合型電界効果トランジスタの駆動装置および駆動方法 | |
JP2007082351A (ja) | 電力変換装置 | |
WO2019207977A1 (ja) | ゲート駆動回路およびゲート駆動方法 | |
US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
JP2010088272A (ja) | 接合型電界効果トランジスタの駆動装置および駆動方法 | |
JP4853928B2 (ja) | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 | |
JP2018049950A (ja) | 半導体装置及び半導体装置の制御方法 | |
WO2016030998A1 (ja) | 電力変換装置、モータ装置および逆変換器モジュール | |
US11271547B2 (en) | Gate drive circuit, drive device, semiconductor device, and gate drive method | |
US11489521B2 (en) | Power transistor module and controlling method thereof | |
TWI785469B (zh) | 功率電晶體模組及其控制方法 | |
CN109075781B (zh) | 电力用半导体元件的驱动电路以及电动机驱动装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121002 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130212 Free format text: JAPANESE INTERMEDIATE CODE: A02 |