TW201427001A - 階梯溝渠式金氧半場效電晶體及其製造方法 - Google Patents

階梯溝渠式金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201427001A
TW201427001A TW101148427A TW101148427A TW201427001A TW 201427001 A TW201427001 A TW 201427001A TW 101148427 A TW101148427 A TW 101148427A TW 101148427 A TW101148427 A TW 101148427A TW 201427001 A TW201427001 A TW 201427001A
Authority
TW
Taiwan
Prior art keywords
stepped
trench
region
semiconductor region
recess
Prior art date
Application number
TW101148427A
Other languages
English (en)
Other versions
TWI520337B (zh
Inventor
Cheng-Tyng Yen
Chien-Chung Hung
Young-Shying Chen
Chwan-Ying Lee
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101148427A priority Critical patent/TWI520337B/zh
Priority to US13/888,392 priority patent/US8841721B2/en
Publication of TW201427001A publication Critical patent/TW201427001A/zh
Application granted granted Critical
Publication of TWI520337B publication Critical patent/TWI520337B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

一種階梯溝渠式金氧半場效電晶體，包括漂移層、第一半導體區、階梯式閘極以及浮置區。漂移層具有第一導電型。第一半導體區具有第二導電型，位於漂移層的第一表面上，其中漂移層與第一半導體區之中具有階梯式閘極溝渠。階梯式閘極溝渠至少包括第一凹槽與第二凹槽，其中第一凹槽自第一半導體區延伸到漂移層，第二凹槽位於漂移層中且位於第一凹槽的底部，且第二凹槽的尺寸小於第一凹槽的尺寸。階梯式閘極位於階梯式閘極溝渠之中。浮置區具有第二導電型，位於第二凹槽的底部的漂移層中。

Description

階梯溝渠式金氧半場效電晶體及其製造方法
本發明是有關於一種金氧半導體元件及其製造方法，且特別是有關於一種溝渠式金氧半場效電晶體及其製造方法。
為符合低碳排放及提升能源效率之新一代的標準，功率元件在新世代電子產品或是電力系統中所扮演的角色日益重要。在目前以綠能為訴求主軸的產業中，例如電動/混合電動車(EV/HEV)、電力分配(Distributed Power)與智慧電網系統(Smart Grid)、風力(Wind Power)與太陽能發電(PhotoVoltaic System)等之應用，往往元件耗能及能源轉換的效率成為節省的主要關鍵。
現階段這些應用主要採取以Si為基礎的元件(如Si-SBD、Si-MOSFET、Si-IGBT)，然而這類元件熱阻係數大，往往散熱是一大問題，其散熱模組佔據系統相當大的空間，且元件擁有較差的導通與切換能源損失。
本發明提出一種階梯溝渠式金氧半場效電晶體，包括漂移層、第一半導體區、第二半導體區、階梯式閘極、浮置區、絕緣層以及源極區。漂移層具有第一導電型。第一半導體區具有第二導電型，位於漂移層的第一表面上。第 二半導體區具有第一導電型，位於漂移層的第二表面上。漂移層與第一半導體區之中具有階梯式閘極溝渠。階梯式閘極溝渠至少包括第一凹槽與第二凹槽，其中第一凹槽自第一半導體區延伸到漂移層，第二凹槽位於漂移層中且位於第一凹槽的底部，且第二凹槽的尺寸小於第一凹槽的尺寸。階梯式閘極位於階梯式閘極溝渠之中。絕緣層位於階梯式閘極溝渠之中，隔絕階梯式閘極與第一半導體區、階梯式閘極與漂移層以及階梯式閘極與浮置區。浮置區具有第二導電型，位於第二凹槽的底部的漂移層中。源極區具有第一導電型，位於階梯式閘極溝渠之側壁周圍的第一半導體區之中，當閘極電壓(gate voltage，Vds)大於臨界電壓(threshold voltage，Vth)時，源極區與漂移層之間沿著階梯式閘極溝渠側壁的第一半導體區之中形成通道。
本發明還提出一種階梯溝渠式金氧半場效電晶體的製造方法，包括於漂移層上形成第一半導體區，其中漂移層形成於第二半導體區上，其中漂移層以及第二半導體區具有第一導電型。第一半導體區具有第二導電型。接著，於漂移層與第一半導體區之中形成階梯式閘極溝渠，階梯式閘極溝渠至少包括第一凹槽與第二凹槽，其中第一凹槽自第一半導體區延伸到漂移層，第二凹槽位於漂移層中且位於第一凹槽的底部，且第二凹槽的尺寸小於第一凹槽的尺寸。於階梯式閘極溝渠之側壁的第一半導體區之中形成源極區，當閘極電壓大於臨界電壓時，源極區與漂移層之間沿著階梯式閘極溝渠側壁的第一半導體區之中形成通 道。於第二凹槽的底部的漂移層中形成浮置區，浮置區具有第二導電型。於階梯式閘極溝渠之中形成絕緣層，以隔絕階梯式閘極與第一半導體區、階梯式閘極與漂移層及階梯式閘極與浮置區。然後，於階梯式閘極溝渠之中形成階梯式閘極。
為讓本發明之上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
寬能隙材料(例如是SiC)擁有高熱導係數，其熱導係數為Si之三倍之多，因而可正常操作在更高溫環境上，故有利於散熱模組之小型化，以開發出重量體積更輕巧的系統。此外，SiC的臨界崩潰電場大，耐壓高，使得設計元件時可採用掺雜濃度較高且厚度較薄的耐壓層，使元件具有較低的導通電阻，降低其操作損耗；且SiC的本徵載子濃度遠低於Si，因而可以擁有較低的漏電流特性，這也使得SiC擁有近乎零的快速反向回復時間，而可達成更低的切換損耗。一般而言，以SiC元件取代Si元件，則電力系統整體的功率損耗能夠有效地降低一半之多。
在中高功率應用的EV/HEV中關鍵的馬達驅動模組(Motor Drivers)，以及光電/智慧電網(PV/Smart Grid)中關鍵的功率逆變器(PV Inverters)內，包含許多的電晶體開關以及二極體元件，這些元件的額定電壓(voltage rating)區分為600V、1200V及1700V等，目前已開始以 Si-IGBT搭配SiC蕭基特二極體(Schottky Diode)的方式，取代傳統全部由Si元件所組成的方式，以提升模組的效率，降低功率消耗並縮小體積。然而在這樣的模組內，由於Si-IGBT屬雙極性元件，其反向回復電流無法快速的消失而產生切換功率之損耗，此一關鍵的元件，若以單極性之多數載子(majority carrier)元件SiC DMOSFET(或稱SiC DMOS)，則可以提升切換速度，降低切換時之功率損耗。但在導通電流(電阻)特性上，SiC DMOSFET會不如雙載子的IGBT元件，因此必須在增大元件耐壓之際同時設法降低其導通電阻(Rds(on))，以利加速元件的取代及擴大其於功率產品的應用範圍。
本發明的階梯溝渠式金氧半場效電晶體之汲極端位於底部，源極位於上方，導通電流為上下之垂直流動，可提升元件處理之功率。DMOS的通道在水平方向，藉由閘極來控制下方的通道。為了進一步提升通道面積，本發明採用階梯式閘極溝渠式MOSFET結構，藉由溝渠側壁之垂直通道，以大幅提升通道之面積，降低導通時之電阻。
一般而言，從水平通道元件改變為垂直通道元件，其電阻值降為原先之1/4~1/7，對於功率系統整體的能量耗損，與產品的成本，均可得到大幅的改善。然而，溝渠式MOSFET在溝渠底部及底角處的電場非常高(可達15 MV/cm)。本發明實施之階梯溝渠式金氧半場效電晶體的閘極形成於階梯式閘極溝渠(階梯式閘極溝渠具有大小不同的凹槽)中，並且在階梯式閘極溝渠的小凹槽底部形成 浮置區。浮置區可以在反向操作時，利用pn接面所形成的空乏區屏障閘介電層的電場，增加元件的可靠度，且可以在順向操作時，避免小凹槽底部浮置區對導通電阻Rds(on)之影響。
以下將配合圖式詳細說明本發明之階梯溝渠式金氧半場效電晶體。
圖1A至1E分別是依照本發明實施例所繪示之一種階梯溝渠式金氧半場效電晶體的剖面示意圖。
請參照圖1A，本發明之階梯溝渠式金氧半場效電晶體包括漂移層12、第一半導體區14、第二半導體區16、階梯式閘極18、浮置區20以及源極區22。階梯溝渠式金氧半場效電晶體可以更包括第一導體層32、第二導體層34與第三導體層36。
漂移層12具有第一導電型。在本實施例中，漂移層12為n型。漂移層12的第一表面12a與第一半導體區14接觸；漂移層12的第二表面12b與第二半導體區16接觸。漂移層16的厚度與濃度可依所欲應用之額定功率而定，在一實施例中，目標額定功率為1200V時，漂移層12的厚度例如是11μm，濃度例如是6×1015 cm-3。漂移層12的材料可以是半導體或是半導體化合物。在本實施例中，漂移層12為例如是具有4H晶型之碳化矽(4H-SiC)。
第一半導體區14具有第二導電型，位於漂移層12的第一表面12a上並與其接觸。第一半導體區14做為基體區，其中更可在第一半導體區14表面形成第一摻雜區44， 其具有第二導電型且具有高摻雜濃度，以形成良好之基體接觸(body contact)。在本實施例中，第一半導體區14為p型，第一摻雜區44為p+。第一半導體區14的厚度與濃度可依所欲應用之額定功率，依漂移層16之設計濃度而定，其在一實施例中，第一半導體區14的p型摻雜濃度例如是6×1016cm-3，厚度例如是1.5μm，第一摻雜區44之表面摻雜濃度例如大於1×1019cm-3。第一半導體區14例如是磊晶層。第一半導體區14的材料可以是半導體或是半導體化合物。在本實施例中，第一半導體區14為p型4H碳化矽。
第二半導體區16具有第一導電型，與漂移層12的第二表面12b接觸，做為汲極區。第二半導體區16的材料可以是半導體或是半導體化合物。在本實施例中，第二半導體區16為n+型碳化矽。在本實施例中，第二半導體區16的n型摻雜濃度高於漂移層12中的n型摻雜濃度。在一實施例中，第二半導體區16例如是n型摻雜濃度大於1×1019 cm-3的4H碳化矽基板，以磊晶方式成長濃度與厚度如前述漂移層12之n型碳化矽，其中在磊晶時，可於第二半導體區16與漂移層12間成長一緩衝層(未繪示)，以減少漂移層12中之缺陷。
源極區22具有第一導電型，位於階梯式閘極溝渠26側壁的第一半導體區14之中，當閘極電壓(gate voltage，Vds)大於臨界電壓(threshold voltage，Vth)時，源極區22與漂移層12之間沿著階梯式閘極溝渠26各側壁的第一半導體區14之中形成通道23。在本實施例中，源極區22為 n型，且源極區22的n型摻雜濃度高於漂移層12中的n型摻雜濃度。在一實施例中，源極區22的n型摻雜濃度例如是大於1×1019 cm-3。
漂移層12與第一半導體區14之中具有階梯式閘極溝渠26。階梯式閘極溝渠26至少包括第一凹槽28與第二凹槽30。第一凹槽28自第一半導體區14延伸到漂移層12。第二凹槽30位於漂移層12中且位於第一凹槽28的底部，且第二凹槽30的尺寸W2小於第一凹槽28的尺寸W1。第一凹槽28與第二凹槽30之尺寸可以依應用之額定功率所設計使用之漂移層12第一半導體區14之濃度與厚度而定。第一凹槽28與第二凹槽30的寬度差為d=(W1-W2)/2。在一實施例中，第一凹槽28與第二凹槽30的寬度差d為0.1μm至0.5μm。在一實施例中，第一凹槽28的尺寸W1例如是1.6μm，深度H1例如是1.8μm，第一凹槽28底部距離漂移層12第一表面12a的距離d1例如是0.3μm；第二凹槽30的尺寸W2例如是1μm，深度d2例如是0.6μm。第一凹槽28的側壁與漂移層12的第一表面12a的夾角為α。第二凹槽30的侧壁與第一凹槽28底部表面的夾角為β。夾角α例如是45度α135度；夾角β例如是45度β135度。在圖1A的實施例中，α與β分別約為90度，但本發明並不限於此。請參照圖1B，在一實施例中，第一凹槽28為上下等寬的開口，夾角α與底角γ分別為90度；第二凹槽30為上寬下窄之開口，其中90度<β,δ135度。另外，第一凹槽28的底角γ與第二凹槽30的底角δ也可以分別是 圓角(如圖1C所示)。
請繼續參照圖1A，階梯式閘極18位於階梯式閘極溝渠26之中。階梯式閘極18的材料包括導體材料，例如是金屬、合金、n型摻雜多晶矽、p型摻雜多晶矽、金屬矽化物或其組合而成之堆疊層。金屬例如是鎳(Ni)、鈦(Ti)、鉬(Mo)、鋁(Al)、鈀(Pd)、鉑(Pt)等。合金例如是鈦鎢合金(TiW)、鎳鈦合金(NiTi)、氮化鈦(TiN)或氮化鉬(MoN)等。金屬矽化物例如是含前述金屬或合金經適當熱處理後所形成之金屬矽化物。
請繼續參照圖1A，絕緣層17位於階梯式閘極溝渠26之中，做為閘介電層，隔絕階梯式閘極18與第一半導體區14、漂移層12、浮置區20以及第一導體層32。絕緣層17的材料例如是常見之閘極介電材料或是高介電常數材料。常見之閘極例如是氧化矽或氮氧化矽。高介電常數材料是指介電常數高於4的介電材料，例如是HfO2、HfAlO、HfW2、Al2O3或Si3N4。在圖1A中，在第一凹槽28與第二凹槽30之中的絕緣層17具有相同的厚度。然而，本發明並不限於此，在第一凹槽28與第二凹槽30之中的絕緣層17也可以具有不同的厚度。請參照圖1D，在一實施例中，第一凹槽28底部之絕緣層17a的厚度大於第一凹槽28側壁之絕緣層17b的厚度；第二凹槽30中絕緣層17c之厚度大於或等於第一凹槽28底部之絕緣層17a之厚度。
請繼續參照圖1A，浮置區20具有第二導電型。在本實施例中，浮置區20為p型。浮置區20至少位於第二凹 槽30的底部的漂移層12中。在一實施例中，浮置區20僅位於第二凹槽30的底部，未延伸至第二凹槽30的部分側壁，使第二凹槽30的底角δ裸露出來(未繪示)。在另一實施例中，浮置區20位於第二凹槽30的底部，且更延伸至第二凹槽30的部分側壁，以包覆第二凹槽30的底角δ。浮置區20的尺寸W3大於第二凹槽30的尺寸W2，但浮置區20的側壁輪廓沒有延伸到通道23下方。在一實施例中，浮置區20與漂移層12所形成之pn接面(junction)最寬處與第一凹槽28的側壁之間的距離d3例如是0.1μm。浮置區20的摻雜濃度例如是大於1×1018cm-3。在圖1A中，階梯式閘極溝渠26是以包括第一凹槽28與第二凹槽30來表示，然而，本發明並不以此為限，階梯式閘極溝渠26也可以包含3個或更多個尺寸不同之縱向沿伸之凹槽。
請繼續參照圖1A，第一導體層32位於第一半導體區14上，與源極區22電性連接，做為源極接觸金屬層，與源極區22間形成歐姆接觸。第一導體層32與第一半導體區14之間可以絕緣材料形成一隔絕層(未繪示)，其中第一導體層32再藉由接觸通孔(contact hole)等方式與源極區22電性連接，藉以提供良好之閘極源極隔絕(gate-source isolation)，在一實施例中，此隔絕層例如為厚度1μm之氧化矽。第二導體層34位於第二半導體區16的表面上，做為汲極接觸金屬層，與第二半導體區16(汲極區)形成歐姆接觸，其中第二半導體區16位於漂移層12與第二導體層34之間。第三導體層36與階梯式閘極18電性連接。第 一導體層32、第二導體層34與第三導體層36的材料可以各自分別是金屬、合金或是金屬矽化物，或是以上材料堆疊組合而成，例如是鋁、鋁合金、鈦鎢合金或是矽化鎳。在一實施例中，第一導體層32與第二導體層34的材料分別為金屬矽化物，例如是矽化鎳，分別與源極區22的表面以及第二半導體層16的背面形成歐姆接觸；第三導體層36的材料為金屬，例如是鋁。階梯式閘極18可以是高摻雜濃度之多晶矽，例如是n型多晶矽。
請參照圖1E，本發明之階梯溝渠式金氧半場效電晶體可以更包括第二摻雜區24，其具有第一導電型。在本實施例中，第二摻雜區24為n型。第二摻雜區24位於第一凹槽28側壁的第一半導體區14中，用以降低或調整通道23的阻值。
本揭露所述之n型係指具有n型摻雜。n型摻雜可以是VA族離子，例如是氮離子、砷離子或是磷離子。P型係指具有p型摻雜。p型摻雜可以是IIIA族離子，例如是硼離子或是鋁離子。
圖2A至圖2E是依照本發明實施例所繪示之一種階梯溝渠式金氧半場效電晶體的製造流程剖面示意圖。
請參照圖2A，上述第二半導體區16可以是基底10的一部分。基底10例如是半導體或是半導體化合物。在本實施例中，第二半導體區16例如是n+碳化矽，其厚度例如是350μm，第二半導體區16亦可進行研磨，減少其厚度至例如50μm，以降低元件之導通電阻Rds(on)。漂移層 12可以是形成在基底10中的摻雜區。在本實施例中，漂移層12可以透過磊晶的方式形成於第二半導體區16上，漂移層12的厚度依應用而定，例如是1至100μm。之後，可以透過磊晶或摻雜的方式在漂移層12上形成上述第一半導體區14。其後，可以離子植入的方式在第一半導體區14表面形成第一摻雜區44，第一摻雜區44具有第二導電型且具有高摻雜濃度，以形成良好之基體接觸(body contact)。
請參照圖2B，其後，再於漂移層12與第一半導體區14之中形成上述階梯式閘極溝渠26。階梯式閘極溝渠26至少包括第一凹槽28與第二凹槽30。形成階梯式閘極溝渠26的方法可以採用任何已知的方法，可以先形成第一凹槽28，再形成第二凹槽30；亦可以先形成第二凹槽30，再形成第一凹槽28。在一實施例中，可以先形成由鎳金屬與氧化矽所組成的複合硬罩幕層，利用微影與蝕刻製程將圖案轉移至複合硬罩幕層，使用例如含SF6之氣體，以複合硬罩幕層蝕刻第二凹槽30至部分深度，再以適當之氣體，例如含CF4之氣體，藉由氧化矽與鎳之蝕刻選擇比(使氧化矽之蝕刻率大於鎳)，以自對準的方式於氧化矽硬罩幕層形成欲形成第一凹槽28所需之開口寬度，再使用另一氣體，例如含CO/NH3之氣體混合物，藉由氧化矽硬遮罩移除暴露之鎳硬罩幕層，最後再以例如含SF6之氣體蝕刻形成第一凹槽28與第二凹槽30之目標深度；在另一實施例中，可以先透過微影與蝕刻製程形成第一凹槽28，然後再 透過另一微影與蝕刻製程於第一凹槽28的底部形成第二凹槽30。在又一實施例中，可以先透過微影與蝕刻製程，形成從第一半導體區14延伸到漂移層12的窄凹槽，然後再透過另一微影與蝕刻製程形成第一凹槽28，留下位於第一凹槽28下方的窄凹槽即為第二凹槽30。
請參照圖2C，然後，進行多個離子植入製程，包括第一離子植入製程、第二離子植入製程。第一離子植入製程，用以在階梯式閘極溝渠26側壁的第一半導體區14之中形成源極區，當閘極電壓(gate voltage，Vds)大於臨界電壓(threshold voltage，Vth)時，源極區22與漂移層12之間沿著階梯式閘極溝渠26側壁的第一半導體區14之中形成通道23。第二離子植入製程，用以在第二凹槽30的底部的該漂移層12中形成浮置區20，浮置區20具有上述第二導電型。在另一實施例中，可再藉由第三離子植入製程，在第一凹槽28側壁的第一半導體區14中形成第二摻雜區24；或以磊晶製程在第一凹槽28側壁形成與第一半導體區14接觸之第二摻雜區24，第二摻雜區24具有第一導電型。上述第一離子植入製程、第二離子植入製程以及第三離子植入製程或磊晶製程的順序可以依照實際的需要調整。
請參照圖2D，之後，於階梯式閘極溝渠26之中形成絕緣層17，以隔絕後續形成之階梯式閘極18與第一半導體區14、漂移層12及浮置區20。絕緣層17可以利用熱氧化法或是化學氣相沉積法形成，形成絕緣層17前可進行適當之清洗或犧牲氧化製程，以改善絕緣層17與半導體之間 的介面。絕緣層17形成後可進行適當之退火(annealing)製程，以改善絕緣層之介面缺陷密度(trap density)。其後，於階梯式閘極溝渠26之中形成階梯式閘極18。階梯式閘極18可以透過物理或化學氣相沉積法沉積，之後，再例如藉由回蝕刻製程來移除階梯式閘極溝渠26以外的部分。
請參照圖2E，然後，於漂移層12上形成第一導體層32，於第二半導體區16的表面上形成第二導體層34，並且形成與階梯式閘極18電性連接的第三導體層36。
圖3是依照本發明另一實施例所繪示之一種階梯溝渠式金氧半場效電晶體的剖面示意圖。
請參照圖3，本實施例之階梯溝渠式金氧半場效電晶體除了包括上述漂移層12、第一半導體區14、第二半導體區16、階梯式閘極18、絕緣層17、浮置區20、源極區22、第一導體層32、第二導體層34以及第三導體層36之外，還包括源極溝渠38且源極溝渠38具有導體材料40並且在源極溝渠38底部具有第三摻雜區42。源極溝渠38鄰近源極區22，自第一半導體區14之表面向下延伸至漂移層12，且其深度大於階梯式閘極溝渠26的深度。導體材料40與第二導體層34電性連接。導體材料40例如是金屬、合金、摻雜多晶矽、金屬矽化物或其組合而成之堆疊層。第三摻雜區42具有第二導電型。在本實施例中，第三摻雜區42為p型。p型摻雜濃度例如是大於1×1017/cm3。
上述圖3之階梯溝渠式金氧半場效電晶體可以依照圖2A至圖2E之製造方法來製造，但在形成第一導體層32 之前，還包括在鄰近源極區22處形成源極溝渠38，源極溝渠38自第一半導體區14之表面向下延伸至漂移層12，且深度大於階梯式閘極溝渠26的深度。並且還在源極溝渠38底部形成第三摻雜區42，第三摻雜區42具有第二導電型。此外，還在源極溝渠38中形成導體材料40，源極溝渠38的側壁形成絕緣材料39，以隔絕導體材料40與漂移層12、第一半導體區14以及第一摻雜區44。源極溝渠38可以透過微影與蝕刻製程來形成。第三摻雜區42例如藉由離子植入的方式來形成。絕緣材料39可藉由沉積絕緣材料層再進行回蝕刻的方式形成。絕緣材料39例如是氧化矽。導體材料40可以透過化學氣相沉積法沉積，之後，再藉由回蝕刻製程來移除源極溝渠38以外的部分。導體材料40例如是p型多晶矽或鎢。
實施例一
提供摻雜氮且為摻雜濃度1×1020 cm-3之基底(SiC)，基底為n+半導體區，厚度350μm。接著，在基底上形成漂移層，厚度11μm，摻雜濃度6×1015cm-3。之後，在漂移層上形成p型基極區，p型基極區的摻質為鋁，厚度1.6μm，濃度5×1018cm-3，並以鋁離子植入形成濃度1×1019 cm-3之p+摻雜區。其後，形成階梯式閘極溝渠，其包含兩凹槽，其中第一凹槽深度1.8μm寬度2μm；第二凹槽深度(自p型基極區表面算起)2μm，寬(位於第一凹槽底部之位置)1.5μm。接著，形成n+源極植入區，其摻雜包括氮或磷， 濃度1×1019cm-3。之後，於第二凹槽下方形成浮置區，其摻雜包括鋁，深度0.5μm，濃度3×1018cm-3。繼之，於階梯式閘極溝渠內形成閘氧化層(閘介電層)，閘氧化層厚度50nm。接著形成階梯式閘極。階梯式閘極的材料為臨場摻雜多晶矽。然後，形成源極接觸金屬層，其為矽化鎳，與源極區形成歐姆接觸；形成汲極接觸金屬，其材料為矽化鎳，與基底的背面形成歐姆接觸；形成閘極接觸金屬，其為100nm之TiW；在源極接觸金屬層上形成頂金屬層(未繪示)，其材料為鋁，厚度4μm。
實施例二
請參照圖1D，形成如實施例一之階梯溝渠式金氧半場效電晶體，其中階梯式閘極溝渠內所形成之閘氧化層的厚度不同，其中第一凹槽側壁的氧化層的厚度為50nm，第一凹槽底部的氧化層厚度為100nm，第二凹槽的氧化層厚度200nm。例如先於溝渠均勻沉積厚度100nm之氧化層，填入光阻，移除第一凹槽內之光阻，蝕刻第一凹槽側壁及底部之氧化層，去除第二凹槽內之光阻，接著重複此方式沉積100nm厚度之氧化矽並移除部分側壁上之氧化矽，以達到如上所述之厚度；或使用選擇性沉積，先於溝渠內形成一沉積阻礙層，移除底部之阻礙層，使後續使用化學氣相沉積時，具阻礙層之側壁沉積速度較慢，重複此方式而形成如上述不同厚度之氧化層。
實施例三
請參照圖1A，形成如實施例一之階梯溝渠式金氧半場效電晶體，但是浮置區至少包覆第二凹槽之底部及部分側邊。
實施例四
請參照圖1C，形成如實施例一之階梯溝渠式金氧半場效電晶體，但是階梯式閘極溝渠的第一凹槽與第二凹槽的底角，以及第一凹槽與第二凹槽相接處均為圓角。
實施例五
請參照圖1E，形成如實施例一之階梯溝渠式金氧半場效電晶體，但是在形成階梯式閘極溝渠之後，還在第一凹槽的側壁摻雜氮離子形成n型摻雜層(第二摻雜層)，該n型摻雜層例如為厚度0.1μm，施體(donor)濃度1×1016/cm3。
實施例六
請參照圖1B，形成如實施例一之階梯溝渠式金氧半場效電晶體，但是第二凹槽為上寬下窄之開口，上部寬(位於第一凹槽底部之位置)1.5μm，底部寬0.5μm，深度(自表面算起)2μm。
實施例七
請參照圖3，依照實施例一之方法形成階梯溝渠式金 氧半場效電晶體，但是還在源極區形成源極溝渠，並於源極溝渠底部摻雜鋁形成p型源極植入區(或稱為摻雜區)，其摻雜為氮或磷，濃度1×1018cm-3。並且在源極溝渠中填入導體材料例如p型多晶矽或鎢。
實驗例1~5
依照本發明第一實施例製作具有雙凹槽之階梯溝渠式n型金氧半場效電晶體，其第二凹槽底部有p型浮置區，第一實驗例至第五實驗例中第一凹槽與第二凹槽的寬度差d=(W1-W2)/2分別為0.1、0.2、0.3、0.4及0.5μm，其中第三實驗例中電力線的分布模擬結果如圖4A所示，電場強度的分布模擬結果如圖4B所示。實驗例1-5中元件內的最大電場分別列於表1。其電流電壓曲線之比較如圖7所示。
比較例1
製作具有單凹槽之溝渠式金氧半場效電晶體，且其單凹槽底部無p型浮置區，反向電壓1200V時其電力線的分布模擬結果如圖5A所示，其元件內的最大電場位於閘介電層內。溝槽底部電場強度的分布模擬結果如圖5B所示。達12.5MV/cm。電流電壓曲線如圖7所示。
比較例2
製作具有單凹槽之溝渠式金氧半場效電晶體，其單凹槽底部有p型浮置區，其電力線的分布模擬結果如圖6A 所示，元件內最大電場降為4.4MV/cm，電場最大處位於p型浮置區與n型漂移層所形成的pn接面。溝槽底部電場強度的分布模擬結果如圖6B所示，閘介電層中的最大電場為降為2.9MV/cm。電流電壓曲線如圖7所示。
由圖5A、圖5B、圖7以及表1的結果顯示元件在反向操作時，電場明顯集中於溝渠的底角。在反向電壓1200V時，閘介電層的電場達到12.5MV/cm。
由圖6A、圖6B、圖7以及表1的結果顯示在溝渠的底部形成p型浮置區，則因為pn接面對電場的屏蔽，可使閘介電層中的電場降到3 MV/cm以下，但對順向電流的影響大。
由圖4A、圖4B、圖7以及表1的結果顯示，階梯式閘極溝渠，則可以在影響順向電流最小的情形下，屏蔽閘介電層的電場，使元件中的最大電場(位於p型浮置區與n 型漂移層所形成的pn接面)降到4.3 MV/cm，閘介電層中的電場降到3 MV/cm以下，以有效保護階梯式閘極溝渠底角之閘介電層。
由圖4A、5A、6A以及表1的結果顯示在單凹槽/第二凹槽底部形成p型浮置區可以在反向操作時，利用pn接面所形成的空乏區屏障閘介電層的電場，使其在反向電壓1200V時元件內最大電場由12.5MV/cm，降為4.3MV/cm，且由圖4B、5B、6B的結果顯示在單凹槽/第二凹槽底部形成P型浮置區可以降低單凹槽/第二凹槽底角的電場。因此可以降低閘介電層的損害，增加元件的可靠度。
由圖7的結果顯示具有雙凹槽之階梯溝渠式金氧半場效電晶體的導通電阻Rds(on)與第一凹槽的寬度與第二凹槽寬度之差(即d=(W1-W2)/2)有關，當第一凹槽的寬度與第二凹槽寬度相差較大時，Rds(on)可接近不受凹槽底部浮置區影響之理想值。實際應用時可針對元件應用之規格，進行最佳化。
綜合以上所述，本發明實施之階梯溝渠式金氧半場效電晶體的閘極形成於階梯式閘極溝渠(階梯式閘極溝渠具有大小不同的凹槽)中，並且在階梯式閘極溝渠的小凹槽底部形成浮置區。由於浮置區是形成在小凹槽的下方，其尺寸小於大凹槽的尺寸，可以在反向操作時，在pn接面形成的空乏區，以屏障閘介電層的電場，增加元件的可靠度。另外，由於大凹槽的尺寸大於小凹槽，且浮置區的側壁沒有延伸到通道下方，因此則可以在順向操作時，避免小凹 槽底部之浮置區對導通電阻Rds(on)之影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基底
12‧‧‧漂移層
12a‧‧‧第一表面
12b‧‧‧第二表面
14‧‧‧第一半導體區
16‧‧‧第二半導體區
17、17a、17b、17c‧‧‧絕緣層
18‧‧‧階梯式閘極
20‧‧‧浮置區
22‧‧‧源極區
23‧‧‧通道
24‧‧‧第二摻雜區
26‧‧‧階梯式閘極溝渠
28‧‧‧第一凹槽
30‧‧‧第二凹槽
32‧‧‧第一導體層
34‧‧‧第二導體層
36‧‧‧第三導體層
38‧‧‧源極溝渠
39‧‧‧絕緣材料
40‧‧‧導體材料
42‧‧‧第三摻雜區
44‧‧‧第一摻雜區
d‧‧‧第一凹槽與第二凹槽的寬度差
d1、d3‧‧‧距離
W1、W2、W3‧‧‧尺寸
H1‧‧‧深度
d2‧‧‧深度
α、β‧‧‧夾角
γ、δ‧‧‧底角
圖1A至1E分別是依照本發明實施例所繪示之一種階梯溝渠式金氧半場效電晶體的剖面示意圖。
圖2A至2E是依照本發明實施例所繪示之一種階梯溝渠式金氧半場效電晶體的製造方法的流程剖面示意圖。
圖3是依照本發明另一實施例所繪示之一種階梯溝渠式金氧半場效電晶體的剖面示意圖。
圖4A是依照本發明實驗例1之具有雙凹槽以及p型浮置區之階梯溝渠式金氧半場效電晶體之電力線的分布圖。
圖4B是依照本發明實驗例1之具有雙凹槽以及p型浮置區之階梯溝渠式金氧半場效電晶體之電場強度的分布圖。
圖5A是依照本發明比較例1之具有單凹槽但無p型浮置區之溝渠式金氧半場效電晶體之電力線的分布圖。
圖5B是依照本發明比較例1之具有單凹槽但無p型浮置區之溝渠式金氧半場效電晶體之電場強度的分布圖。
圖6A是依照本發明比較例2之具有單凹槽以及p型 浮置區之溝渠式金氧半場效電晶體之電力線的分布圖。
圖6B是依照本發明比較例2之具有單凹槽以及p型浮置區之溝渠式金氧半場效電晶體之電場強度的分布圖。
圖7是依照本發明實驗例1至5以及比較例1至2之溝渠式金氧半場效電晶體之電流電壓曲線。
10‧‧‧基底
12‧‧‧漂移層
12a‧‧‧第一表面
12b‧‧‧第二表面
14‧‧‧第一半導體區
16‧‧‧第二半導體區
17‧‧‧絕緣層
18‧‧‧階梯式閘極
20‧‧‧浮置區
22‧‧‧源極區
23‧‧‧通道
26‧‧‧階梯式閘極溝渠
28‧‧‧第一凹槽
30‧‧‧第二凹槽
32‧‧‧第一導體層
34‧‧‧第二導體層
36‧‧‧第三導體層
44‧‧‧第一摻雜區
d‧‧‧第一凹槽與第二凹槽的寬度差
d1、d3‧‧‧距離
d2‧‧‧深度
W1、W2、W3‧‧‧尺寸
H1‧‧‧深度
α、β‧‧‧夾角
γ、δ‧‧‧底角

Claims (20)

  1. 一種階梯溝渠式金氧半場效電晶體，包括：一漂移層，其具有一第一導電型；一第一半導體區，其具有一第二導電型，位於該漂移層的一第一表面上，其中該漂移層與該第一半導體區之中具有一階梯式閘極溝渠，該階梯式閘極溝渠至少包括一第一凹槽與一第二凹槽，其中該第一凹槽自該第一半導體區延伸到該漂移層，該第二凹槽位於該漂移層中且位於該第一凹槽的底部，且該第二凹槽的尺寸小於該第一凹槽的尺寸；一第二半導體區，具有該第一導電型，位於該漂移層的一第二表面上；一階梯式閘極，位於該階梯式閘極溝渠之中；以及一絕緣層，位於該階梯式閘極溝渠之中，隔絕該階梯式閘極與該第一半導體區、該階梯式閘極與該漂移層以及該階梯式閘極與該浮置區；一浮置區，具有該第二導電型，位於該第二凹槽的底部的該漂移層中；以及一源極區，具有該第一導電型，位於該階梯式閘極溝渠之側壁周圍的該第一半導體區之中，當一閘極電壓(gate voltage，Vds)大於一臨界電壓(threshold voltage，Vth)時，該源極區與該漂移層之間沿著該階梯式閘極溝渠側壁的該第一半導體區之中形成一通道。
  2. 如申請專利範圍第1項所述之階梯溝渠式金氧半 場效電晶體，其中該第一凹槽底部之該絕緣層厚度大於該第一凹槽側壁之該絕緣層，該第二凹槽中該絕緣層之厚度大於或等於該第一凹槽底部之該絕緣層之厚度。
  3. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，其中該第二凹槽為上寬下窄之開口。
  4. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，更包括一第一摻雜區，具有該第二導電型，自該第一半導體區之表面延伸至該第一半導體區中。
  5. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，更包括一第二摻雜區，具有該第一導電型，位於該第一凹槽側壁的該第一半導體區中。
  6. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，更包括：一第一導體層，位於該漂移層上，與該源極區電性連接；以及一第二導體層，位於該第二半導體區的表面上，其中該第二半導體區位於該漂移層與該第二導體層之間。
  7. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，其中該浮置區更延伸至該第二凹槽之部分側壁，以包覆該第二凹槽的底角。
  8. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，更包括：一源極溝渠，鄰近該源極區，自該第一半導體區之表面向下延伸至該漂移層，且深度較大於該階梯式閘極溝渠 的深度；一導體材料，位於該源極溝渠中；一絕緣材料，位於該源極溝渠之側壁與該導體材料之間；以及一第三摻雜區，具有該第二導電型，位於該源極溝渠底部。
  9. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，其中該第一凹槽之底角為圓角。
  10. 如申請專利範圍第1項所述之階梯溝渠式金氧半場效電晶體，其中該第二凹槽之底角為圓角。
  11. 一種階梯溝渠式金氧半場效電晶體的製造方法，包括：於一漂移層上形成一第一半導體區，其中該漂移層位於一第二半導體區中，其中該漂移層以及該第二半導體區具有一第一導電型；該第一半導體區具有一第二導電型；於該漂移層與該第一半導體區之中形成一階梯式閘極溝渠，該階梯式閘極溝渠至少包括一第一凹槽與一第二凹槽，其中該第一凹槽自該第一半導體區延伸到該漂移層，該第二凹槽位於該漂移層中且位於該第一凹槽的底部，且該第二凹槽的尺寸小於該第一凹槽的尺寸；於該階梯式閘極溝渠之側壁的該第一半導體區之中形成一源極區，當一閘極電壓大於一臨界電壓時，該源極區與該漂移層之間沿著該階梯式閘極溝渠側壁的該第一半導體區之中形成一通道； 位於該第二凹槽的底部的該漂移層中形成一浮置區，該浮置區具有該第二導電型；於該階梯式閘極溝渠之中形成一絕緣層，以隔絕該階梯式閘極與該第一半導體區、該漂移層及該浮置區；以及於該階梯式閘極溝渠之中形成一階梯式閘極。
  12. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括：形成一第一摻雜區，其具有該第二導電型，自該第一半導體區之表面延伸至該第一半導體區中。
  13. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括於該第一凹槽側壁的該第一半導體區中形成一第二摻雜區，該第二摻雜區具有該第一導電型。
  14. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括：於該漂移層上形成一第一導體層，該第一導體層與該源極區電性連接；以及於該第二半導體區的表面上形成一第二導體層，其中該第二半導體區位於該漂移層與該第二導體層之間。
  15. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，其中該浮置區更延伸至該第二凹槽之部分側壁，包覆該第二凹槽的底角。
  16. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括： 在鄰近該源極區之該第一半導體區之表面及該漂移層中形成一源極溝渠，該源極溝渠的深度較大於該階梯式閘極溝渠的深度；於該源極溝渠底部形成一第三摻雜區，該第三摻雜區具有該第二導電型；於該源極溝渠之側壁形成一絕緣材料；以及於該源極溝渠中形成一導體材料。
  17. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括使該第一凹槽之底角圓角化。
  18. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，更包括使該第二凹槽之底角圓角化。
  19. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，其中該第一凹槽底部之該絕緣層厚度大於該第一凹槽側壁之該絕緣層，該第二凹槽中該絕緣層之厚度大於或等於該第一凹槽底部之該絕緣層之厚度。
  20. 如申請專利範圍第11項所述之階梯溝渠式金氧半場效電晶體的製造方法，其中該第二凹槽為上寬下窄之開口。
TW101148427A 2012-12-19 2012-12-19 階梯溝渠式金氧半場效電晶體及其製造方法 TWI520337B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101148427A TWI520337B (zh) 2012-12-19 2012-12-19 階梯溝渠式金氧半場效電晶體及其製造方法
US13/888,392 US8841721B2 (en) 2012-12-19 2013-05-07 Stepped trench MOSFET and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101148427A TWI520337B (zh) 2012-12-19 2012-12-19 階梯溝渠式金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201427001A true TW201427001A (zh) 2014-07-01
TWI520337B TWI520337B (zh) 2016-02-01

Family

ID=50929938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148427A TWI520337B (zh) 2012-12-19 2012-12-19 階梯溝渠式金氧半場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US8841721B2 (zh)
TW (1) TWI520337B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574416B (zh) * 2015-04-14 2017-03-11 新唐科技股份有限公司 半導體裝置及其製造方法
TWI581424B (zh) * 2016-01-15 2017-05-01 Hestia Power Inc Silicon carbide semiconductor element and manufacturing method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832334B1 (ko) * 2013-03-05 2018-02-27 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015113493B4 (de) * 2015-08-14 2018-07-12 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
CN105931970A (zh) * 2016-06-30 2016-09-07 杭州士兰集成电路有限公司 一种平面栅功率器件结构及其形成方法
TWI593117B (zh) * 2016-08-16 2017-07-21 台灣半導體股份有限公司 具有多重寬度電極結構之場效電晶體之 製造方法
CN107808827B (zh) * 2016-09-09 2020-07-14 帅群微电子股份有限公司 沟槽式功率半导体元件及其制造方法
TWI606519B (zh) 2016-09-09 2017-11-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
CN111370475A (zh) * 2018-12-25 2020-07-03 广东美的白色家电技术创新中心有限公司 沟槽栅igbt及装置
US10931276B1 (en) * 2019-09-27 2021-02-23 Alpha And Omega Semiconductor (Cayman) Ltd. Combined IGBT and superjunction MOSFET device with tuned switching speed
US11342410B2 (en) 2019-09-27 2022-05-24 Alpha And Omega Semiconductor (Cayman) Ltd. Improving IGBT light load efficiency
WO2021089808A1 (en) * 2019-11-08 2021-05-14 Abb Power Grids Switzerland Ag Insulated gate bipolar transistor
JP2021150407A (ja) * 2020-03-17 2021-09-27 富士電機株式会社 炭化珪素半導体装置
US11777000B2 (en) * 2021-05-17 2023-10-03 Nami MOS CO., LTD. SiC trench MOSFET with low on-resistance and switching loss
CN116110796B (zh) * 2023-04-17 2023-06-13 深圳平创半导体有限公司 集成sbd的碳化硅sgt-mosfet及其制备方法
CN116190432B (zh) * 2023-04-20 2023-07-25 湖北九峰山实验室 SiC功率器件及其制备方法
CN116387347B (zh) * 2023-05-29 2023-08-22 深圳市威兆半导体股份有限公司 具有高uis能力的碳化硅mosfet器件及其制造方法
CN117855253A (zh) * 2024-02-22 2024-04-09 深圳天狼芯半导体有限公司 屏蔽栅mos器件及其制备方法、芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5661312A (en) 1995-03-30 1997-08-26 Motorola Silicon carbide MOSFET
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6569738B2 (en) 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
KR100500443B1 (ko) * 2002-12-13 2005-07-12 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
TW588460B (en) 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
US7196374B1 (en) * 2003-09-03 2007-03-27 Advanced Micro Devices, Inc. Doped structure for FinFET devices
WO2005036650A2 (en) 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE102005052733B3 (de) 2005-11-04 2007-05-03 Infineon Technologies Ag Vertikales Halbleiterbauelement
US7407851B2 (en) * 2006-03-22 2008-08-05 Miller Gayle W DMOS device with sealed channel processing
US8097916B2 (en) 2007-07-23 2012-01-17 Infineon Technologies Austria Ag Method for insulating a semiconducting material in a trench from a substrate
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR20100110853A (ko) * 2007-12-31 2010-10-13 아토메이트 코포레이션 에지-접촉된 수직형 탄소 나노튜브 트랜지스터
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574416B (zh) * 2015-04-14 2017-03-11 新唐科技股份有限公司 半導體裝置及其製造方法
TWI581424B (zh) * 2016-01-15 2017-05-01 Hestia Power Inc Silicon carbide semiconductor element and manufacturing method thereof

Also Published As

Publication number Publication date
TWI520337B (zh) 2016-02-01
US20140167151A1 (en) 2014-06-19
US8841721B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
US10727330B2 (en) Semiconductor device with diode region
US10700192B2 (en) Semiconductor device having a source electrode contact trench
US10679983B2 (en) Method of producing a semiconductor device
US10355123B2 (en) Silicon-carbide trench gate MOSFETs and methods of manufacture
US8829573B2 (en) Semiconductor devices with minimized current flow differences and methods of same
US8816355B2 (en) Semiconductor device
CN109920854B (zh) Mosfet器件
CN113169228A (zh) 包括垂直栅极模块的横向iii族氮化物器件
US20230148156A1 (en) Semiconductor Component Having A SiC Semiconductor Body
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
CN103681866A (zh) 场效应半导体器件及其制造方法
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
US7772613B2 (en) Semiconductor device with large blocking voltage and method of manufacturing the same
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US20200176580A1 (en) Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices
CN117497600B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN104851915A (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
CN117497601A (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN116072698A (zh) 一种锥形栅mosfet器件结构及其制作方法
CN114864677A (zh) 晶体管器件及其制造方法
CN113972261A (zh) 碳化硅半导体器件及制备方法