TWI574416B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI574416B
TWI574416B TW104111882A TW104111882A TWI574416B TW I574416 B TWI574416 B TW I574416B TW 104111882 A TW104111882 A TW 104111882A TW 104111882 A TW104111882 A TW 104111882A TW I574416 B TWI574416 B TW I574416B
Authority
TW
Taiwan
Prior art keywords
region
conductive type
conductivity type
heavily doped
epitaxial layer
Prior art date
Application number
TW104111882A
Other languages
English (en)
Other versions
TW201637214A (zh
Inventor
牧 伊
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104111882A priority Critical patent/TWI574416B/zh
Priority to CN201510562578.0A priority patent/CN106057884B/zh
Publication of TW201637214A publication Critical patent/TW201637214A/zh
Application granted granted Critical
Publication of TWI574416B publication Critical patent/TWI574416B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及其製造方法
本揭露中所述實施例係有關於半導體元件/裝置及其製造方法，且特別係有關於一種金氧半場效電晶體及其製造方法。
功率元件可廣泛地使用在用於驅動及控制高功率之家電製品及車載應用等。此功率元件包括實行開關操作之放大輸出的功率電晶體。此種功率電晶體可為金氧半場效電晶體(MOSFET)，例如為垂直金氧半場效電晶體。
一般在製造此垂直金氧半場效電晶體時，會希望此垂直金氧半場效電晶體具有較低之導通電阻(on resistance)以及較高之崩潰電壓。然而，通常無法同時降低導通電阻並增加崩潰電壓。亦即，當導通電阻降低時，崩潰電壓亦會降低。反之，當導通電阻增加時，崩潰電壓亦會增加。
因此，業界亟須一種可同時降低導通電阻並增加崩潰電壓的垂直金氧半場效電晶體。
本揭露實施例提供一種半導體裝置，包括：汲極電極；基板，重摻雜有第一導電型且電性連結汲極電極；磊晶層，設於基板上，磊晶層包括：第一導電型漂移區，具有該第 一導電型，設於基板上；第二導電型井區，具有一第二導電型，且設於第一導電型漂移區上且延伸至磊晶層之頂面，其中第二導電型井區與第一導電型漂移區之間具有交界，且第一導電型與第二導電型不同；溝槽(trench)，自磊晶層之頂面延伸穿過第二導電型井區並進入第一導電型漂移區中；閘極結構，設於溝槽中；源極區，設於閘極結構兩側之第二導電型井區中，其中源極區具有第一導電型；第二導電型重摻雜第一區，設於第二導電型井區中，且接觸第二導電型井區與第一導電型漂移區之間的交界；層間介電層，設於磊晶層上；及源極電極，與源極區電性連結。
本揭露另一實施例更提供一種半導體裝置之製造方法，包括：提供基板，重摻雜有第一導電型，且具有上表面及下表面；形成磊晶層於基板之上表面上，磊晶層具有第一導電型；形成第二導電型重摻雜第一區於磊晶層中，該第二導電型重摻雜第一區具有一第二導電型，其中第一導電型與第二導電型不同；形成第二導電型井區，自磊晶層之頂面延伸入磊晶層中，其中磊晶層中未形成有第二導電型井區之部分係作為第一導電型漂移區，該第一導電型漂移區具有該第一導電型，且第二導電型井區與第一導電型漂移區之間具有交界，其中第二導電型重摻雜第一區係設於第二導電型井區中，且接觸第二導電型井區與第一導電型漂移區之間的交界；形成溝槽(trench)，自磊晶層之頂面延伸穿過第二導電型井區並進入第一導電型漂移區中；形成閘極結構於溝槽中；形成源極區於閘極結構兩側之第二導電型井區中，其中源極區具有第一導電型；形成層 間介電層於磊晶層上；形成源極電極，源極電極與源極區電性連結；及形成汲極電極於基板之下表面上，汲極電極與基板電性連結。
本揭露再一實施例又提供一種半導體裝置之製造方法，包括：提供基板，重摻雜有第一導電型，且具有上表面及下表面；形成磊晶層於基板之上表面上，磊晶層具有第一導電型；形成第二導電型井區，自磊晶層之頂面延伸入磊晶層中，其中磊晶層中未形成有第二導電型井區之部分係作為第一導電型漂移區，且第二導電型井區與第一導電型漂移區之間具有交界，其中該第二導電型井區具有一第二導電型，該第一導電型漂移區具有該第一導電型，且第一導電型與第二導電型不同；形成溝槽(trench)，自磊晶層之頂面延伸穿過第二導電型井區並進入第一導電型漂移區中；形成閘極結構於溝槽中；形成源極區於閘極結構兩側之第二導電型井區中，其中源極區具有第一導電型；形成層間介電層於磊晶層上；進行蝕刻步驟蝕穿層間介電層、源極區及部分第二導電型井區以形成開口，開口暴露部分第二導電型井區；進行摻雜步驟以於第二導電型井區暴露之部分形成第二導電型重摻雜第一區，其中第二導電型重摻雜第一區係設於第二導電型井區中，且接觸第二導電型井區與第一導電型漂移區之間的交界；形成源極電極，源極電極與源極區電性連結，且部分源極電極填入開口中並直接接觸第二導電型重摻雜第一區；及形成汲極電極於基板之下表面上，汲極電極與基板電性連結。
為讓本揭露之特徵、和優點能更明顯易懂，下文 特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
100、200、300‧‧‧基板
100A、200A、300A‧‧‧上表面
100B、200B、300B‧‧‧下表面
102、202、302‧‧‧磊晶層
102A、202A、302A‧‧‧頂面
104A‧‧‧第二導電型摻雜步驟
104B‧‧‧第一導電型摻雜步驟
108P‧‧‧第二導電型重摻雜第一預定區
108、208、308‧‧‧第二導電型重摻雜第一區
108T、208T、308T‧‧‧頂邊
108B、208B、308B‧‧‧底邊
110‧‧‧預定中和區
112、212、312‧‧‧第二導電型井區
114、214、314‧‧‧第一導電型漂移區
116、216、316‧‧‧交界
118P‧‧‧閘極結構預定區
118C‧‧‧底部
118、218、318‧‧‧溝槽
120、220、320‧‧‧閘極結構
120A、220A、320A‧‧‧閘極介電層
120B、220B、320B‧‧‧閘極
120C、320C‧‧‧底部
122、322‧‧‧源極區
122’、322’‧‧‧被蝕刻後之源極區
122a’‧‧‧源極區
124、324‧‧‧層間介電層
124’、324’‧‧‧被蝕刻後之層間介電層
126、226、326‧‧‧開口
128228‧‧‧第二導電型重摻雜第二區
130、230、330‧‧‧源極電極
132、232、332‧‧‧汲極電極
134、234、334‧‧‧垂直金氧半場效電晶體
206‧‧‧第二導電型重摻雜暫時區
312’‧‧‧被蝕刻後之第二導電型井區
222’‧‧‧被蝕刻後之源極區
224’‧‧‧被蝕刻後之層間介電層
D1‧‧‧距離
Y‧‧‧方向
D2‧‧‧深度
T1‧‧‧深度
T2-T7‧‧‧厚度
W1-W9‧‧‧寬度
第1A-1G圖係本揭露一實施例之垂直金氧半場效電晶體在其製造方法中各階段的剖面圖。
第2A-2D圖係本揭露另一實施例之垂直金氧半場效電晶體在其製造方法中各階段的剖面圖。
第3A-3D圖係本揭露又一實施例之垂直金氧半場效電晶體在其製造方法中各階段的剖面圖。
第4A圖係比較例之垂直金氧半場效電晶體之衝擊游離化(impact ionization)分析圖。
第4B圖係本揭露第3D圖之垂直金氧半場效電晶體之衝擊游離化(impact ionization)分析圖。
第5圖係本揭露實施例之垂直金氧半場效電晶體之崩潰電壓分析圖。
第6圖係本揭露實施例之垂直金氧半場效電晶體之崩潰電壓分析圖。
第7圖係本揭露兩實施例之垂直金氧半場效電晶體之崩潰電壓分析圖
第8圖係本揭露實施例之垂直金氧半場效電晶體之導通電流分析圖。
以下針對本揭露之半導體裝置及其製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例 子，用以實施本揭露之不同樣態。以下所述特定的元件及排列方式僅為簡單描述本揭露。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。
必需了解的是，為特別描述或圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板上，或指其它層或基板之間夾設其它層。
此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此，「約」、「大約」之用語一般通常係指數值之誤差或範圍，其依據不同技術而有不同變化，且其範圍對於本領域具通常知識者所理解係具有最廣泛的解釋，藉此涵蓋所有變形及類似結構。在一些實施例中，通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱 含「約」、「大約」之含義。
本揭露之實施例提供一種半導體裝置，更進一步來說，提供一個具有設於溝槽中的閘極的半導體裝置，半導體裝置例如可為垂直金氧半場效電晶體，或是具有設於溝槽中的閘極的絕緣閘極雙極性電晶體(insulated gate bipolar transistor，IGBT)。以下將以垂直金氧半場效電晶體為例進行說明。
本揭露實施例可利用一鄰近閘極結構底部之第二導電型重摻雜第一區以降低閘極結構底部之電場密度，並藉此同時降低導通電阻(on resistance)並增加崩潰電壓(breakdown voltage)。
參見第1A圖，首先提供一基板100。此基板100可包括：單晶結構、多晶結構或非晶結構的矽或鍺之元素半導體；氮化鎵(GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)等化合物半導體；SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等合金半導體或其它適合的材料及/或上述組合。此基板100重摻雜有第一導電型，且可作為裝置之汲極區。例如，當此第一導電型為N型時，此基板100可為重摻雜N型基板。此外，基板100具有上表面100A及下表面100B。
接著，形成磊晶層102於基板100之上表面100A上。此磊晶層102可包括矽、鍺、矽與鍺、III-V族化合物或上述之組合，且此磊晶層102可藉由磊晶成長(epitaxial growth)製程形成，例如金屬有機物化學氣相沉積法(MOCVD)、金屬有機物化 學氣相磊晶法(MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced CVD)、遙控電漿化學氣相沉積法(RP-CVD)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)、氯化物氣相磊晶法(Cl-VPE)或類似的方法形成。
此磊晶層102輕摻雜有第一導電型。例如，當此第一導電型為N型時，磊晶層102為輕摻雜N型磊晶層，其可藉由在沈積磊晶層102時，於反應氣體中加入磷化氫(phosphine)或砷化三氫(arsine)進行臨場(in-situ)摻雜，或者，亦可先沈積磊晶層後，再以磷離子或砷離子進行離子佈植。此外，在本揭露之實施例中，重摻雜區之摻質濃度可為輕摻雜區之摻質濃度的約10倍至100倍，例如為約20倍至80倍。
接著，參見第1B圖，進行第二導電型摻雜步驟104A以於磊晶層102中形成第二導電型重摻雜暫時區106。此第二導電型與上述第一導電型不同。此第二導電型重摻雜暫時區106可用以形成後續之第二導電型重摻雜第一區。詳細而言，此第二導電型重摻雜暫時區106中包括第二導電型重摻雜第一預定區108P以及預定中和區110。此預定中和區110的電性將於後續步驟中被中和，並留下未被中和之第二導電型重摻雜第一預定區108P作為後續之第二導電型重摻雜第一區。
在一實施例中，當此第二導電型為P型時，此第二導電型重摻雜暫時區106可藉由重摻雜硼離子、銦離子或二氟化硼離子(BF2 +)至磊晶層102中預定形成此第二導電型重摻雜暫時區106之區域形成。
在一實施例中，如第1B圖所示，此第二導電型重 摻雜暫時區106自磊晶層102之部分頂面102A延伸入磊晶層102中，且此第二導電型重摻雜暫時區106僅延伸入磊晶層102之部分深度，亦即，此第二導電型重摻雜暫時區106之深度T1小於磊晶層102之厚度T2。
接著，參見第1C圖，進行第一導電型摻雜步驟104B以中和第二導電型重摻雜暫時區106中於第二導電型重摻雜第一預定區108P以外之部分的電性，亦即中和上述預定中和區110的電性，並留下未被中和之第二導電型重摻雜第一預定區108P作為第二導電型重摻雜第一區108。
在一實施例中，當此第一導電型為N型時，可藉由對上述預定中和區110重摻雜磷離子或砷離子以中和其電性。
接著，於磊晶層102中形成第二導電型井區112。此第二導電型井區112自磊晶層102之頂面102A延伸入磊晶層102中，如第1C圖所示，第二導電型井區112僅延伸入磊晶層102之部分深度，亦即，此第二導電型井區112之厚度T3小於磊晶層102之厚度T2。此第二導電型井區112亦具有第二導電型。此第二導電型井區112可藉由離子佈植步驟形成，例如，在一實施例中，當此第二導電型為P型時，可於預定形成此第二導電型井區112之區域佈植硼離子、銦離子或二氟化硼離子(BF2 +)。此外，在本揭露實施例中，重摻雜區之摻質濃度為此第二導電型井區112之摻質濃度的約3倍至10倍，例如為約5倍至8倍。
繼續參見第1C圖，磊晶層102中未形成有第二導電型井區112之部分係作為第一導電型漂移區114。由於磊晶層102為輕摻雜第一導電型，故此第一導電型漂移區114亦為輕摻 雜第一導電型。此外，如第1C圖所示，第二導電型井區112與第一導電型漂移區114之間具有交界116，而上述第二導電型重摻雜第一區108可設於第二導電型井區112中，且接觸第二導電型井區112與第一導電型漂移區114之間的交界116。在另一實施例中，如第1C圖所示，第二導電型重摻雜第一區108可稍微延伸進入第一導電型漂移區114中。此外，第1C圖亦於磊晶層102中標示出將於後續步驟中形成閘極結構之閘極結構預定區118P。
發明人發現，一般垂直金氧半場效電晶體會於閘極結構之底部(例如第1C圖之閘極結構預定區118P的底部)形成過大之電場密度，造成電晶體之崩潰電壓降低。而本揭露之實施例可透過設於第二導電型井區112中之第二導電型重摻雜第一區108接觸交界116，即表示此第二導電型重摻雜第一區108鄰近閘極結構之底部(例如鄰近第1C圖之閘極結構預定區118P的底部118C以及後續第1D圖之閘極結構的底部120C)，可將閘極結構底部之電流向兩旁分散，並藉此降低閘極結構底部之電流密度以及電場密度，可增加裝置之崩潰電壓。此部份亦可見後文關於第4A-4B圖之說明。
此外，在一實施例中，如第1C圖所示，第二導電型重摻雜第一區108具有較靠近磊晶層102頂面102A之頂邊108T以及較靠近基板100之底邊108B，且第二導電型重摻雜第一區108之底邊108B可接觸第二導電型井區112與第一導電型漂移區114之間的交界116。此外，在此實施例中，第1B圖之第二導電型重摻雜暫時區106之深度T1稍微大於第二導電型井區 112之厚度T3。
然而，應注意的是，除上述第1C圖所示之實施例以外，本揭露之第二導電型重摻雜第一區108之底邊108B亦可設於第一導電型漂移區114或基板100中。此部分將於後文詳細說明。因此，第1C圖所示之實施例僅為說明之用，本揭露之範圍並不以此為限。
接著，參見第1D圖，於磊晶層102中形成溝槽(trench)118。此溝槽118自磊晶層102之頂面102A延伸穿越第二導電型井區112並進入第一導電型漂移區114中。
接著，形成閘極結構120。此閘極結構120包括閘極介電層120A及閘極120B。如第1D圖所示，此閘極介電層120A直接接觸磊晶層102。詳細而言，此閘極介電層120A直接接觸第二導電型井區112與第一導電型漂移區114，而閘極120B係設於閘極介電層120A上且填入溝槽118。詳細而言，此閘極介電層120A係設於閘極120B與溝槽118之間、以及閘極120B與第二導電型井區112、第一導電型漂移區114之間。此閘極介電層120A使閘極120B與第二導電型井區112、第一導電型漂移區114及後續設於第二導電型井區112中的源極區電性絕緣。
在一些實施例中，此閘極結構120可由以下步驟形成。首先，形成一介電材料層(未繪示)於溝槽118之側壁與底部及磊晶層102之頂面102A上。接著，毯覆性沈積一導電層(未繪示)於上述介電材料層上且填入溝槽118中。之後，以微影與蝕刻步驟圖案化上述介電材料層及導電層以分別形成閘極介電層120A及閘極120B並完成閘極結構120。
上述介電材料層(未繪示)之材料(亦即閘極介電層120A之材料)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數介電材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它適當材料、或上述組合。此介電材料層(未繪示)可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。
前述導電層(未繪示)之材料(亦即閘極120B之材料)可為非晶矽、複晶矽或上述之組合。此導電層之材料可藉由前述之化學氣相沉積法(CVD)或其它任何適合的沈積方式形成，例如，在一實施例中，可用低壓化學氣相沈積法(LPCVD)在525~650℃之間沈積而製得非晶矽導電材料層或複晶矽導電層， 其厚度範圍可為約1000Å至約10000Å。
此外，閘極120B之頂部可更包括一金屬矽化物層(未繪示)，此金屬矽化物可包括但不限於矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、矽化鎢(tungsten silicide)、矽化鈦(titanium silicide)、矽化鉭(tantalum silicide)、矽化鉑(platinum silicide)以及矽化鉺(erbium silicide)。
繼續參見第1D圖，第二導電型重摻雜第一區108之頂邊108T至磊晶層102之頂面102A的距離D1為溝槽118自磊晶層102之頂面102A算起的深度D2(亦即磊晶層102之頂面102A至閘極結構120的底部120C之距離)的約0.15-0.8倍，例如為深度D2的約0.2-0.7倍，或者例如為深度D2的約0.3-0.6倍，又或者例如為深度D2的約0.4-0.5倍，且較佳為約0.5倍。藉由將此距離D1設為深度D2的約0.15-0.8倍，可同時增加崩潰電壓並降低導通電阻。
若上述第二導電型重摻雜第一區108之頂邊108T至磊晶層102之頂面102A的距離D1過小，例如小於溝槽118之深度D2的約0.15倍，則會導致崩潰電壓降低以及導通電阻增加。然而，若此距離D1過大，例如大於溝槽118之深度D2的約0.8倍，則亦會使崩潰電壓降低以及導通電阻增加(可見後續第5、6、8圖及表一之說明)。
此外，第二導電型重摻雜第一區108與溝槽118(或者閘極結構120之閘極介電層120A)間隔有寬度W1，此寬度W1為第二導電型井區112之寬度W2的約0.05-0.3倍，例如為寬度W2的約0.1-0.2倍。若此寬度W1過寬，例如寬於第二導電型井 區112之寬度W2的約0.3倍，則第二導電型重摻雜第一區108會離閘極結構120過遠，使此第二導電型重摻雜第一區108無法有效降低閘極結構120之底部120C之電場密度，亦無法藉此增加崩潰電壓(breakdown voltage)。然而，若此寬度W1過小，例如小於第二導電型井區112之寬度W2的約0.05倍，則第二導電型重摻雜第一區108會過於靠近閘極結構120，使崩潰電壓下降、導通電阻增加或裝置效能降低。
接著，如第1E圖所示，形成源極區122於閘極結構120兩側之第二導電型井區112中，且此源極區122具有第一導電型。例如，在一實施例中，此源極區122為重摻雜第一導電型。此源極區122自磊晶層102之頂面102A(亦可稱為第二導電型井區112之表面)延伸入第二導電型井區112中，且在本實施例中，源極區122僅延伸入第二導電型井區112之部分深度，亦即，此源極區122之厚度T4小於第二導電型井區112之厚度T3。在一實施例中，此源極區122可藉由離子佈植步驟形成。例如，當此第一導電型為N型時，可於預定形成此源極區122之區域佈植磷離子或砷離子。此外，如第1E圖所示，位於溝槽118兩側的源極區122可直接接觸溝槽118(亦即直接接觸閘極結構120之閘極介電層120A)。
接著，繼續參見第1E圖，形成層間介電層124於閘極120B以及磊晶層102之頂面102A上。此層間介電層124覆蓋閘極結構120。此層間介電層124可用以將閘極120B與後續形成之源極電極電性絕緣。層間介電層124可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃 (SOG)、或其它任何適合之介電材料、或上述之組合。層間介電層124可藉由前述之化學氣相沉積法(CVD)、旋轉塗佈法或高密度之電漿(high density plasma，HDP)沉積以及圖案化步驟形成。
接著，參見第1F圖，在形成層間介電層124後，進行一接點蝕刻步驟蝕穿部分的層間介電層124及源極區122以形成接點開口126。此接點開口126暴露部分第二導電型井區112。被蝕刻後之層間介電層係以層間介電層124’表示，而被蝕刻後之源極區係以源極區122’表示。上述蝕刻步驟可包括反應離子蝕刻(reactive ion etch，RIE)、電漿蝕刻或其它合適的蝕刻步驟。
接著，可選擇性進行一離子佈植步驟，以於第二導電型井區112中被接點開口126暴露之部分形成一第二導電型重摻雜第二區128，此第二導電型重摻雜第二區128可為重摻雜第二導電型，可降低金屬與半導體之間的接觸電阻。本揭露實施例中形成第二導電型重摻雜第二區128之步驟並未使用額外之罩幕，因此可降低生產成本。
此外，如第1F圖所示，第二導電型重摻雜第二區128大抵與其下之第二導電型重摻雜第一區108對齊，故第二導電型重摻雜第一區108與溝槽118間之寬度W1大抵與經蝕刻後且接觸閘極介電層120A之源極區122a’之寬度W3相等，且第二導電型重摻雜第二區128之寬度W4亦與其下之第二導電型重摻雜第一區108之寬度W5大抵相等。
雖然在本實施例中，第二導電型重摻雜第一區108 大抵與其上之第二導電型重摻雜第二區128對齊，但此技術領域中具有通常知識者當可理解第二導電型重摻雜第一區108亦可不對齊第二導電型重摻雜第二區128，例如，第二導電型重摻雜第一區108之寬度可大於第二導電型重摻雜第二區128之寬度，使第二導電型重摻雜第一區108比第二導電型重摻雜第二區128更靠近閘極結構120。易言之，第二導電型重摻雜第一區108與溝槽118間之寬度可小於經蝕刻後且接觸閘極介電層120A之源極區122a’之寬度。
接著，參見第1G圖，形成源極電極130。此源極電極130與源極區122’及第二導電型重摻雜第二區128電性連結。此源極電極130又透過第二導電型重摻雜第二區128耦接至(電性連結至)第二導電型井區112。在一些實施例中，源極電極130係形成於層間介電層124’上，且部分源極電極130係填入接點開口126中並可直接接觸第二導電型重摻雜第二區128。此源極電極130可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鋁銅合金(AlCu)、鋁矽銅合金(AlSiCu))。此源極電極130可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。此外，層間介電層124’係設於閘極120B與源極電極130之間，此層間介電層124’可使閘極120B與源極電極130電性絕緣。
接著，於源極電極130後，可選擇性薄化基板100(圖式並未繪示此薄化步驟)，此做法可使導通電阻降低。此薄化後之基板100之厚度會依操作電壓及元件結構而有所不同。
接著，繼續參見第1G圖，形成汲極電極132於基板100之下表面100B上以完成垂直金氧半場效電晶體134的製作。此汲極電極132與可作為汲極區之基板100電性連結。此汲極電極132可為單層或多層之金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述之組合或其它導電性佳的金屬材料(例如鈦鎳銀(TiNiAg))。此汲極電極132可藉由例如為濺鍍法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積製程形成。
本揭露實施例之垂直金氧半場效電晶體134包括汲極電極132以及可作為汲極區之基板100，此基板100重摻雜有第一導電型且電性連結汲極電極132。此垂直金氧半場效電晶體134更包括設於基板100上之磊晶層102，此磊晶層102包括設於基板100上之第一導電型漂移區114，以及設於第一導電型漂移區114上且延伸至磊晶層102之頂面的第二導電型井區112。此第二導電型井區112與第一導電型漂移區114之間具有交界116，且此第一導電型與第二導電型不同。此磊晶層102更包括溝槽118以及閘極結構120。此溝槽118係自磊晶層102之頂面102A延伸穿過第二導電型井區112並進入第一導電型漂移區114中，而此閘極結構120係設於溝槽118中。此磊晶層102更包括設於閘極結構120兩側之第二導電型井區112中的源極區122’，且此源極區122’具有第一導電型。此磊晶層102更包括設於第二導電型井區112中的第二導電型重摻雜第一區108，且此第二導電型重摻雜第一區108可接觸第二導電型井區112與第一導電型漂移區114之間的交界116。
此外，此垂直金氧半場效電晶體134更包括設於磊晶層102上之層間介電層124’以及一開口126。此開口126係穿過層間介電層124’及源極區122’並暴露部分第二導電型井區112。此垂直金氧半場效電晶體134更包括一第二導電型重摻雜第二區128以及源極電極130。詳細而言，此垂直金氧半場效電晶體134之磊晶層102包括此第二導電型重摻雜第二區128。此第二導電型重摻雜第二區128係設於第二導電型井區112中被開口126暴露之部分，而此源極電極130係與源極區122’及第二導電型重摻雜第二區128電性連結。更進一步來說，部分源極電極130可填入開口126中並直接接觸第二導電型重摻雜第二區128。
在一些實施例中，上述第二導電型重摻雜第一區108之頂邊108T至磊晶層102之頂面102A的距離D1為溝槽118之深度D2的約0.15-0.8倍，例如為約0.2-0.7倍，或者例如為約0.3-0.6倍，又或者例如為約0.4-0.5倍，且較佳為約0.5倍。且此第二導電型重摻雜第一區108之底邊108B可接觸第二導電型井區112與第一導電型漂移區114之間的交界116。在另一實施例中，第二導電型重摻雜第一區108之底邊108B可稍微延伸並可位於第一導電型漂移區114中。此外，此第二導電型重摻雜第一區108與溝槽118間隔有寬度W1，此寬度W1為第二導電型井區112之寬度的約0.05-0.3倍，例如為約0.1-0.2倍。在一些實施例中，此第二導電型重摻雜第一區108的摻雜濃度大致為1e19~5e20(1/cm3)，且其厚度T5不大於2μm，以避免影響元件之崩潰電壓。
第2A-2D圖顯示本揭露另一實施例之垂直金氧半場效電晶體之製造步驟。本實施例中第二導電型重摻雜第一區可自第二導電型井區延伸穿過第一導電型漂移區且進入基板中，且第二導電型重摻雜第一區之底邊可位於基板中。應注意的是，後文中與前述相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前述所述相同或相似，故此部分在後文中將不再贅述。
參見第2A圖，首先提供一基板200。此基板200之材料與前述實施例之基板100之材料相同。此基板200重摻雜有第一導電型且可作為裝置之汲極區。例如，當第一導電型為N型時，此基板200可為重摻雜N型基板。
接著，在基板200中預定形成後續第二導電型重摻雜第一區之區域形成第二導電型重摻雜暫時區206。在一實施例中，當此第二導電型為P型時，此第二導電型重摻雜暫時區206可藉由於基板200中預定形成此第二導電型重摻雜暫時區206之區域重摻雜硼離子、銦離子或二氟化硼離子(BF2 +)形成。此外，基板200具有上表面200A及下表面200B。
接著，形成磊晶層202於基板200之上表面200A上。磊晶層202可包括矽、鍺、矽與鍺、III-V族化合物或上述之組合。此磊晶層202可藉由前述之磊晶成長(epitaxial growth)製程形成。此磊晶層202輕摻雜有第一導電型。例如，當此第一導電型為N型時，磊晶層202為輕摻雜N型磊晶層。
此外，由於上述磊晶成長製程係在高溫下進行，例如在1180℃下進行，故上述第二導電型重摻雜暫時區206之 第二導電型離子會於此磊晶成長製程中向上擴散進入磊晶層202中並形成如第2B圖所示之第二導電型重摻雜第一區208。易言之，此第二導電型重摻雜第一區208可同時設於磊晶層202以及基板200中。
接著，如第2C圖所示，於磊晶層202中形成第二導電型井區212。此第二導電型井區212自磊晶層202之頂面202A延伸入磊晶層202中，且此第二導電型井區212僅延伸入磊晶層202之部分深度。此第二導電型井區212亦具有第二導電型。此第二導電型井區212可藉由離子佈植步驟形成，例如，在一實施例中，當此第二導電型為P型時，可於預定形成此第二導電型井區212之區域佈植硼離子、銦離子或二氟化硼離子(BF2 +)。
在另一實施例中，首先提供一基板，接著以磊晶成長(epitaxial growth)製程形成第一磊晶層，此第一磊晶層輕摻雜有第一導電型。接著，在前述第一磊晶層中，於預定形成後續第二導電型重摻雜第一區之區域形成第二導電型重摻雜暫時區。接著，於第一磊晶層上形成第二磊晶層，此第二磊晶層輕摻雜有第一導電型。由於磊晶成長製程係在高溫下進行，故第二導電型重摻雜暫時區之第二導電型離子會於此磊晶成長製程中向上擴散進入第二磊晶層中並形成第二導電型重摻雜第一區。接下來，於第二磊晶層中形成第二導電型井區212，此第二導電型井區212亦具有第二導電型，其中，未形成第二導電型井區212之部分係作為第一導電型漂移區214，且第二導電型井區212與第一導電型漂移區214之間具有交界216。若僅以結構來看，上述第二導電型重摻雜第一區可設於第二導電型 井區212中，且可進一步延伸至第一導電型漂移區214，但不會直接接觸基板。在另一實施例中，前述第二磊晶層可改為具有第二導電型的磊晶層，如此將可減少後續再摻雜第二導電型井區的製程。
請繼續回來參見第2C圖，磊晶層202中未形成有第二導電型井區212之部分係作為第一導電型漂移區214，且第二導電型井區212與第一導電型漂移區214之間具有交界216。而上述第二導電型重摻雜第一區208係設於第二導電型井區212中，且接觸第二導電型井區212與第一導電型漂移區214之間的交界216。此外，此第二導電型重摻雜第一區208係自基板200延伸穿過第一導電型漂移區214且進入第二導電型井區212。換句話說，若僅以裝置結構來看，此第二導電型重摻雜第一區208係自第二導電型井區212延伸穿過第一導電型漂移區214且進入基板200中，且其底邊208B係位於基板200中。
接著，如第2D圖所示，進行與前述實施例中第1D-1G圖相同之步驟以完成垂直金氧半場效電晶體234的製作。此垂直金氧半場效電晶體234與第1G圖之垂直金氧半場效電晶體134之其中一個主要差異在於第2D圖之垂直金氧半場效電晶體234之第二導電型重摻雜第一區208可位於第二導電型井區212、第一導電型漂移區214以及基板200中，且其底邊208B係位於基板200中。藉由進一步延伸第二導電型重摻雜第一區208之底邊208B，此垂直金氧半場效電晶體234可分散閘極結構220底部之電場密度並增加裝置之崩潰電壓。
此外，在一些實施例中，垂直金氧半場效電晶體 234更包括穿過層間介電層224’及源極區222’並暴露部分第二導電型井區212之一開口226，以及設於上述第二導電型井區212暴露之部分的一第二導電型重摻雜第二區228。部分源極電極230填入開口226中並可電性連結此第二導電型重摻雜第二區228。在一些實施例中，源極電極230可與第二導電型重摻雜第二區228直接接觸。
此外，在一些實施例中，上述第二導電型重摻雜第一區208之頂邊208T至磊晶層202之頂面202A的距離D1為溝槽218之深度D2的約0.15-0.8倍，例如為約0.2-0.7倍，或者例如為約0.3-0.6倍，又或者例如為約0.4-0.5倍，且較佳為約0.5倍。此外，此第二導電型重摻雜第一區208與溝槽218間隔有寬度W6，此寬度為第二導電型井區212之寬度W7的約0.05-0.3倍，例如為約0.1-0.2倍。藉由上述第二導電型重摻雜第一區208之配置，本揭露可增加崩潰電壓並降低導通電阻。在一些實施例中，此第二導電型重摻雜第一區208的摻雜濃度大致為1e19~5e20(1/cm3)，且其厚度T6不大於2μm，以避免影響元件之崩潰電壓。
此外，應注意的是，上述垂直金氧半場效電晶體234亦可由第1A-1G圖所示之製造方法製得。例如，在一實施例中，可於第1B圖中增加第二導電型摻雜步驟104A之摻雜強度，使第二導電型重摻雜暫時區106以及後續形成之第二導電型重摻雜第一區108延伸穿過第一導電型漂移區114且進入基板100中，即可製得第2D圖之垂直金氧半場效電晶體234。
第3A-3D圖顯示本揭露另一實施例之垂直金氧半 場效電晶體之製造步驟。本實施例中第二導電型重摻雜第一區可自第二導電型井區延伸進入第一導電型漂移區中，且底邊係位於第一導電型漂移區中。此外，本實施例不具有第二導電型重摻雜第二區，且源極電極可透過接點開口直接接觸上述第二導電型重摻雜第一區。應注意的是，後文中與前述相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前述所述相同或相似，故此部分在後文中將不再贅述。
參見第3A圖，首先提供一基板300以及設於其上之磊晶層302。此基板300以及磊晶層302之材料與製法皆與前述基板100以及磊晶層102相同。
接著，有別於第1A-1G圖或第2A-2D圖所示之實施例，此實施例不形成第二導電型重摻雜暫時區，而是於形成磊晶層302後，直接依序形成第二導電型井區312、溝槽318、閘極結構320、源極區322以及層間介電層324，如第3B圖所示。上述元件之形成方法以及材料皆與第1A-1G圖之實施例相同。此外，磊晶層302中未形成有第二導電型井區312之部分係作為第一導電型漂移區314，且第二導電型井區312與第一導電型漂移區314之間具有交界316。
接著，參見第3C圖，在形成層間介電層324後，進行一接點蝕刻步驟蝕穿層間介電層324、源極區322及部分第二導電型井區312以形成接點開口326。被蝕刻後之層間介電層係以層間介電層324’表示，被蝕刻後之源極區係以源極區322’表示，而被蝕刻後之第二導電型井區係以第二導電型井區312’表 示。此外，此接點開口326暴露部分第二導電型井區312’。上述蝕刻步驟可包括反應離子蝕刻(reactive ion etch，RIE)、電漿蝕刻或其它合適的蝕刻步驟。
接著，繼續參見第3C圖，進行摻雜步驟以於第二導電型井區312’暴露之部分形成第二導電型重摻雜第一區308。此第二導電型重摻雜第一區308係設於第二導電型井區312’中，且接觸第二導電型井區312’與第一導電型漂移區314之間的交界316。此外，在此實施例中，形成第二導電型重摻雜第一區308之步驟並未使用額外之罩幕，因此可降低生產成本。
此第二導電型重摻雜第一區308係自第二導電型井區312’延伸進入第一導電型漂移區314中，且其底邊308B係位於第一導電型漂移區314中。藉由延伸第二導電型重摻雜第一區308之底邊308B，可分散閘極結構底部之電場密度並增加裝置之崩潰電壓。
接著，參見第3D圖，形成源極電極330。此源極電極330與源極區322’、第二導電型井區312’及第二導電型重摻雜第一區308電性連結。此外，部分源極電極330可填入接點開口326中並直接接觸第二導電型重摻雜第一區308。
接著，於源極電極330後，可選擇性薄化基板300(圖式並未繪示此薄化步驟)，此作法可降低導通電阻。此薄化後之基板300之厚度會依操作電壓及元件結構而有所不同。
接著，繼續參見第3D圖，形成汲極電極332於基板300之下表面300B上以完成垂直金氧半場效電晶體334的製作。此汲極電極332與可作為汲極區之基板300電性連結。
第3D圖之實施例的垂直金氧半場效電晶體334與第1G圖之垂直金氧半場效電晶體134以及第2D圖之垂直金氧半場效電晶體234之主要差異在於，第3D圖之實施例的垂直金氧半場效電晶體334之第二導電型重摻雜第一區308可自第二導電型井區312’延伸進入第一導電型漂移區314中，且底邊308B可位於第一導電型漂移區314中，且可不具有第二導電型重摻雜第二區。藉由延伸第二導電型重摻雜第一區308之底邊308B，此垂直金氧半場效電晶體334可分散閘極結構底部之電場密度並增加裝置之崩潰電壓。
此外，在一些實施例中，上述第二導電型重摻雜第一區308之頂邊308T至磊晶層302之頂面302A的距離D1為溝槽318之深度D2的約0.15-0.8倍，例如為約0.2-0.7倍，或者例如為約0.3-0.6倍，又或者例如為約0.4-0.5倍，且較佳為約0.5倍。此外，此第二導電型重摻雜第一區308與溝槽318間隔有寬度W8，此寬度為第二導電型井區312之寬度W9的約0.05-0.3倍，例如為約0.1-0.2倍。藉由上述第二導電型重摻雜第一區308之配置，本揭露之實施例可增加崩潰電壓並降低導通電阻。在一些實施例中，此第二導電型重摻雜第一區308的摻雜濃度大致為1e19~5e20(1/cm3)，且其厚度T7不大於2μm，以避免影響元件之崩潰電壓。
此外，上述垂直金氧半場效電晶體334亦可由類似第1A-1G圖所示之製造方法製得。例如，在一實施例中，可於第1B圖中增加第二導電型摻雜步驟104A之摻雜強度，使第二導電型重摻雜暫時區106以及後續形成之第二導電型重摻雜第 一區108自後續之第二導電型井區112中延伸進入第一導電型漂移區114中，接著，於第1F圖之步驟中直接以開口106暴露第二導電型重摻雜第一區108而不形成第二導電型重摻雜第二區128，即可製得第3D圖之垂直金氧半場效電晶體334。
應注意的是，雖然在以上之實施例中，皆以第一導電型為N型，第二導電型為P型說明，然而，此技術領域中具有通常知識者當可理解第一導電型亦可為P型，而此時第二導電型則為N型。
接著，參見第4A-4B圖，第4A圖係比較例之垂直金氧半場效電晶體之衝擊游離化(impact ionization)分析圖，而第4B圖係本揭露一實施例例如第3D圖之垂直金氧半場效電晶體334之衝擊游離化(impact ionization)分析圖，此衝擊游離化之程度即可表示該位置之電場之強度。第4A-4B圖之橫軸表示第3D圖之垂直金氧半場效電晶體334之垂直方向(Y方向)，而其縱軸表示該位置之衝擊游離化之程度。詳細而言，第4A-4B圖之橫軸係表示沿著第3D圖之垂直金氧半場效電晶體334之通道垂直往下之方向。此分析圖係由電腦軟體(Technology Computer Aided Design，TCAD)模擬所得，且係假設溝槽之深度為2μm。此外，上述比較例之垂直金氧半場效電晶體與本案第3D圖之垂直金氧半場效電晶體334之差異在於比較例之垂直金氧半場效電晶體不具有可接觸交界316的第二導電型重摻雜第一區308。
由第4A圖可知，比較例之垂直金氧半場效電晶體因為不具有第二導電型重摻雜第一區，故其溝槽底部(亦即圖 中2μm處)相較於裝置中之其它位置具有較大之電場密度，而此過大之電場密度會造成電晶體之崩潰電壓較低。相較之下，由第4B圖可知，由於本案第3D圖之垂直金氧半場效電晶體334具有第二導電型重摻雜第一區308，且此設於第二導電型井區312中之第二導電型重摻雜第一區308可接觸交界316，即表示此第二導電型重摻雜第一區308鄰近閘極結構320之底部320C，故可分散閘極結構底部320C(亦即第4B圖中2μm處)之電流，並藉此降低閘極結構底部之電流密度以及電場密度，以增加裝置之崩潰電壓。
接著，參見第5圖、第6圖及表一。其中第5-6圖係本揭露實施例之垂直金氧半場效電晶體在關閉狀態下(亦即閘極偏壓為0V)之崩潰電壓分析圖。此分析圖係由電腦軟體(TCAD)模擬所得，且此實施例是以第3D圖之垂直金氧半場效 電晶體334作測試，且係假設溝槽之深度為2μm。此外，表一係顯示本揭露實施例之垂直金氧半場效電晶體中，第二導電型重摻雜第一區308之頂邊308T至磊晶層302之頂面302A的距離D1由0.3μm增加至1.4μm時，其崩潰電壓、導通電流以及導通電阻之變化。
詳細而言，第5圖繪示出第3D圖之垂直金氧半場效電晶體334中第二導電型重摻雜第一區308之頂邊308T至磊晶層302之頂面302A的距離D1分別為0.3μm、0.5μm、1.0μm及1.2μm之崩潰電壓分析圖，而第6圖繪示第3D圖之垂直金氧半場效電晶體334之距離D1由0.3μm增加至1.4μm時，垂直金氧半場效電晶體334之崩潰電壓之變化。由此兩圖及表一可知，垂直金氧半場效電晶體334之距離D1越靠近1.0μm時，其崩潰電壓可越高，且在距離D1為1.0μm可達到25V的崩潰電壓。易言之，由於此分析是在假設溝槽之深度D2為2μm下所作，故距離D1為溝槽318自磊晶層302之頂面302A算起的深度D2的例如約0.5倍時(即1μm/2μm)，垂直金氧半場效電晶體可具有較大之崩潰電壓。此外，如第5圖所示，在汲極偏壓為約20V時，將距離D1由0.3μm增加至1.0μm，可使漏電流由約1E-9 A/μm降低至約1E-12 A/μm，大幅降低了三個數量級。
此外，參見第7圖，該圖繪示第3D圖之垂直金氧半場效電晶體334於距離D1為1.0μm時之崩潰電壓分析圖以及第2D圖之垂直金氧半場效電晶體234於距離D1為1.0μm時之崩潰電壓分析圖。如第7圖所示，第3D圖之垂直金氧半場效電晶體334以及第2D圖之垂直金氧半場效電晶體234具有相似之崩潰 電壓分析曲線，故其皆可有效增加裝置之崩潰電壓。由此可知，藉由於垂直金氧半場效電晶體之靠近閘極結構底部摻雜第二導電型重摻雜第一區，即可達到增加裝置之崩潰電壓之功效。因此，即使本圖沒繪示出第1G圖之垂直金氧半場效電晶體134之崩潰電壓分析曲線，此技術領域中具有通常知識者可知第1G圖之垂直金氧半場效電晶體134之崩潰電壓分析曲線應與第7圖所示之垂直金氧半場效電晶體234及334之崩潰電壓分析曲線相似，且第1G圖之垂直金氧半場效電晶體134與第3D圖之垂直金氧半場效電晶體334以及第2D圖之垂直金氧半場效電晶體234應具有相同之功效。
接著，參見第8圖，該圖為第3D圖之垂直金氧半場效電晶體334在導通狀態下(亦即閘極偏壓為10V)，其距離D1由0.3μm增加至1.4μm時，垂直金氧半場效電晶體334之導通電流分析圖。此分析圖係由電腦軟體(TCAD)模擬所得。此實施例是以第3D圖之垂直金氧半場效電晶體334作測試，且係假設溝槽之深度為2μm。此外，表一係顯示上述測試之導通電流以及相應之導通電阻。
由第8圖及表一可知，垂直金氧半場效電晶體334之距離D1越靠近1.0μm至1.2μm之間時，其導通電流越高，且導通電阻越低，且在距離D1為約1.15μm時可達到導通電流之最大值以及導通電阻之最小值。易言之，由於此分析是在假設溝槽之深度D2為2μm下所作，故距離D1為溝槽318自磊晶層302之頂面302A算起的深度D2的例如約0.5倍(即1μm/2μm)至約0.6倍時(即1.2μm/2μm)，垂直金氧半場效電晶體可具有較大之導 通電流以及較小之導通電阻，且此距離D1較佳為深度D2的約0.575倍(即1.15μm/2μm)。
綜上所述，本揭露實施例可利用一鄰近閘極結構底部之第二導電型重摻雜第一區以降低閘極結構底部之電場密度，並藉此增加崩潰電壓。此外，透過調控第二導電型重摻雜第一區之頂邊至磊晶層之頂面的距離，本揭露實施例可同時降低導通電阻並增加崩潰電壓。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100‧‧‧基板
100A‧‧‧上表面
100B‧‧‧下表面
102‧‧‧磊晶層
102A‧‧‧頂面
108‧‧‧第二導電型重摻雜第一區
108T‧‧‧頂邊
108B‧‧‧底邊
112‧‧‧第二導電型井區
114‧‧‧第一導電型漂移區
116‧‧‧交界
118‧‧‧溝槽
120‧‧‧閘極結構
120A‧‧‧閘極介電層
120B‧‧‧閘極
122’‧‧‧被蝕刻後之源極區
124’‧‧‧被蝕刻後之層間介電層
126‧‧‧開口
128‧‧‧第二導電型重摻雜第二區
130‧‧‧源極電極
132‧‧‧汲極電極
134‧‧‧垂直金氧半場效電晶體
D1‧‧‧距離
D2‧‧‧深度

Claims (16)

  1. 一種半導體裝置，包括：一汲極電極；一基板，重摻雜有一第一導電型且電性連結該汲極電極；一磊晶層，設於該基板上，該磊晶層包括：一第一導電型漂移區，具有該第一導電型，設於該基板上；一第二導電型井區，具有一第二導電型，且設於該第一導電型漂移區上且延伸至該磊晶層之一頂面，其中該第二導電型井區與該第一導電型漂移區之間具有一交界，且該第一導電型與該第二導電型不同；一溝槽(trench)，自該磊晶層之該頂面延伸穿過該第二導電型井區並進入該第一導電型漂移區中；一閘極結構，設於該溝槽中；一源極區，設於該閘極結構兩側之該第二導電型井區中，其中該源極區具有該第一導電型；一第二導電型重摻雜第一區，設於該第二導電型井區中，且接觸該第二導電型井區與該第一導電型漂移區之間的該交界；一層間介電層，設於該磊晶層上；及一源極電極，與該源極區電性連結。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，且該第二導電型重摻雜第一區之該底邊接觸該第二導電型井區與該第一導電型漂移區 之間的該交界。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，其中該第二導電型重摻雜第一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該底邊係位於該第一導電型漂移區中。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，其中該第二導電型重摻雜第一區自該第二導電型井區延伸穿過該第一導電型漂移區且進入該基板中，且該底邊係位於該基板中。
  5. 如申請專利範圍第2-4項中任一項所述之半導體裝置，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之該頂邊以及較靠近該基板之該底邊，且該第二導電型重摻雜第一區之該頂邊至該磊晶層之該頂面的距離為該溝槽之深度的0.15-0.8倍。
  6. 如申請專利範圍第2-4項中任一項所述之半導體裝置，其中該第二導電型重摻雜第一區與該溝槽間隔有一寬度，該寬度為該第二導電型井區之寬度的0.05-0.3倍。
  7. 如申請專利範圍第1項所述之半導體裝置，更包括：一開口，穿過該層間介電層及該源極區並暴露部分該第二導電型井區；及一第二導電型重摻雜第二區，設於該第二導電型井區暴露之部分； 其中部分該源極電極填入該開口中並與該第二導電型重摻雜第二區電性連結。
  8. 如申請專利範圍第1項所述之半導體裝置，更包括：一開口，穿過該層間介電層、該源極區及部分該第二導電型井區，並暴露部分該第二導電型重摻雜第一區；其中部分該源極電極填入該開口中並與該第二導電型重摻雜第一區電性連結。
  9. 如申請專利範圍第1項所述之半導體裝置，其中該第二導電型重摻雜第一區的摻雜濃度為1e19~5e20(1/cm3)，且該第二導電型重摻雜第一區的厚度不大於2μm。
  10. 一種半導體裝置之製造方法，包括：提供一基板，重摻雜有一第一導電型，且具有一上表面及一下表面；形成一磊晶層於該基板之該上表面上，該磊晶層具有該第一導電型；形成一第二導電型重摻雜第一區於該磊晶層中，該第二導電型重摻雜第一區具有一第二導電型，其中該第一導電型與該第二導電型不同；形成一第二導電型井區，自該磊晶層之一頂面延伸入該磊晶層中，其中該磊晶層中未形成有該第二導電型井區之部分係作為一第一導電型漂移區，該第一導電型漂移區具有該第一導電型，且該第二導電型井區與該第一導電型漂移區之間具有一交界，其中該第二導電型重摻雜第一區係設於該第二導電型井區中，且接觸該第二導電型井區與該第 一導電型漂移區之間的該交界；形成一溝槽(trench)，自該磊晶層之該頂面延伸穿過該第二導電型井區並進入該第一導電型漂移區中；形成一閘極結構於該溝槽中；形成一源極區於該閘極結構兩側之該第二導電型井區中，其中該源極區具有該第一導電型；形成一層間介電層於該磊晶層上；形成一源極電極，該源極電極與該源極區電性連結；及形成一汲極電極於該基板之該下表面，該汲極電極與該基板電性連結。
  11. 如申請專利範圍第10項所述之半導體裝置之製造方法，其中形成該第二導電型重摻雜第一區之步驟包括：進行一第二導電型摻雜步驟以於該磊晶層中形成一第二導電型重摻雜暫時區，其中該第二導電型重摻雜暫時區中包括一第二導電型重摻雜第一預定區；進行一第一導電型摻雜步驟以中和該第二導電型重摻雜暫時區中於該第二導電型重摻雜第一預定區以外之部分的電性，並留下未被中和之該第二導電型重摻雜第一預定區作為該第二導電型重摻雜第一區。
  12. 如申請專利範圍第10項所述之半導體裝置之製造方法，其中在形成該層間介電層後，更包括：進行一蝕刻步驟蝕穿該層間介電層及該源極區以形成一開口，該開口暴露部分該第二導電型井區；進行一摻雜步驟以於該第二導電型井區暴露之部分形成一 第二導電型重摻雜第二區；其中部分後續之該源極電極填入該開口中並與該第二導電型重摻雜第二區電性連結。
  13. 如申請專利範圍第10項所述之半導體裝置之製造方法，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，且該第二導電型重摻雜第一區之該頂邊至該磊晶層之該頂面的距離為該溝槽之深度的0.15-0.8倍。
  14. 如申請專利範圍第10項所述之半導體裝置之製造方法，其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，且該第二導電型重摻雜第一區之該底邊接觸該第二導電型井區與該第一導電型漂移區之間的該交界，或者該第二導電型重摻雜第一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該底邊係位於該第一導電型漂移區中，或者該第二導電型重摻雜第一區自該第二導電型井區延伸穿過該第一導電型漂移區且進入該基板中，且該底邊係位於該基板中。
  15. 一種半導體裝置之製造方法，包括：提供一基板，重摻雜有一第一導電型，且具有一上表面及一下表面；形成一磊晶層於該基板之該上表面上，該磊晶層具有該第一導電型；形成一第二導電型井區，自該磊晶層之一頂面延伸入該磊晶層中，其中該磊晶層中未形成有該第二導電型井區之部 分係作為一第一導電型漂移區，且該第二導電型井區與該第一導電型漂移區之間具有一交界，其中該第二導電型井區具有一第二導電型，該第一導電型漂移區具有該第一導電型，且該第一導電型與該第二導電型不同；形成一溝槽(trench)，自該磊晶層之該頂面延伸穿過該第二導電型井區並進入該第一導電型漂移區中；形成一閘極結構於該溝槽中；形成一源極區於該閘極結構兩側之該第二導電型井區中，其中該源極區具有該第一導電型；形成一層間介電層於該磊晶層上；進行一蝕刻步驟蝕穿該層間介電層、該源極區及部分該第二導電型井區以形成一開口，該開口暴露部分該第二導電型井區；進行一摻雜步驟以於該第二導電型井區暴露之部分形成一第二導電型重摻雜第一區，其中該第二導電型重摻雜第一區係設於該第二導電型井區中，且接觸該第二導電型井區與該第一導電型漂移區之間的該交界；形成一源極電極，該源極電極與該源極區電性連結，且部分該源極電極填入該開口中並直接接觸該第二導電型重摻雜第一區；及形成一汲極電極於該基板之該下表面，該汲極電極與該基板電性連結；其中該第二導電型重摻雜第一區具有較靠近該磊晶層之該頂面之一頂邊以及較靠近該基板之一底邊，且該第二導電 型重摻雜第一區之該頂邊至該磊晶層之該頂面的距離為該溝槽之深度的0.15-0.8倍。
  16. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該第二導電型重摻雜第一區具有較靠近該磊晶層頂面之該頂邊以及較靠近該基板之該底邊，其中該第二導電型重摻雜第一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該底邊係位於該第一導電型漂移區中。
TW104111882A 2015-04-14 2015-04-14 半導體裝置及其製造方法 TWI574416B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104111882A TWI574416B (zh) 2015-04-14 2015-04-14 半導體裝置及其製造方法
CN201510562578.0A CN106057884B (zh) 2015-04-14 2015-09-07 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104111882A TWI574416B (zh) 2015-04-14 2015-04-14 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201637214A TW201637214A (zh) 2016-10-16
TWI574416B true TWI574416B (zh) 2017-03-11

Family

ID=57179473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111882A TWI574416B (zh) 2015-04-14 2015-04-14 半導體裝置及其製造方法

Country Status (2)

Country Link
CN (1) CN106057884B (zh)
TW (1) TWI574416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201427001A (zh) * 2012-12-19 2014-07-01 Ind Tech Res Inst 階梯溝渠式金氧半場效電晶體及其製造方法
US20150054068A1 (en) * 2011-06-13 2015-02-26 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165995B2 (ja) * 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法
US9018701B2 (en) * 2012-08-14 2015-04-28 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices using three masks process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150054068A1 (en) * 2011-06-13 2015-02-26 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
TW201427001A (zh) * 2012-12-19 2014-07-01 Ind Tech Res Inst 階梯溝渠式金氧半場效電晶體及其製造方法

Also Published As

Publication number Publication date
CN106057884A (zh) 2016-10-26
TW201637214A (zh) 2016-10-16
CN106057884B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US10553691B2 (en) Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
US8883594B2 (en) Vertical tunneling field-effect transistor cell and fabricating the same
JP7180402B2 (ja) 半導体装置
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
CN105374875A (zh) 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法
CN108269842B (zh) 高压半导体装置
JP7073872B2 (ja) スイッチング素子とその製造方法
US8076731B2 (en) Semiconductor device including a halo layer and method of fabricating the same
TW201601203A (zh) 積體電路裝置及其製造方法
US20230387240A1 (en) Source/drain silicide for multigate device performance and method of fabricating thereof
TWI574416B (zh) 半導體裝置及其製造方法
CN115394722A (zh) 半导体结构及其形成方法
TW201719893A (zh) 半導體裝置及其製造方法
CN109950315B (zh) 具有柱结构的晶体管器件及制造晶体管器件的方法
TWI817719B (zh) 半導體結構及其形成方法
TWI559531B (zh) 絕緣閘極雙極性電晶體及其製造方法
TWI791408B (zh) 半導體裝置
US20230402510A1 (en) Semiconductor device and method of manufacturing the same
US20230420560A1 (en) Semiconductor device and method for forming the same
TWI544639B (zh) 高壓半導體裝置及其製造方法
TWI575707B (zh) 半導體裝置及其製造方法
TWI570931B (zh) 高壓半導體裝置及其製造方法
TW201727756A (zh) 橫向擴散金屬氧化半導體元件及其製造方法
CN110752252A (zh) 半导体装置及其形成方法