CN109950315B - 具有柱结构的晶体管器件及制造晶体管器件的方法 - Google Patents

具有柱结构的晶体管器件及制造晶体管器件的方法 Download PDF

Info

Publication number
CN109950315B
CN109950315B CN201811374824.XA CN201811374824A CN109950315B CN 109950315 B CN109950315 B CN 109950315B CN 201811374824 A CN201811374824 A CN 201811374824A CN 109950315 B CN109950315 B CN 109950315B
Authority
CN
China
Prior art keywords
region
conductivity type
pillar
mesa
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811374824.XA
Other languages
English (en)
Other versions
CN109950315A (zh
Inventor
小仓尚
相马充
D·E·普罗布斯特
广岛崇
P·A·布尔克
谷口敏光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN109950315A publication Critical patent/CN109950315A/zh
Application granted granted Critical
Publication of CN109950315B publication Critical patent/CN109950315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及具有柱结构的晶体管器件及制造晶体管器件的方法。晶体管器件包括设置在半导体区中并且包括栅极电极的第一沟槽，以及设置在所述半导体区中的第二沟槽。装置包括设置在所述第一沟槽和所述第二沟槽之间的台面区，以及设置在所述台面区的顶部部分中的第一导电类型的源极区。所述装置包括所述第一导电类型的外延层，以及设置在所述台面区中并且设置在所述第一导电类型的所述源极区和所述外延层之间的第二导电类型的体区。所述装置包括所述第二导电类型的柱，所述柱设置在所述台面区中，使得所述源极区的第一部分设置在所述柱侧面，并且所述源极区的第二部分设置在所述柱上方。

Description

具有柱结构的晶体管器件及制造晶体管器件的方法
技术领域
该说明书涉及具有柱结构的晶体管器件。
背景技术
一些晶体管器件可经受例如寄生双极晶体管，该寄生双极晶体管可被触发并且可防止晶体管器件的关断。寄生双极晶体管可通过寄生双极晶体管的基极中的由于衬底电流的自偏置来触发。因此，需要系统、方法和装置来解决现有技术的不足并提供其它新颖且创新的特征。
发明内容
在至少一个一般方面，装置可包括设置在半导体区中并且包括栅极电极的第一沟槽，以及设置在半导体区中的第二沟槽。装置可包括设置在第一沟槽和第二沟槽之间的台面区，以及设置在台面区的顶部部分中的第一导电类型的源极区。装置可包括第一导电类型的外延层，以及设置在台面区中并且设置在源极区和第一导电类型的外延层之间的第二导电类型的体区。装置可包括第二导电类型的柱，该柱设置在台面区中，使得源极区的第一部分设置在柱侧面，并且源极区的第二部分设置在柱上方。
一个或多个实施方式的细节在随附附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求中显而易见。
附图说明
图1A是根据实施方式的示出晶体管的剖视图的示意图。
图1B至1F是示出图1A所示的晶体管的剖视图的变型形式的示意图。
图2示出可具有横截面的各种组合的晶体管的平面图。
图3A至3C示出晶体管的变型形式的透视图。
图3D示出结合图3A至3C描述的实施方式的变型形式。
图4A和4B示出晶体管的另一个变型形式的透视图。
图5A和5B示出晶体管的又一个变型形式的透视图。
图6A至6F是示出制备如本文所述的晶体管的工艺的示意图。
图7是根据实施方式的示出形成晶体管的方法的流程图。
图8是示出晶体管的闩锁场景的曲线图。
图9是根据本文所述的实施方式的示出晶体管的操作的曲线图。
图10是示出各种柱单元间距的体触点长度与骤回电压的曲线图。
图11示出各种器件的导通电阻与体触点长度。
具体实施方式
此处描述的晶体管可具有源极区，该源极区被限定为使得防止包括在晶体管内的寄生双极器件(例如，NPN双极晶体管器件)以不期望的方式被激活。具体地讲，如本文所述，晶体管结构可被配置成当晶体管结构被关断时防止包括在晶体管结构中的寄生双极器件的接通。寄生双极器件的激活可称为闩锁，并且可响应于寄生双极器件中的基极响应于衬底电流的自偏置而被触发。本文所述的晶体管器件可被配置有这样的结构，该结构减小基极电阻，同时保持期望的导通电阻。因此，当晶体管结构被关断时，减少或消除与寄生双极器件相关联的不期望的闩锁状况。
例如，如本文所述，晶体管的源极区可具有包括在源极区内的柱结构，该柱结构具有与源极区的导电类型相反的导电类型。作为特定示例，在沟槽金属氧化物半导体场效应晶体管(MOSFET)器件中，硅台面的表面(台面顶部和台面侧壁)可具有N型导电性，并且硅台面的中间(例如，中间部分)可包括可具有P型导电性的柱。P型导电柱(例如，P柱)可与MOSFET器件的体区接触。例如，晶体管内的这些柱结构可用于减小基极电阻，同时保持晶体管的期望导通电阻。因此，当晶体管被改变为断开状态时，可减少或消除与潜在寄生双极器件相关联的不期望的闩锁状况。
常规结构的沟道和台面顶部可通过P型高浓度体层连接，该体层不以期望的方式作为沟道操作。因此，当试图减小体时，为了减小基极电阻，有效沟道区域减小。相反，具有本文所述的柱结构的晶体管可具有相对浅的体区，而不会以不利的方式影响沟道区中的性能。本文所述的晶体管被配置成通过例如以下方式来防止寄生双极器件接通：减小寄生器件的基极电阻，而没有沟道区域损失(例如，减小的沟道区域)。
图1A是根据实施方式的示出晶体管100(例如，竖直晶体管器件、MOSFET器件)的剖视图的示意图。图1A所示的晶体管100具有台面区120(也可称为台面)，该台面区设置在形成于半导体区102中(例如，限定在半导体区102内)的一对沟槽114A、114B之间。台面120(或其侧壁)可至少部分地由该对沟槽114A、114B限定。沟槽114A、114B中的每个分别包括分别通过介电层112A、112B绝缘的电极110A、110B(例如，栅极电极)。
台面120包括源极区130、体区160、以及外延层170的至少一部分。源极区130和外延层170可各自具有第一导电类型。设置在源极区130和外延层170之间(例如，竖直地设置在源极区130和外延层170之间)的体区160具有第二导电类型。第一导电类型与第二导电类型相反。在一些实施方式中，晶体管100(和本文所公开的其他晶体管)可与仅几个晶胞相关联。在一些实施方式中，第一导电类型可以是N型导电性(例如，N型掺杂剂(例如，磷(P)、砷(As)、锑(Sb)))，并且第二导电类型可以是P型导电性(例如，P型掺杂剂(例如，硼(B)、铝(Al)、镓(Ga)))。在一些实施方式中，第一导电类型可以是P型导电性，并且第二导电类型可以是N型导电性。尽管讨论为与特定类型的掺杂剂相关联，但是本文所述的导电类型可被反转以形成不同的器件(例如，P沟道器件、N沟道器件)。
当晶体管100处于导通状态时(基于施加到电极110A、110B的电压)，可在源极区130内限定沟道(或多个沟道)。当晶体管100处于导通状态时，电流可在源极导体180和漏极导体190之间流动。
源极导体180与源极区130接触。源极导体180通过相应的介电层112A、112B与电极110A、110B绝缘。外延层170可设置在衬底180上，并且漏极导体190可与衬底180接触。在该实施方式中，竖直方向(其为深度方向或高度方向)沿着y轴对齐。在该实施方式中，水平方向(其为宽度方向或横向方向)沿着x轴对齐。在该实施方式中，长度方向沿着z轴对齐。如图1A中所取向，晶体管100的顶部可朝向源极部分(例如，源极区130、源极导体180)，并且晶体管100的底部可朝向漏极部分(例如，漏极导体190)。
如图1A所示，晶体管100包括第二导电类型的柱140。柱140与体区160接触并且(沿着竖直方向)设置在体区160上方。柱140的掺杂剂浓度可大于体区160的掺杂剂浓度。
在没有柱140的情况下，晶体管100可经受寄生双极器件的闩锁，该寄生双极器件的闩锁可防止晶体管100以期望的方式关断。寄生双极器件可包括例如源极区130(例如，发射极)、体区160(例如，基极)和外延层170(例如，集电极)。在一些实施方式中，柱140可用于减小到体触点(在图1A中未示出，但是体触点可沿着台面120的长度在Z方向上)的路径的电阻，从而防止寄生双极器件的接通。路径可包括体区160，该体区可用作寄生双极器件的基极。该机制和闩锁场景结合至少例如图3A和8更详细地描述。
因为晶体管100包括柱140，所以即使在台面120的宽度相对较窄(例如，变窄到亚微米宽度)的实施方式中，晶体管100的导通电阻也可保持在期望的电平。另外，寄生NPN结构(例如，体区160)的基极电阻可使用柱140减小，而不会对晶体管100的沟道产生不期望的影响(例如，沟道区域减小)。
柱140和源极区130在台面120的顶部部分中。第二导电类型的柱140设置在台面区130中，使得源极区130的第一部分130A和第三部分130C(其可称为侧面部分)设置在柱140侧面。柱140设置在第一部分130A和第三部分130C之间。源极区130的第二部分130B(也可称为顶部部分)设置在柱140上方。第一部分130A可与第二部分130B邻接(例如，可与第二部分130B接触)。第二部分130B可与第三部分130C邻接(例如，可与第三部分130C接触)。
在该实施方式中，柱140沿着竖直轴线A1(或平面)对齐。竖直轴线A1与源极区130的第二部分130B、柱140、体区160(其在柱140下方)以及外延层170(以从顶部到底部的顺序)相交。如图1A所示，水平轴线A2(或平面)与电极110A、110B(和介电层112A、112B)、部分130A、130C以及柱140相交。水平轴线A2正交于竖直轴线A1并且平行于台面120的顶部表面和x轴对齐。
柱140至少部分地被源极区130围绕。在该实施方式中，柱140的顶部表面141至少在三个侧面(顶部和侧壁)上被源极区130覆盖。在该实施方式中，柱140的顶部表面141被源极区130(例如，第二部分130B)覆盖(完全被其覆盖、被其围绕)。柱140的侧表面142、143被源极区130(例如，第一部分130A和第三部分130C)覆盖(例如，被其围绕)。
如图1A所示，柱140设置在台面120的顶部部分中。在示于图1A的该实施方式中，柱140的顶部表面141与台面120的顶部表面分离。换句话讲，柱140的顶部表面141在台面120的顶部表面下方。具体地讲，柱140的顶部表面141通过源极区130与源极导体180的底部表面(其在源极导体180和台面120之间的界面处)分离。源极导体180与源极区130接触，并且在一些实施方式中，可限定与源极区130的欧姆接触。如图1A所示，柱140的顶部表面141在电极110A、110B中的每个的顶部表面上方(例如，竖直上方)。另外，如图1A所示，柱140的顶部表面141在介电层112A、112B中的每个的顶部表面上方(例如，竖直上方)。
台面120的顶部表面(例如，源极区130的顶部表面)也设置在电极110A、110B和介电层112A、112B中的每个的顶部表面上方(例如，竖直上方)。源极区130的部分130B设置在电极110A、110B和介电层112A、112B中的每个的顶部表面上方(例如，竖直上方)。
柱140的底部144(其在体区160和柱140之间的界面处)由虚线示出。柱140的底部144大致是体区160和柱140之间的不同掺杂剂浓度的过渡位置。柱140的底部144在电极110A、110B中的每个的顶部表面下方。体区160和外延层170之间的界面也在电极110A、110B中的每个的顶部表面下方(例如，竖直下方)。
如图1A所示，柱140的底部144与源极区130的底部(例如，底部表面)(和/或其部分130A、130C)对齐。在一些实施方式中，柱140的底部144可在源极区130的底部的上方(例如，竖直上方)或下方(例如，竖直下方)。
部分130A、130B、130C中的每个的相应厚度B1、B2、B3可以是相同的。在一些实施方式中，部分130B的厚度B2可小于厚度B1和/或厚度B3。在一些实施方式中，部分130B的厚度B2可大于或等于厚度B1和/或厚度B3。厚度B1可等于厚度B3，使得柱140居中(例如，以居中方式对齐)在台面120内，并且居中(例如，以居中方式对齐)在源极区130内。
如图1A所示，柱140具有小于高度C2的宽度C1。在一些实施方式中，柱140可具有宽度C1，该宽度是台面120(以及源极区130和/或体区160)的宽度B4的大致一半。在一些实施方式中，柱140可具有宽度C1，该宽度大于或小于台面120的宽度B4的一半。在一些实施方式中，台面120的宽度B4可以是微米的分数(例如，小于0.3μm，小于0.2μm)。因此，柱140的宽度C1可以是微米的分数(例如，小于0.2μm，小于0.1μm)。
在一些实施方式中，柱140可具有宽度C1，该宽度小于(部分130A、130C的)宽度B1、B3的组合宽度。因此，宽度B1或宽度B3可小于宽度C1的一半。在一些实施方式中，柱140可具有宽度C1，该宽度大于或等于(部分130A、130C的)宽度B1、B3的组合宽度。因此，宽度B1或宽度B3可大于或等于宽度C1的一半。
柱140可具有与图1A所示的矩形横截面形状(例如，轮廓)不同的形状。例如，柱140可在柱140的顶部部分上具有圆角。在一些实施方式中，柱140可以各种方式渐缩。例如，柱140在顶部部分中可具有大于底部部分的宽度(沿着深度方向)。作为另一个示例，柱140在底部部分中可具有大于顶部部分的宽度(沿着深度方向)。源极区130可具有与柱140的轮廓相对应(相同或符合)的形状。
如上所述，体区160和柱140是相同导电类型。在该实施方式中，体区160和柱140具有第二导电类型。因此，柱140可被称为第二导电类型的区的柱部分，并且体区160可被称为第二导电类型的区的体部分。
图1B是示出图1A所示的晶体管100的剖视图的变型形式的示意图。除了一些变化之外，上文关于图1A的所有描述都可应用于图1B。
如图1B所示，晶体管100包括不同的柱结构和源极区结构。具体地讲，如图1B所示，柱140从体区160竖直(沿着y轴)延伸到源极导体180。因此，源极区130的一部分(例如，图1A所示的部分130B的一部分)未设置在柱140的顶部表面141和源极导体180之间。源极导体180与柱140接触，并且在一些实施方式中，可限定与柱140的欧姆接触。
如图1B所示，源极区130被分成由柱140分离的两个区(例如，部分130A、130C)。在该实施方式中，柱140的高度C1与源极区130的部分130A、130C中的每个的高度相同。在一些实施方式中，柱140的高度C1可大于或小于源极区130的部分130A、130C中的一个或多个的高度。
图1C是示出图1A所示的晶体管100的剖视图的另一个变型形式的示意图。除了一些变化之外，上文关于图1A的所有描述都可应用于图1C。
如图1C所示，晶体管100包括设置在柱结构和源极区结构上方的第二导电类型的体触点162。具体地讲，如图1C所示，柱140设置在体触点162(在柱140上方)和体区160(在柱140下方)之间。换句话讲，柱140被竖直设置在体区160和体触点162之间。源极导体180与体触点162接触，并且在一些实施方式中，可限定与体触点162的欧姆接触。因此，源极区130的一部分(例如，图1A所示的部分130B的一部分)未设置在柱140的顶部(由141示出并且在体触点162和柱140之间的界面处)和源极导体180之间。
如图1C所示，源极区130被分成由柱140分离的两个区(例如，部分130A、130C)。在该实施方式中，柱140的高度C1与源极区130的部分130A、130C中的每个的高度相同。在一些实施方式中，柱140的高度C1可大于或小于源极区130的部分130A、130C中的一个或多个的高度。在该实施方式中，组合的柱140的高度C1和体触点162的高度D1大于源极区130的部分130A、130C中的每个的高度。
体区160和体触点162以及柱140是相同导电类型(例如，第二导电类型)。因此，柱140可被称为第二导电类型的区的柱部分，并且体区160和体触点162可被称为第二导电类型的区的第一体部分和第二体部分。
在一些实施方式中，体触点162可具有与体区160和/或柱140不同的掺杂剂浓度。在一些实施方式中，体触点162的掺杂剂浓度可大于柱140的掺杂剂浓度，并且体区160的掺杂剂浓度可不同于体区160的掺杂剂浓度。在一些实施方式中，体触点162可用作晶体管100的体触点。该体触点实施方式将在下文更详细地描述。
图1D是示出图1A所示的晶体管100的剖视图的变型形式的示意图。在该实施方式中，柱140(其结合上面的其他图示出和描述)不包括在内，并且源极区130设置在台面120的顶部部分中。
图1E是示出图1A所示的晶体管100的剖视图的变型形式的示意图。在该实施方式中，源极区130和柱140不包括在内。体区160设置在台面120的顶部部分中。虽然未示出，但在一些实施方式中，体区160在下部(或底部部分)中可以是更轻掺杂的，并且在上部部分中可以是更重掺杂的。
图1F是示出图1A所示的晶体管100的剖视图的另一个变型形式的示意图。除了一些变化之外，上文关于至少图1A和1C的所有描述都可应用于图1F。
如图1F所示，晶体管100包括设置在柱结构和源极区结构上方的第二导电类型的体触点162。具体地讲，如图1F所示，柱140设置在体触点162(在柱140上方)和体区160(在柱140下方)之间。在该实施方式中，体触点162在台面120内不对称地取向(移位到台面120的一侧)。具体地讲，基极接触162的一部分设置在源极区130的部分130C上方。基极接触162的一部分未设置在源极区130的部分130A上方(例如，在其上方被排除)。基极接触162设置在源极区130的部分130A的一部分侧面。
如图1F所示，源极区130被分成由柱140分离的两个区(例如，部分130A、130C)。在该实施方式中，部分130A的高度大于柱140的高度C1以及源极区130的部分130C。在该实施方式中，基极接触162的宽度D2小于台面120的宽度B4。
图1A至1F所示的各种横截面视图可沿着台面(例如，台面120)的长度(沿着z方向或z轴)在晶体管器件(例如，晶体管100)内组合。换句话讲，图1A至1F所示的各种横截面视图可沿着晶体管器件的沟槽的纵向长度在晶体管器件内组合。在一些实施方式中，晶体管100可具有带有图1A的横截面的一部分以及带有图1B、1C、1E和1F中的任一个的横截面的一个或多个部分。作为另一个示例，晶体管100可具有带有图1D的横截面的一部分以及带有图1B、1C、1E和1F中的任一个的横截面的一个或多个部分。作为又一个示例，晶体管100可具有带有图1B的横截面的一部分以及带有图1C、1E和1F中的任一个的横截面的一个或多个部分。
可包括图1A至1D中所示的横截面的各种组合的晶体管200的示例性平面图示于图2中。如图2所示，晶体管200可具有器件区201(例如，沟道区或有源区)和沿着台面220A(沿着方向Z延伸)的体触点区202-1。平行沟槽210A、210B(也沿着方向Z延伸)也示于图2中。图1A至1F中所示的横截面可沿着台面220A的长度以各种组合被包括在内。作为特定示例，器件区201可具有图1A所示的横截面，并且体触点区202-1可具有图1B、1C、1E和1F中的任一个的横截面。沿着台面220A(或另一个台面)的体触点区中的另一个(例如，体触点区202-2)可具有与体触点区202的横截面轮廓不同的横截面轮廓。
体间距E也示于图2中。在一些实施方式中，可实现相对较窄的体间距E以减小寄生NPN双极器件的基极电阻。在一些实施方式中，体触点(例如，体触点区202-1、202-2)可包括用作晶体管200的体触点的掺杂区。在一些实施方式中，体触点区可与源极区处于相同的电势。
将结合图1A至2讨论的概念组合起来的透视图结合图3A至5B示出和描述。图1A至2中所示的和所述的细节在图3A至5B的视图中的一些中可以不示出(和/或标记)以简化附图并且集中于附加细节。
图3A示出晶体管100的变型形式的透视图。如图3A所示，晶体管100的器件区301具有对应于图1A的横截面轮廓的横截面轮廓，并且晶体管100的体触点区302具有对应于图1C的横截面轮廓的横截面轮廓。
如图3A所示，柱140(用虚线示出)沿着晶体管300的长度Z(例如，台面120的纵向轴线)延伸。柱140在体触点区302中连续地延伸到体触点162(例如，对应于图1C中的体触点)下方。换句话讲，柱140和源极区130(具有多个部分130A至130C)可在晶体管300的第一横截面切片(例如，平面)内，并且柱140可在晶体管300的第二横截面切片处与体触点162接触。柱140限定体区160和体触点162之间(并且包括体区160和体触点162)的电路径。在一些实施方式中，体触点162可用作晶体管300的体触点。在一些实施方式中，体触点162可与源极区130处于相同的电势。
在反向偏置和崩塌状况下，电荷通过体区160中的沟道区流动到体触点162(其用作体触点(或体二极管))。在台面120中包括柱140导致在到体触点162的路径上的材料的总横截面区域，该总横截面区域降低沟道区(其在体区160中)中的电阻。换句话讲，柱140和体区160的组合的横截面区域允许相对较多的电流流动到体触点162(特别是在反向偏置和崩塌状况下)。这可导致寄生双极器件的闩锁电压增加。在没有柱140的情况下，寄生双极的基极区(其对应于体区160)的横截面区域将减小，并且晶体管300将更易于受到寄生双极器件的闩锁的影响。
图3B是示出与图3A所示相同的透视图和示例的示意图。在该视图中，源极区130被示为实线框，并且示出了源极区130的部分130B、130C。
如图3B所示，源极区130的部分130B在柱140上方是不连续的(例如，中断、断裂)。换句话讲，源极区130的部分130B沿着台面120的长度是不连续的(其中台面120具有沿着正交于竖直轴线的纵向轴线对齐的长度，该竖直轴线沿着台面120的高度并且正交于台面120的宽度)。源极区130的部分130B在体触点162处具有间断，但在体区160的至少一部分上方是连续的。
如图3B所示，源极区130在体触点162下方是连续的。在一些实施方式中，源极区130的部分130C在体触点162下方是连续的。体触点162下方的部分(该部分在体触点162下方是连续的)被示为部分132。在一些实施方式中，源极区130的部分130C在体触点162处(或下方)的源极区130的部分130C的间断下方沿着台面120的长度是连续的。
在一些实施方式中，因为源极区130的部分130C是连续的，所以沟道区可形成在晶体管300内，甚至在晶体管300的体触点区302中。这可导致晶体管300的导通电阻的减小(与在体触点区302中没有源极区130的连续性的实施方式相比)。
图3C是晶体管300的示意图，其示出体触点162-1和162-2之间的体间距F(例如，中心到中心间距)。在该实施方式中，由于连续的源极区，体触点163的宽度可相对较大而不会对晶体管400的导通电阻具有影响。虽然未示出，但在体区302中，可使用例如图1B中所示的横截面来代替与图1C相关联的横截面。
图3D示出结合图3A至3C描述的实施方式的变型形式。该实施方式中的体触点162不对称地限定在台面120内。体触点162在台面120(和柱140)的中心线U(或纵向轴线)的第一侧上比台面120(和柱140)的中心线U(或纵向轴线)的第二侧具有更大的体积。因此，源极区130的顶部部分130B在体触点162处沿着台面120可以不是不连续的。顶部部分130B可在体触点162处凹陷，但将是连续的。因此，在体触点162处(并且在体触点区302中)的源极区130的顶部部分130B的宽度将小于在器件区301内源极区130的顶部部分130B的宽度。
图4A示出晶体管100的另一个变型形式的透视图。如图4A所示，晶体管100的器件区401具有对应于图1A的横截面轮廓的横截面轮廓，并且晶体管100的体触点区402具有对应于图1E的横截面轮廓的横截面轮廓。体触点区402包括体触点163，该体触点可具有比体区160更重的掺杂浓度。在该实施方式中，由于体触点163，源极区130沿着台面120的长度是不连续的。
图4B是晶体管400的示意图，其示出体触点163-1和163-2之间的源极区130的长度H1。(体触点(例如，体触点163-2))的长度H2可小于源极区130的长度H1。在一些实施方式中，长度H1可为长度H2的两倍以上(例如，长度H1与长度H2的比率可为10:3)。利用相对较窄的长度H2，晶体管400的导通电阻可以是有利的(即使在与图3A至3D中的实施方式相比时)。
图5A示出晶体管100的又一个变型形式的透视图。如图5A所示，晶体管100的器件区501具有对应于图1A的横截面轮廓的横截面轮廓，并且晶体管100的体触点区502具有在一个部分(体触点164A、164C)中对应于图1C的横截面轮廓并且在另一个部分(体触点164B)中对应于图1E的横截面轮廓的横截面轮廓。体触点164A至164C可具有比柱140和/或体区160更重的掺杂浓度。在该实施方式中，由于体触点165，源极区130沿着台面120的长度是不连续的。
图5B是晶体管500的示意图，其示出体触点164和165之间的源极区130的长度G1。体触点中的每个具有与底部部分长度不同的顶部部分长度。例如，体触点165(在体触点165和体160之间界面处)的底部部分长度G3(和/或表面区域)小于体触点165(在体触点165的顶部表面(其沿着源极区130的顶部表面对齐)处)的顶部部分长度G2(和/或表面区域)。长度G2和长度G3可小于源极区130的长度G1。在一些实施方式中，长度G1可为长度G2和/或长度G3的两倍以上。在一些实施方式中，长度G1与长度G2(和/或与长度G3)的比率可以是10:3。
图6A至6F是示出制备如本文所述的晶体管600的工艺的示意图。可在形成在例如衬底(未示出)上的外延层670中执行处理步骤。一般将根据N型外延层讨论所述步骤，但导电类型可被反转以用于在P型外延层中形成。结合图6A至6F示出的工艺涉及例如图4A和4B的实施方案的形成。然而，对于与例如图3A至3D的形成有关的实施方案，可修改处理。在该实施方式中，柱、源极区和/或沟道区可使用一个或多个成角度的植入物形成。
如图6A所示，沟槽614A、614B形成于半导体的半导体区602(例如，半导体区的外延层670)中。台面620连同沟槽614A、614B的形成一起限定。沟槽614A、614B的侧壁和台面620的顶部衬有介电层604(例如，二氧化硅层)。电极610A、610B使用例如多晶硅材料形成在相应沟槽614A、614B内。电极610A、610B可相对于台面120的顶部表面凹陷。
在形成介电层604之后，可执行(由箭头P1示出)P型植入工艺(例如，30度的双侧硼植入)，如图6B所示，以形成P型区，该P型区可至少部分地形成体区660。在一些实施方式中，植入工艺可包括3步植入工艺。在一些实施方式中，3步植入工艺可包括一个或多个双侧植入工艺。在一些实施方式中，双侧植入工艺中的两个或更多个可以不同能量和/或角度(例如，20度、55度)来执行。该3步植入工艺可提高生产率并且可导致消除至少一些后续处理步骤(例如，消除如结合图6F所述执行的植入)。
N型植入工艺可如图6C所示执行以至少部分地形成源极区630(以及柱640的一部分)。在一些实施方式中，N型植入工艺可包括不止一个N型植入工艺(例如，15度的双侧砷植入和40度的双侧砷植入)。在N型植入工艺期间，施加抗蚀剂605以阻挡其中将形成体触点区(例如，体触点662)的区域。抗蚀剂605还阻挡在其中将形成体触点区的区域下方形成源极区630(使得源极区630的侧面部分将是不连续的)。为了形成源极区630的连续侧面部分(在体触点区中没有间断)，与图6C相关联的处理(例如，N型植入)可从工艺流程中省略。
在一些实施方式中，可通过掩模图案来控制源极区和体触点的长度的比率，以针对特定的导通电阻和/或潜在的闩锁(双极器件接通)电压。在一些实施方式中，执行快速热退火(RTA)(例如，快速热氧化(RTO))工艺以进一步限定源极区630，如图6D所示。快速热退火可在高温下执行(例如，在氧气(O2)中，1000℃下执行60秒)。
如图6E所示，介电层617形成在器件上。介电层617可包括高温氧化物沉积、硼磷硅酸盐玻璃(BPSG)沉积、BPSG回流等。在一些实施方式中，介电层617可凹陷(例如，蚀刻(接触蚀刻))，如图6F所示，以暴露源极区630和体触点662的顶部表面以制备金属接触(例如，源极导体)。执行覆盖N型植入(例如，7度的四砷植入)和P型植入(例如，25度的四硼植入)以进一步限定源极区630和柱640。在其中结合图6B所示的工艺使用3步植入工艺的一些实施方式中，可结合图6F来移除(例如，不执行)P型植入工艺。因此，可以在接触蚀刻之前而不是在接触蚀刻之后执行P型植入工艺。虽然未示出，但是可执行光刻和植入工艺以将体触点662重掺杂为体触点。
图7是根据实施方式的示出形成晶体管的方法的流程图。图7中所示的流程图可用于形成(例如，制造)本文所述的晶体管实施方式中的一个或多个。
该方法可包括在半导体区中形成第一沟槽和第二沟槽，使得台面区被限定在第一沟槽和第二沟槽之间(框710)。在一些实施方式中，台面区的宽度可小于1微米。
介电层可沿着第一沟槽和第二沟槽中的每个的侧壁形成(框720)，并且电极可在第一沟槽和第二沟槽中的每个中形成(框730)。电极可以是栅极电极并且可包括例如多晶硅材料。
第一导电类型的体区形成在台面区中(框740)。体区可形成在衬底上的外延层中。外延层可具有与第一导电类型相反的第二导电类型。
第二导电类型的源极区在台面区的顶部部分中形成，使得源极区的第一部分设置在第一导电类型的柱侧面，并且源极区的第二部分设置在柱上方(框750)。第一部分可以是源极区的侧面部分。第二部分可以是源极区的顶部部分。在一些实施方式中，柱和源极区可具有与例如图1A所示的轮廓类似的轮廓。
该方法还可包括使用植入工艺沿着台面的一部分形成体区，使得体触点区形成。在一些实施方式中，体触点区中的体区可具有与例如图1B、1C、1E和/或1F所示的那些横截面轮廓类似的横截面轮廓。该方法还可包括在形成源极区期间阻挡植入，使得源极区的第一部分在体触点区(诸如例如图4A和4B中所示的体触点区)中具有间断。在一些实施方式中，源极区可被形成为使得源极区的第一区是连续的，诸如例如图3A至3D中所示。
图8是示出晶体管的闩锁场景的曲线图。如图8所示，当栅极电压801(以V/div为单位)和晶体管电流802(以A/div为单位)随时间推移减小时，源极电压803增加。然而，在大致时间T1处，当晶体管断开时，源极电压803(以V/div为单位)不继续到预期源极电压803A(用虚线示出)，并且当晶体管断开时，晶体管电流802不继续到为0的预期晶体管电流(也用虚线示出)。当晶体管断开时，闩锁状况防止源极电压803实现预期源极电压803A，并且防止晶体管电流802继续到为0的预期晶体管电流。
图9是根据本文所述的实施方式的示出晶体管的操作的曲线图。如图9所示，当栅极电压902减小时，漏极电压903如预期的那样上升并且漏极电流901减小到零。
图10是示出各种柱单元间距的体触点长度与骤回电压的曲线图。柱单元间距可以是包括在相邻台面中的柱之间的距离。图10是曲线图，其示出即使随着体触点长度(例如，图4B中所示的体触点长度H2)增加，也可减小闩锁(示为骤回电压)的可能性。该曲线图示出Q1的柱单元间距、Q2的柱单元间距以及Q3的柱单元间距，其中Q1>Q2>Q3。闩锁的可能性可通过相对较小的导通电阻损失来降低。
图11示出各种器件的导通电阻与体触点长度。曲线1101与常规晶体管相关联，并且曲线L1-C、L1-D、L2-C和L2-D与基于本文所述的实施方式的晶体管相关联。曲线L1-C和L1-D是体触点长度为L1的晶体管，并且曲线L2-C和L2-D是体触点长度为L2的晶体管(其中L2＝2*L1)。曲线L1-C和L2-C是覆盖植入器件(在源极区中具有连续侧面部分)，并且曲线L1-D和L2-D是图案化植入器件(在源极区中具有不连续侧面部分)。与常规晶体管相比，基于本文所述概念的晶体管的导通电阻相对较低。对于特定的体触点长度，连续的晶体管(L1-C、L2-C)具有比带有间断的晶体管(L1-D、L2-D)更期望的导通电阻。
应当理解，在前面的描述中，当元件诸如层、区、衬底或部件被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦接到另一个元件时，该元件可直接在另一个元件上，连接或耦接到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…之上和在…之下的相对术语可分别包括竖直地在…之上和竖直地在…之下。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种晶体管器件，包括：
第一沟槽，设置在半导体区中并且包括栅极电极；
第二沟槽，设置在所述半导体区中；
台面区，设置在所述第一沟槽和所述第二沟槽之间；
第一导电类型的源极区，设置在所述台面区的顶部部分中；
所述第一导电类型的外延层；
第二导电类型的体区，所述第二导电类型的体区设置在所述台面区中并且设置在所述源极区和所述第一导电类型的所述外延层之间，所述第二导电类型不同于所述第一导电类型；以及
所述第二导电类型的柱，所述柱设置在所述台面区中，使得所述源极区的第一部分设置在所述柱侧面并与所述柱接触，并且所述源极区的第二部分设置在所述柱上方并与所述柱接触，
其中所述柱的顶部表面在设置于所述栅极电极上的介电层的顶部表面上方且所述柱的底部与所述源极区的所述第一部分的底部表面对齐。
2.根据权利要求1所述的晶体管器件，其中所述柱沿着竖直轴线对齐，所述竖直轴线与所述源极区的所述第二部分、所述柱以及所述体区相交，
所述台面具有第一宽度，且所述柱具有第二宽度，所述第二宽度为所述第一宽度的大致一半。
3.根据权利要求1所述的晶体管器件，其中所述源极区包括第三部分，所述柱设置在所述源极区的所述第一部分和所述源极区的所述第二部分之间。
4.根据权利要求1所述的晶体管器件，其中所述台面区具有沿着正交于竖直轴线的纵向轴线对齐的长度，所述竖直轴线沿着所述台面区的高度并且正交于所述台面区的宽度，
所述第二导电类型的所述柱、所述源极区的所述第一部分以及所述源极区的所述第二部分沿着所述台面区的所述长度与第一位置处的第一横截面平面相交，
所述柱沿着所述台面区的所述长度在第二位置处的第二横截面平面处与体触点接触，
所述柱竖直地设置在所述体区和所述体触点之间，
所述体触点的宽度等于所述台面区的所述宽度。
5.根据权利要求1所述的晶体管器件，其中所述台面区具有沿着正交于竖直轴线的纵向轴线对齐的长度，所述竖直轴线沿着所述台面区的高度并且正交于所述台面区的宽度，
所述源极区的所述第一部分沿着所述台面区的所述长度是不连续的并且沿着所述台面区的所述长度在体触点处具有间断，
所述源极区的所述第二部分在所述体触点处的所述源极区的所述第一部分的所述间断下方沿着所述台面区的长度是连续的。
6.根据权利要求1所述的晶体管器件，还包括：
源极导体，所述源极导体与所述源极区接触并且限定欧姆接触；
漏极导体；以及
衬底，所述衬底与所述外延层接触并且设置在所述源极导体和所述漏极导体之间。
7.根据权利要求1所述的晶体管器件，其中所述台面区具有设置在所述电极的顶部表面上方的顶部表面，所述电极设置在所述第一沟槽中。
8.一种晶体管器件，包括：
第一沟槽，设置在半导体区中并且包括栅极电极；
第二沟槽，设置在所述半导体区中；
台面区，设置在所述第一沟槽和所述第二沟槽之间；
第一导电类型的源极区，设置在所述台面区的顶部部分中；以及
所述第一导电类型的外延层，
所述台面区包括在沿着所述台面区的第一横截面处的第二导电类型的第一区以及在沿着所述台面区的第二横截面处的所述第二导电类型的第二区，所述第二导电类型不同于所述第一导电类型，
所述第二导电类型的所述第一区具有与所述第二导电类型的所述第二区不同的形状，
所述第二导电类型的所述第一区和所述第二导电类型的所述第二区两者具有柱部分以及在所述柱部分下方的体区，所述柱部分具有高于所述体区掺杂浓度的掺杂浓度，
所述第二导电类型的所述第一区包括设置在所述柱部分上方的所述第二导电类型的体触点，所述体触点具有高于所述柱部分掺杂浓度的掺杂浓度。
9.根据权利要求8所述的晶体管器件，其中从所述第二区排除所述体触点，
所述第二导电类型的所述第一区具有比所述第二导电类型的所述第二区的表面区域更大的表面区域。
10.根据权利要求8所述的晶体管器件，其中所述体触点具有底部部分，所述底部部分的长度小于所述体触点的顶部部分的长度。
11.一种制造晶体管器件的方法，所述方法包括：
在半导体区中形成第一沟槽和第二沟槽，使得台面区被限定在所述第一沟槽和所述第二沟槽之间；
沿着所述第一沟槽和所述第二沟槽中的每个的侧壁形成介电层；
在所述第一沟槽和所述第二沟槽中的每个中形成电极；
在所述台面区中形成第二导电类型的体区；以及
在所述台面区的顶部部分中形成第一导电类型的源极区，使得所述源极区的第一部分设置在第二导电类型的柱侧面并与所述柱接触，并且所述源极区的第二部分设置在所述柱上方并与所述柱接触，所述第一导电类型不同于所述第二导电类型，
其中所述柱的顶部表面在设置于每个所述电极上的相应介电层的顶部表面上方且所述柱的底部与所述源极区的所述第一部分的底部表面对齐。
12.根据权利要求11所述的方法，还包括：
使用植入工艺沿着所述台面的一部分形成体触点；以及
在所述源极区的所述形成期间阻挡植入，使得所述源极区的所述第一部分在体触点区中具有间断。
CN201811374824.XA 2017-12-20 2018-11-19 具有柱结构的晶体管器件及制造晶体管器件的方法 Active CN109950315B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762608462P 2017-12-20 2017-12-20
US62/608,462 2017-12-20
US15/943,914 2018-04-03
US15/943,914 US10340372B1 (en) 2017-12-20 2018-04-03 Transistor device having a pillar structure

Publications (2)

Publication Number Publication Date
CN109950315A CN109950315A (zh) 2019-06-28
CN109950315B true CN109950315B (zh) 2022-09-06

Family

ID=66815270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811374824.XA Active CN109950315B (zh) 2017-12-20 2018-11-19 具有柱结构的晶体管器件及制造晶体管器件的方法

Country Status (4)

Country Link
US (1) US10340372B1 (zh)
JP (1) JP7085967B2 (zh)
CN (1) CN109950315B (zh)
TW (1) TWI702727B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022085765A1 (ja) * 2020-10-23 2022-04-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203131A (ja) * 2005-01-24 2006-08-03 Denso Corp 半導体装置およびその製造方法
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件
JP2010123798A (ja) * 2008-11-20 2010-06-03 Nec Electronics Corp 半導体装置とその製造方法
CN102097434A (zh) * 2009-12-10 2011-06-15 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006001516T5 (de) * 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
US20100171173A1 (en) 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
US20100176446A1 (en) 2009-01-13 2010-07-15 Force Mos Technology Co. Ltd. MOSFET with source contact in trench and integrated schottky diode
US20110068389A1 (en) 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Trench MOSFET with high cell density
JP5149922B2 (ja) * 2010-02-23 2013-02-20 富士電機株式会社 半導体素子
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
JP5767869B2 (ja) * 2011-06-22 2015-08-26 新電元工業株式会社 半導体装置の製造方法
US8847311B2 (en) * 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US20170317207A1 (en) * 2016-04-29 2017-11-02 Force Mos Technology Co., Ltd. Trench mosfet structure and layout with separated shielded gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203131A (ja) * 2005-01-24 2006-08-03 Denso Corp 半導体装置およびその製造方法
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件
JP2010123798A (ja) * 2008-11-20 2010-06-03 Nec Electronics Corp 半導体装置とその製造方法
CN102097434A (zh) * 2009-12-10 2011-06-15 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法

Also Published As

Publication number Publication date
US20190189788A1 (en) 2019-06-20
TWI702727B (zh) 2020-08-21
US10340372B1 (en) 2019-07-02
CN109950315A (zh) 2019-06-28
JP7085967B2 (ja) 2022-06-17
TW201929234A (zh) 2019-07-16
JP2019165196A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
US7211862B2 (en) Semiconductor device and a method of manufacturing the same
US9076838B2 (en) Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN108695380B (zh) 半导体装置
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
US8901717B2 (en) Semiconductor device and manufacturing method
US9543217B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8354712B2 (en) Semiconductor device and method of manufacturing the same
US9082746B2 (en) Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
US11830914B2 (en) Power semiconductor device and method of fabricating the same
US8357952B2 (en) Power semiconductor structure with field effect rectifier and fabrication method thereof
US6445036B1 (en) Semiconductor device having trench-structured rectangular unit cells
CN109950315B (zh) 具有柱结构的晶体管器件及制造晶体管器件的方法
US11837657B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN114388612A (zh) 半导体装置及半导体装置的制造方法
US11996477B2 (en) Transistor device having a source region segments and body region segments
US11605734B2 (en) Transistor device having a source region segments and body region segments
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
KR20190127324A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant