CN110752256B - 一种碳化硅肖特基钳位晶体管及其制备方法 - Google Patents
一种碳化硅肖特基钳位晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110752256B CN110752256B CN201911004806.7A CN201911004806A CN110752256B CN 110752256 B CN110752256 B CN 110752256B CN 201911004806 A CN201911004806 A CN 201911004806A CN 110752256 B CN110752256 B CN 110752256B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- collector
- emitter
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66257—Schottky transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7308—Schottky transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体器件领域，公开了一种碳化硅肖特基钳位晶体管，包括一N+型衬底集电区(1)，位于所述N+型衬底集电区的一N型集电区(2)和一P型基区(3)；位于所述P型基区的一N+型发射区(4)，所述N+型发射区(4)内设置一P+型基区接触区(5)；氧化隔离层(6)，所述氧化隔离层(6)位于N+发射区(4)的侧壁和P型基区(3)以及N型集电区(2)的侧壁；本发明还提供了肖特基钳位晶体管的制备方法，利用碳化硅不同晶面的氧化速率不同，Ni金属和N型P型碳化硅形成接触现象不同的特性，大幅降低了器件制备工艺难度和成本。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种碳化硅肖特基钳位晶体管及其制备方法。
背景技术
TTL是Transistor-Transistor Logic的缩写，主要由BJT(Bipolar JunctionTransistor即双极结型晶体管)，和电阻构成，TTL电路是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度的特点。但与CMOS电路相比，TTL电路的功耗较大，集成度相对较低。
STTL即肖特基钳位晶体管—晶体管逻辑，是一种改进型的TTL电路。肖特基钳位晶体管在双极结型晶体管的基区和集电区之间集成一个肖特基二极管。当晶体管工作在正向有源区时，晶体管的基区/集电区结反偏，集成的肖特基二极管反偏，在电路中不起作用。当晶体管工作在饱和区时，基区/集电区结正偏，由于肖特基二极管的开启电压小于基区/集电区的内建势，大部分过剩基极电流都被肖特基二极管从基区中分流。这样存储在基区和集电区的过剩少子数量大幅减少，存储时间减少，提高了器件的开关速度，降低了器件的工作能耗，进一步的降低了集成电路的总功耗。
随着碳化硅材料及半导体工艺技术的进步，利用碳化硅优良的材料特性制造碳化硅集成电路逐渐被提上了日程。TTL电路作为一种双极型集成电路，因其内部器件结构中不存在低良率、低高温可靠性的MOS结构，而被认为是较为理想的碳化硅数字集成电路。借助碳化硅半接触的一些特性，可以开发出结构简单，性能高的碳化硅肖特基钳位二极管，进而应用在碳化硅STTL电路中。
发明内容
(一)要解决的技术问题
本发明的目的是提出一种碳化硅肖特基钳位晶体管器件，该器件具有较低的关断功耗，且制造工艺简单，便于制造高性能碳化硅STTL集成电路。
(二)技术方案
本发明的技术方案综合考虑材料特性、工艺难度、器件性能和成本等方面，提供一种碳化硅肖特基钳位晶体管，包括一N+型衬底集电区(1)，位于所述N+型衬底集电区的一N型集电区(2)和一P型基区(3)；位于所述P型基区的一N+型发射区(4)，所述N+型发射区(4)内设置一P+型基区接触区(5)；氧化隔离层(6)，所述氧化隔离层(6)位于N+发射区(4)的侧壁和P型基区(3)以及N型集电区(2)的侧壁；一发射极(7)，所述发射极(7)位于N+型发射区(4)的上方，基极(8)位于所述P+型基区接触区(5)的上方，集电极(9)覆盖所述氧化隔离层(6)和N+型衬底集电区(1)，所述集电极(9)部分覆盖所述P型基区(3)；所述集电极(9)和P型基区(3)形成肖特基接触，所述集电极(9)与N+衬底集电区(1)形成欧姆接触。
优选的，所述N+型衬底集电区(1)为碳化硅N型高掺衬底，掺杂浓度为1×1018cm-3-1×1021cm-3；所述N型集电区(2)的掺杂浓度为1×1015cm-3-1×1018cm-3，厚度1μm-20μm。
优选的，所述P型基区(3)的掺杂浓度为1×1015cm-3-5×1017cm-3，厚度为0.5μm-3μm；所述N+发射区(4)为重掺杂区域，掺杂浓度为1×1018cm-3-1×1021cm-3，厚度为0.2μm-1μm。
优选的，所述P+接触区(5)深度0.1μm至0.5μm，掺杂浓度5×1017cm-3至1×1018cm-3。
优选的，所述氧化隔离层(6)厚度为50nm-300nm。
优选的，所述发射极(7)和发射区(4)形成欧姆接触，所述发射极(7)材料为金属Ni；所述基极(8)和P+型基区接触区(5)形成欧姆接触，所述基极(8)材料为Ti/Al；所述集电极(9)材料为Ni。
本发明的另一方面，提供了一种制备碳化硅肖特基钳位晶体管的方法，包括以下步骤：
S1：在(0001)面的N+型衬底集电区(1)上生长N/P/N+外延层；
S2：刻蚀所述外延层至P型基区(3)，在所述P型基区(3)的一端部形成N+型发射区(4)；
S3：刻蚀所述外延层至N+型衬底集电区(1)；
S4：在所述P型基区(3)内形成P+型基区接触区(5)；
S5：热氧化法在所述N+发射区(4)的侧壁、P型基区(3)的侧壁以及N型集电区(2)的侧壁形成氧化层隔离层；
S6：溅射金属并剥离形成发射极(7)、基极(8)、集电极(9)。
优选的，所述S5具体为
S5.1通过在所述外延层{0001}面和{11-20}面的不同湿氧化速率形成{11-20}面厚度高于{0001}面厚度的氧化层；
S5.2使用BOE溶液腐蚀氧化层，去除{0001}面上的氧化层，保留{11-20}面上的部分氧化层形成氧化隔离层(6)。
由于碳化硅{11-20}面上的氧化速率大约是{0001}面上的三倍，因此{0001}面上的氧化层完全去除后，{11-20}面上的氧化层尚有剩余，形成氧化隔离层(6)。
优选的，所述S6包括
S6.1涂胶光刻显，溅射金属Ni，厚度为200nm，剥离形成发射极、集电极；
S6.2涂胶光刻显影，溅射金属Ti/Al，厚度分别为20nm/80nm，剥离形成基极；
S6.3在975℃下快速热退火1分30秒，实现发射极与N+发射区的欧姆接触、基极和P+基区接触区的欧姆接触、集电极和N+型衬底集电区的欧姆接触、集电极和P型基区的肖特基接触。
优选的，形成P+型基区接触区(5)的方式为离子注入法。
(三)有益效果
本发明设计了一种碳化硅肖特基钳位晶体管，集电极金属延伸至基区之上，与基区形成肖特基接触。当晶体管工作在饱和区时，基区/集电区结正偏，由于集电极金属和基区构成的肖特基二极管的开启电压小于基区/集电区的内建势，大部分过剩基极电流都被肖特基二极管从基区中分流。这样关断过程中，存储在基区和集电区的过剩少子数量大幅减少，存储时间减少，提高了器件的开关速度，降低了器件的工作能耗，进一步的降低了集成电路的总功耗。
本发明提出的碳化硅肖特基二极管的制造过程中，利用了碳化硅材料在{0001}面和{11-20}面的氧化速率的不同的特性。由于碳化硅在{11-20}面的氧化速率大约为{0001}面的三倍，因此在各项同性的湿法腐蚀过程中，通过精准的掌握腐蚀速率，可以保证腐蚀去除{0001}面上由热氧化形成的氧化层，同时部分保留{11-20}面上的氧化层。介质该特性，可以很方便的制造本器件的氧化隔离层。提高了器件的工艺可靠性，降低了工艺难度和制造成本。
本发明还利用Ni和N型掺杂SiC容易形成欧姆接触，和P型掺杂SiC形成肖特基接触的特性，使用单一的集电极金属，同时实现了肖特基钳位晶体管的基区肖特基接触和集电极欧姆接触，降低了工艺难度和制造成本。
附图说明
图1为本发明碳化硅肖特基钳位晶体管结构示意图；
图2为本发明碳化硅肖特基钳位晶体管制造工艺流程图；
图3为本发明碳化硅肖特基钳位晶体管工艺步骤S1示意图；
图4为本发明碳化硅肖特基钳位晶体管工艺步骤S2示意图；
图5为本发明碳化硅肖特基钳位晶体管工艺步骤S3示意图；
图6为本发明碳化硅肖特基钳位晶体管工艺步骤S4示意图；
图7为本发明碳化硅肖特基钳位晶体管工艺步骤S5示意图；
图8为本发明碳化硅肖特基钳位晶体管工艺步骤S6示意图；
N+型衬底集电区1，N型集电区2，P型基区3，N+型发射区4，P+型基区接触区5，氧化隔离层6，发射极7，基极8，集电极9。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例：
本发明实施例的一方面提供了一种碳化硅肖特基钳位晶体管，结构如图1所示，包括一N+型衬底集电区1，其上方依次为一N型集电区2，一P型基区3，一N+型发射区4。一P+型基区接触区5位于P型基区3之中，两个氧化隔离层6分别位于N+发射区4的侧壁和P型基区3以及N型集电区2的侧壁。一发射极7位于N+型发射区4的上方，一基极8位于P+型基区接触区5的上方，一集电极9覆盖部分P型基区3，且覆盖P型基区3和N型发射区2侧面的氧化隔离层6以及N+型衬底集电区1。
在本实施例中，优选的，所述N型高掺杂衬底1为大规模商业化的碳化硅N型高掺衬底，其掺杂浓度为1×1018cm-3至1×1021cm-3。所述N型集电区2的掺杂浓度为1×1015cm-3至1×1018cm-3，厚度1μm至20μm。所述P型基区3的掺杂浓度为1×1015cm-3至5×1017cm-3，厚度为0.5μm至3μm。所述N+发射区4位重掺杂区域，掺杂浓度为1×1018cm-3至1×1021cm-3，厚度为0.2μm至1μm。
在本实施例中，优选的，所述P+接触区5通过离子注入形成，深度0.1μm至0.5μm，掺杂浓度5×1017cm-3至1×1018cm-3。
在本实施例中，优选的，所述氧化隔离层6厚度为50nm至300nm，一般通过热氧化形成。
在本实施例中，优选的，所述发射极7选择金属Ni，和发射区4形成欧姆接触；所述基极8选择金属Ti/Al，和P+型基区接触区5形成欧姆接触；所述集电极9选择金属Ni，和P型基区3形成肖特基接触，和N+型衬底集电区1形成欧姆接触。
本发明实施例的另一方面，提供了制造该碳化硅肖特基钳位晶体管的制造方法，包括以下步骤：
步骤S1：在{0001}面的N+衬底上外延生长N/P/N+结构；
如图3所示，首先在N+型衬底1上外延生长N/P/N+结构。
步骤S2：刻蚀碳化硅至P型层，形成N+型发射区；
如图4所示，首先利用PECVD沉积一层厚度为1μm的SiO2；涂胶光刻显影后，以光刻胶为掩膜，刻蚀SiO2；再以SiO2为掩膜刻蚀碳化硅至P型层3，形成N+型发射区4。
步骤S3：刻蚀碳化硅至N+衬底集电区；
如图5所示，利用PECVD沉积一层厚度为3μm的SiO2；涂胶光刻显影后，以光刻胶为掩膜，刻蚀SiO2；再以SiO2为掩膜刻蚀碳化硅至N+衬底集电区1，形成基区3和衬底集电区2。清洗晶片后，在1200℃下进行氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。
步骤S4：离子注入形成P+型基区接触区；
如图6所示，清洗外延片表面后，沉积厚二氧化硅，刻蚀二氧化硅形成注入掩膜。离子注入温度550℃，注入完成后RCA清洗碳化硅表面，沉积碳膜，并在1800℃以上退火激活30分钟，最终形成P+型基区接触区5。
步骤S5：氧化晶片，在表面形成隔离层；
如图7所示，再次清洗外延片表面，在1250℃下对外延片进行湿氧氧化，时间约2小时，原位退火30分钟后，在NO环境下退火1小时，温度均为1250℃。
步骤S6：湿法腐蚀晶片，完全去除{0001}面上的氧化层，保留{11-20}面上的氧化隔离层；
如图8所示，使用BOE溶液腐蚀氧化层，去除{0001}面上的氧化层。由于碳化硅{11-20}面上的氧化速率大约是{0001}面上的三倍，因此{0001}面上的氧化层完全去除后，{11-20}面上的氧化层尚有剩余，形成氧化隔离层6。
步骤S7：剥离形成发射极7、基极8、集电极9。
涂胶光刻显影后，溅射金属Ni，厚度为200nm，剥离形成发射极7、集电极9；再次涂胶光刻显影，溅射金属Ti/Al，厚度分别为20nm/80nm，剥离形成基极8。之后在975℃下快速热退火1分30秒，实现发射极7与N+发射区4的欧姆接触、基极8和P+基区接触区5的欧姆接触、集电极9和N+型衬底集电区1的欧姆接触、集电极9和P型基区3的肖特基接触。最终形成如图1所示的一种碳化硅肖特基钳位晶体管。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变栅介质层、欧姆接触选择的金属材料，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅肖特基钳位晶体管器件，其特征在于：包括
一N+型衬底集电区(1)，位于所述N+型衬底集电区(1)之上的一N型集电区(2)和一P型基区(3)，所述N型集电区(2)位于所述P型基区(3)之上；位于所述P型基区(3)之上的一N+型发射区(4)，所述P型基区(3)内设置一P+型基区接触区(5)；氧化隔离层(6)，所述氧化隔离层(6)位于N+发射区(4)的侧壁和P型基区(3)以及N型集电区(2)的侧壁；一发射极(7)，所述发射极(7)位于N+型发射区(4)的上方，基极(8)位于所述P+型基区接触区(5)的上方，集电极(9)覆盖所述氧化隔离层(6)和N+型衬底集电区(1)，所述集电极(9)部分覆盖所述P型基区(3)；所述集电极(9)和P型基区(3)形成肖特基接触，所述集电极(9)与N+衬底集电区(1)形成欧姆接触。
2.根据权利要求1所述的碳化硅肖特基钳位晶体管，其特征在于：所述N+型衬底集电区(1)为碳化硅N型高掺衬底，掺杂浓度为1×1018cm-3-1×1021cm-3；所述N型集电区(2)的掺杂浓度为1×1015cm-3-1×1018cm-3，厚度1μm-20μm。
3.根据权利要求1所述的碳化硅肖特基钳位晶体管，其特征在于：所述P型基区(3)的掺杂浓度为1×1015cm-3-5×1017cm-3，厚度为0.5μm-3μm；所述N+发射区(4)为重掺杂区域，掺杂浓度为1×1018cm-3-1×1021cm-3，厚度为0.2μm-1μm。
4.根据权利要求1所述的碳化硅肖特基钳位晶体管，其特征在于：所述P+型基区接触区(5)深度0.1μm至0.5μm，掺杂浓度5×1017cm-3至1×1018cm-3。
5.根据权利要求1所述的碳化硅肖特基钳位晶体管，其特征在于：所述氧化隔离层(6)厚度为50nm-300nm。
6.根据权利要求1所述的碳化硅肖特基钳位晶体管器件，其特征在于：所述发射极(7)和发射区(4)形成欧姆接触，所述发射极(7)材料为金属Ni；所述基极(8)和P+型基区接触区(5)形成欧姆接触，所述基极(8)材料为Ti/Al；所述集电极(9)材料为Ni。
7.一种碳化硅肖特基钳位器件的制备方法，其特征在于：包括
S1：在0001面的N+型衬底集电区(1)上生长N/P/N+外延层；
S2：刻蚀所述外延层至P型基区(3)，在所述P型基区(3)的一端部形成N+型发射区(4)；
S3：刻蚀所述外延层至N+型衬底集电区(1)；
S4：在所述P型基区(3)内形成P+型基区接触区(5)；
S5：热氧化法在所述N+型发射区(4)的侧壁、P型基区(3)的侧壁以及N型集电区(2)的侧壁形成氧化层隔离层；
S6：溅射金属并剥离形成发射极(7)、基极(8)、集电极(9)。
8.根据权利要求7所述的一种碳化硅肖特基钳位器件的制备方法，其特征在于：所述S5具体为S5.1通过在所述外延层{0001}面和{11-20}面的不同湿氧化速率形成{11-20}面厚度高于{0001}面厚度的氧化层；
S5.2使用BOE溶液腐蚀氧化层，去除{0001}面上的氧化层，保留{11-20}面上的部分氧化层形成氧化隔离层(6)。
9.根据权利要求7所述的一种碳化硅肖特基钳位器件的制备方法，其特征在于：所述S6包括
S6.1涂胶光刻显影，溅射金属Ni，厚度为200nm，剥离形成发射极、集电极；
S6.2涂胶光刻显影，溅射金属Ti/Al，厚度分别为20nm/80nm，剥离形成基极；
S6.3在975℃下快速热退火1分30秒，实现发射极与N+型发射区的欧姆接触、基极和P+型基区接触区的欧姆接触、集电极和N+型衬底集电区的欧姆接触、集电极和P型基区的肖特基接触。
10.根据权利要求7所述的一种碳化硅肖特基钳位器件的制备方法，其特征在于：形成P+型基区接触区(5)的方式为离子注入法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911004806.7A CN110752256B (zh) | 2019-10-22 | 2019-10-22 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
| PCT/CN2019/123832 WO2021077563A1 (zh) | 2019-10-22 | 2019-12-06 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911004806.7A CN110752256B (zh) | 2019-10-22 | 2019-10-22 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110752256A CN110752256A (zh) | 2020-02-04 |
| CN110752256B true CN110752256B (zh) | 2021-04-06 |
Family
ID=69279287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911004806.7A Expired - Fee Related CN110752256B (zh) | 2019-10-22 | 2019-10-22 | 一种碳化硅肖特基钳位晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110752256B (zh) |
| WO (1) | WO2021077563A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768438B (zh) * | 2019-11-05 | 2022-07-15 | 深圳第三代半导体研究院 | 一种压接式功率模块及其制备方法 |
| CN113496883A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 碳化硅基板的底部氧化层增厚的制作方法 |
| CN113725294B (zh) * | 2021-09-02 | 2024-05-03 | 中国科学院半导体研究所 | 绝缘栅双极型晶体管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969027A (en) * | 1988-07-18 | 1990-11-06 | General Electric Company | Power bipolar transistor device with integral antisaturation diode |
| KR910001718B1 (ko) * | 1986-12-08 | 1991-03-19 | 미쓰비시 뎅끼 가부시끼이샤 | 반도체집적회로장치 |
| JPH06216369A (ja) * | 1990-12-13 | 1994-08-05 | Natl Semiconductor Corp <Ns> | 単一ポリ・バイポーラプロセスに関するショットキーバリアダイオードの改良した製造プロセス |
| WO1999040630A2 (en) * | 1998-02-09 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Semiconductor device with a bipolar transistor, and method of manufacturing such a device |
| CN101356649A (zh) * | 2006-01-10 | 2009-01-28 | 克里公司 | 高电压碳化硅半导体器件的环境坚固钝化结构 |
| CN105957886A (zh) * | 2016-06-28 | 2016-09-21 | 中国科学院微电子研究所 | 一种碳化硅双极结型晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586071A (en) * | 1984-05-11 | 1986-04-29 | International Business Machines Corporation | Heterostructure bipolar transistor |
| CN1949534A (zh) * | 2006-11-16 | 2007-04-18 | 清华大学 | 基于肖特基SiGe异质结晶体管 |
| CN103681815A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 低比导通电阻的横向双极型晶体管 |
| US9245880B2 (en) * | 2013-10-28 | 2016-01-26 | Mosway Semiconductor Limited | High voltage semiconductor power switching device |
| CN106783987A (zh) * | 2016-12-24 | 2017-05-31 | 西安电子科技大学 | 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法 |
-
2019
- 2019-10-22 CN CN201911004806.7A patent/CN110752256B/zh not_active Expired - Fee Related
- 2019-12-06 WO PCT/CN2019/123832 patent/WO2021077563A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910001718B1 (ko) * | 1986-12-08 | 1991-03-19 | 미쓰비시 뎅끼 가부시끼이샤 | 반도체집적회로장치 |
| US4969027A (en) * | 1988-07-18 | 1990-11-06 | General Electric Company | Power bipolar transistor device with integral antisaturation diode |
| JPH06216369A (ja) * | 1990-12-13 | 1994-08-05 | Natl Semiconductor Corp <Ns> | 単一ポリ・バイポーラプロセスに関するショットキーバリアダイオードの改良した製造プロセス |
| WO1999040630A2 (en) * | 1998-02-09 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Semiconductor device with a bipolar transistor, and method of manufacturing such a device |
| CN101356649A (zh) * | 2006-01-10 | 2009-01-28 | 克里公司 | 高电压碳化硅半导体器件的环境坚固钝化结构 |
| CN105957886A (zh) * | 2016-06-28 | 2016-09-21 | 中国科学院微电子研究所 | 一种碳化硅双极结型晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| Transistor Schottky-Barrier-Diode Integrated Logic Circuit;Y.TARUI, Y.HAYASHI, H.TESHIMA,T.SEKIGAWA;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;19690228;全文 * |
| 双极硅集成电路中的肖特基器件;沈文正;《微电子学与计算机》;19840331;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021077563A1 (zh) | 2021-04-29 |
| CN110752256A (zh) | 2020-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN110752256B (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| JP4777699B2 (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP3906076B2 (ja) | 半導体装置 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| TW200945451A (en) | MOS PN junction schottky diode and method for manufacturing the same | |
| US9666682B2 (en) | Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method | |
| JP5457613B1 (ja) | 半導体装置 | |
| JP2023002590A (ja) | パターニングされたエミッタを有する多接合太陽電池及び該太陽電池の製造方法 | |
| CN104253151B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| WO2011088736A1 (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN111755527A (zh) | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 | |
| JP2016219682A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| TWI422041B (zh) | 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN110676313A (zh) | 台面结构PNP型肖特基集电区SOI SiGe HBT结构及其制备方法 | |
| CN213026139U (zh) | 一种集成肖特基二极管结构SiC MOSFET器件 | |
| JP4075218B2 (ja) | ヘテロ接合型半導体装置 | |
| WO2021088186A1 (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| JP2006210411A (ja) | 半導体装置の製造方法 | |
| TWI246112B (en) | Method for fabrication of SiGe layer having small poly grains and related structure | |
| JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230328 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Southern University of Science and Technology Address before: 518000 1st Floor, Taizhou Building, Southern University of Science and Technology, No.1088 Xueyuan Avenue, Nanshan District, Shenzhen, Guangdong Province Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210406 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |