CN101199058A - 双极半导体器件及其制造方法 - Google Patents

双极半导体器件及其制造方法 Download PDF

Info

Publication number
CN101199058A
CN101199058A CNA2006800211881A CN200680021188A CN101199058A CN 101199058 A CN101199058 A CN 101199058A CN A2006800211881 A CNA2006800211881 A CN A2006800211881A CN 200680021188 A CN200680021188 A CN 200680021188A CN 101199058 A CN101199058 A CN 101199058A
Authority
CN
China
Prior art keywords
conduction type
base stage
resistive formation
emitter region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800211881A
Other languages
English (en)
Other versions
CN100544023C (zh
Inventor
野中贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of CN101199058A publication Critical patent/CN101199058A/zh
Application granted granted Critical
Publication of CN100544023C publication Critical patent/CN100544023C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种双极半导体器件及其制造方法。一种半导体晶体包括布置在基极接触区(16)与发射极区(14)之间的表面的附近的具有第二导电类型的复合抑制半导体层(17)，并且该复合抑制半导体层(17)将具有大量表面状态的半导体表面与主要传导空穴电流的部分和电子电流的部分分离。抑制了复合，从而增大了电流放大因子并降低了导通电压。

Description

双极半导体器件及其制造方法
技术领域
本发明涉及双极半导体器件及其制造方法，更具体地说，本发明涉及适于抑制来自发射极区的电子与来自基极区的空穴之间在半导体表面上发生复合的双极半导体器件及其制造方法。
背景技术
与广泛用于器件中的硅相比，半导体碳化硅(SiC)具有相当大的带隙能量，并由此适于高电压、高功率以及高温操作。对于将碳化硅应用至功率器件和其它组件存在很高的期望。已经积极执行研究和开发的SiC功率器件的结构可以主要分成两种类型：MOS器件和结型器件。本发明涉及作为结型器件的双极晶体管的性能改善。
下面是SiC双极晶体管的描述的实施例。
已经在“High Power(500V-70A)and HighGain(44-47)4H-SiCBipolar Junction Transistors(J.Zhang，et al，Materials Science Forum，Vols.457-460(2004)pp.1149-1152)”中对典型双极晶体管的实施例进行了描述。在该文章中所描述的双极晶体管是通过在错向(misoriented)达8度至(0001)的低阻n+型4H-SiC基片的表面上，按如下次序层压n-型高阻区、p型基极区以及n+型发射极区形成的，该发射极区由多个长窄形区构成。在发射极区、基极区以及集电极区中形成有多个电极，以形成至外部的电连接。
图9示出了在上述引用中公开的双极晶体管的剖面示意图。双极晶体管100设置有：作为n型低阻层的集电极区101；n型高阻区102；p型基极区103；n型低阻发射极区104；在发射极区周围形成的p型低阻基极接触区105；集电极106；基极107；发射极108；以及表面保护膜109。
图10是例示双极晶体管100的典型操作的图。在图10中，相同标号表示与图9中所示的组成部分相同的组成部分。图10中省略了表面保护膜109，因为该膜不直接涉及对所述操作的描述。
在图9和10所示双极晶体管100中，主电流由箭头110所示的从发射极区104流向集电极区101的电子产生。电子电流的导通/截止状态受施加至基极107的电压信号控制。主电流这时流动的方向是面对从集电极区101至发射极区104的方向。当基极107与发射极108之间的电压为0V或以下时双极晶体管100处于截止状态，而当将正电压施加至基极107与发射极108之间时改变成导通状态。当双极晶体管100处于导通状态时，形成在基极107与发射极108之间的pn结被设置成具有正向偏压，从而基于空穴的电流从基极107流向发射极108。
优选地以较弱的基极电流控制较强的主电流110，以便高效地操作双极晶体管100。电流放大因子(＝主电流/基极电流)由此成为一必需参数。使电流放大因子减小的原因是半导体表面上的由符号“x”示意性示出的复合状态(由图10中的标号111表示)。在半导体的表面上通常存在由未结合的原子、晶体缺陷等造成的大量表面状态。
通过对硅表面进行热氧化，例如，可以生成具有不会对器件特性产生负面影响的具有低表面状态密度的硅/氧化物膜界面。另一方面，例如利用热氧化或随后执行的热处理(POA：后氧化退火)等来充分减小SiC的表面上的表面状态密度在当前是不能的。半导体表面的表面状态充当复合状态。出于这个原因，当主电流110导通时，从发射极区104射入的电子113和基极区103中的空穴112共存于由基极区103的表面的表面状态造成的高浓度复合状态111的区域中，如图10示意性所示。空穴和电子(由箭头115和116所示)由此主动地复合，并且因为在不影响器件的操作情况下反应(reactive)基极电流流过，所以结果是减小了电流放大因子。
常规双极晶体管100中存在的问题在于基极区103中的空穴和从发射极区104射入的电子经由基极区103的表面的表面状态复合，从而在将正电压施加至基极与集电极之间以使器件导通时减小了电流放大因子。
因此，需要提供可以应用至用于控制汽车马达的装置和其它装置的高性能双极半导体器件及其制造方法，在该双极半导体器件及其制造方法中可以控制经由半导体表面的表面状态而产生的空穴和电子的复合并且增大了电流放大因子。
发明内容
根据本发明的一个方面，提供了一种双极半导体器件，该双极半导体器件包括：集电极区，该集电极区包括形成在半导体晶体的一个表面上的具有第一导电类型的低阻层；布置在所述集电极区上的具有第一导电类型的高阻层；布置在具有第一导电类型的所述高阻层上的具有第二导电类型的基极区；形成在所述半导体晶体的另一表面上的具有第一导电类型的低阻发射极区；以及连接至所述基极区并且在所述发射极区的外周的具有第一导电类型的所述高阻层的两侧布置的具有第二导电类型的低阻基极接触区，并且该双极半导体器件还具有：在所述基极接触区与所述发射极区之间的所述半导体晶体的表面附近的具有第二导电类型的复合抑制半导体层。
在本发明中，将第二导电类型的复合抑制半导体层布置在所述基极接触区与所述发射极区之间的所述半导体晶体的所述表面附近。通过设置所述复合抑制半导体层，将具有大量表面状态的半导体表面与主要传导空穴电流和电子电流的部分分离，从而抑制复合。由此，可以增大电流放大因子，降低导通电压，并且可以利用本发明的双极晶体管来增强功率转换装置的效率。
根据本发明的另一方面，提供了一种双极半导体器件，该双极半导体器件包括：集电极区，该集电极区包括形成在半导体晶体的一个表面上的具有第一导电类型的低阻层；布置在所述集电极区上的具有第一导电类型的高阻层；布置在具有第一导电类型的所述高阻层上的具有第二导电类型的基极区；形成在所述半导体晶体的另一表面上的具有第一导电类型的低阻发射极区，以及连接至所述基极区并且在所述发射极区的外周的具有第一导电类型的所述高阻层的两侧布置的具有第二导电类型的低阻基极接触区；并且该双极半导体器件还具有：在所述基极接触区与所述发射极区之间的所述半导体晶体的表面附近的具有第一导电类型的复合抑制半导体层。
在本发明中，将具有所述第一导电类型的复合抑制半导体层布置在所述基极接触区与所述发射极区之间的所述半导体晶体的所述表面的附近。通过设置所述复合抑制半导体层，将具有大量表面状态的半导体表面与主要传导空穴电流和电子电流的部分分离，从而抑制复合。由此，可以增大电流放大因子，降低导通电压，并且可以利用本发明的双极晶体管来增强功率转换装置的效率。
上述双极半导体器件被优选地设置成，使得所述基极接触区与所述发射极区之间的所述半导体的所述表面局部地倾斜。
上述双极半导体器件被优选地设置成，使得所述基极接触区与所述发射极区之间的所述半导体的所述表面不是阶跃的。
上述双极半导体器件被优选地设置成，使得所述基极接触区与所述发射极区之间的所述半导体晶体的所述表面设置有复合抑制膜。通过将所述复合抑制半导体层与降低所述半导体的表面上复合的所述复合抑制膜进行组合，可以进一步改善器件特性。
上述双极半导体器件被优选地设置成具有作为碳化硅的半导体晶体。
上述双极半导体器件被优选地设置成，使得所述复合抑制半导体层的杂质浓度低于所述基极区的杂质浓度。
根据本发明的另一方面，提供了一种双极半导体器件的制造方法，所述制造方法包括以下步骤：在具有第一导电类型的半导体基片的一个表面上形成具有第一导电类型的第一高阻层；在具有第一导电类型的所述第一高阻层上形成具有第二导电类型的基极区；在所述基极区上形成具有第一导电类型的第二高阻层；在具有第一导电类型的所述第二高阻层上形成具有第一导电类型的低阻层；通过局部地刻蚀所述低阻层和所述第二高阻层的一部分形成发射极区；在所述第二高阻层的通过所述刻蚀而露出的表面的附近形成具有第二导电类型的复合抑制半导体层；形成连接至所述基极区的基极接触区；将所述基极连接至所述基极接触区、将发射极连接至所述发射极区，以及将集电极连接至所述半导体基片的另一表面；以及在所述基极和所述发射极的上方形成上层电极。
根据本发明的又一方面，提供了一种双极半导体器件的制造方法，所述制造方法包括以下步骤：在具有第一导电类型的半导体基片的一个表面上形成具有第一导电类型的第一高阻层；在具有第一导电类型的所述第一高阻层上形成具有第二导电类型的基极区；在所述基极区上形成具有第一导电类型的第二高阻层；在具有第一导电类型的所述第二高阻层上形成具有第一导电类型的低阻层；通过局部地刻蚀所述低阻层和所述第二高阻层的一部分形成发射极区；在所述第二高阻层的通过刻蚀露出的表面的附近形成具有第二导电类型的复合抑制半导体层；形成连接至所述基极区的基极接触区；在所述基极接触区与所述发射极区之间的半导体晶体的所述表面上形成复合抑制膜；将基极连接至所述基极接触区、将发射极连接至所述发射极区，以及将集电极连接至所述半导体基片的另一表面；以及在所述基极和所述发射极的上方形成上层电极。
附图说明
下面，参照附图，对本发明的优选实施方式进行详细说明，其中：
图1是本发明的第一实施例的双极半导体器件(使用双极晶体管作为实施例)的一部分的剖面图；
图2是本发明第一实施例的双极半导体器件(使用双极晶体管作为实施例)的平面图；
图3是用于描述第一实施例的双极半导体器件的操作的图；
图4是示出用于利用本发明第一实施例的双极半导体器件的制造方法来制造双极晶体管的步骤的流程图；
图5A到5D是用于利用本发明第一实施例方式的双极半导体器件的制造方法来制造双极晶体管的每一个步骤的半导体基片的剖面图；
图6A到6D是用于利用本发明第一实施例的双极半导体器件的制造方法来制造双极晶体管的每一个步骤的半导体基片的剖面图；
图7是本发明第二实施例的双极半导体器件的剖面图；
图8是本发明第三实施例的双极半导体器件的剖面图；
图9是常规双极晶体管的剖面示意图；以及
图10是描述常规双极晶体管的操作的图。
具体实施方式
下面，首先参照图1到3，对第一实施例的双极半导体器件(双极晶体管)进行说明。
图2示出了具有五个发射极的双极晶体管的平坦结构的实施例。图1是沿图2的A-A线截取的剖面结构的放大图。
双极晶体管10具有：包括形成在碳化硅(SiC)晶体的一个表面上的n型(第一导电类型)低阻层(n+层)的集电极区11、布置在集电极区11上的n型高阻层(n-层)12、布置在n型高阻层12上的p型(第二导电类型)基极区13、形成在SiC晶体的另一表面上的n型低阻(n+)发射极区14，以及连接至基极区13并且在发射极区14的外周的n型高阻层(n-层)15的两侧布置的p型低阻(p+)基极接触区16。
双极晶体管10在发射极区14之间的SiC晶体的表面的附近设置有基极接触区16和p型复合抑制半导体层17。
在双极晶体管10中，还将复合抑制膜18布置在基极接触区16与发射极区14之间的SiC晶体的表面上。双极晶体管10还设置有连接至集电极区11的集电极19、连接至发射极区14的发射极20，以及连接至基极接触区16的基极21。
图2还示出了布置在发射极20和基极21的上方的区域中的上层电极22。
而且，在该双极晶体管10中，复合抑制半导体层17的杂质浓度低于基极区13的杂质浓度。
接下来，参照图3对本实施例的双极晶体管的操作进行说明。在图3中，相同标号表示图1中所示相同的组成部分。主电流是由该图中所示的箭头22和23指示的从发射极区14流向集电极区11的电子产生的电流。电子电流的流动的导通/截止控制受施加至基极21的电压信号的控制。在这种情形下，主电流流动的方向是面对从集电极区11至发射极区14的方向。
当基极21与发射极20之间的电压为0V或以下时，双极晶体管10处于截止状态，而当将正电压施加在基极21与发射极20之间时，该双极晶体管10变成导通状态。当双极晶体管10导通时，形成在基极21与发射极20之间的pn结被设置成处于正向偏压下，从而空穴电流从基极13流向发射极区14。
在图10所示常规结构中，当双极晶体管100如上所述导通时，基极区103中的空穴112和从发射极区104射入的电子113共存于由基极区103的表面的表面状态造成的高浓度复合状态111的区域中。由此如箭头115和116所示空穴和电子主动地复合，在不会影响器件的操作的情况下反应基极电流流过，从而减小了电流放大因子。
然而，如图1和3所示，本发明的实施例的结构设置有复合抑制半导体层17和复合抑制膜18。因此，所述层使基极区13的空穴和从发射极区14射入的电子远离具有充当复合状态的大量表面状态(由图3中的符号“x”所示，并且由标号25指示)的表面，从而抑制复合。结果，减少了进行复合的空穴的数量，并且增大了电流放大因子。由此，可以进一步改善器件特性。
在本实施例的双极晶体管10中，因为设置了上述复合抑制半导体层17，所以增大了与这个区中的电子有关的电势。因此，使从发射极区14射入的电子远离具有大量表面状态的半导体表面。而且，因为复合抑制半导体层的杂质浓度低于基极区的杂质浓度，所以空穴的浓度较低。结果，可以降低表面状态下复合的概率。在双极晶体管10中，可以通过将用于降低复合的复合抑制膜18设置在发射极20与基极21之间的半导体表面上，并且与复合抑制半导体层17相结合地使用该复合抑制膜来进一步改善器件特性。
接下来，对第一实施例的双极晶体管10的结构进一步进行详细说明。
将与(0001)平面错向8度的低阻n型4H-SiC基片用作双极晶体管10的半导体晶体基片。在双极晶体管10中，这个基片是集电极区11。基片上的n型高阻层12是用于防止将高电压施加在发射极20与集电极19之间的层。在本实施例中，将厚度设置成10μm，而将杂质浓度设置成1×1016cm-3，从而防止例如600V或更高的电压。将厚度和杂质浓度设置成，使得当在发射极20与集电极19之间施加有高电压时n型高阻层12上的p型基极区13不会耗尽。例如，可以使用0.5μm到1.0μm的厚度和大约1×1017cm-3到5×1017cm-3的杂质浓度。将具有0.2μm到0.4μm的厚度和1×1019cm-3到4×1019cm-3的杂质浓度的低阻n型发射极区14经由具有0.2μm到0.4μm的厚度和1×1016cm-3的杂质浓度的n型高阻层15设置在基极区13上。发射极区14是与图2所示发射极20连接并被划分成多个窄长形状的区。将基极21布置在分离的区中。发射极区14中的每一个均具有10微米到几十微米的宽度(如图1中的符号“LE”所示)和大约100μm到1000μm的长度(如图2中的符号“LL”所示)。包括基极21和发射极20的单位器件的周期(由图1中的符号“Lu”所示)大约为20微米到几十微米。
接下来，参照图4、5A到5D以及6A到6D，对第一实施例的双极晶体管10的制造方法进行说明。
图4是示出用于制造双极晶体管的步骤的流程图。图5A到5D和图6A到6D是示出每一个步骤的结构的剖面图。
双极晶体管10的制造方法包括以下步骤：形成第一高阻层(步骤S11)、形成基极区(步骤S12)、形成第二高阻层(步骤S13)、形成低阻层(步骤S14)、形成发射极区(步骤S15)、形成复合抑制半导体层(步骤S16)、形成基极接触区(步骤S17)、形成复合抑制膜(步骤S18)、形成电极(步骤S19)，以及形成上层电极(步骤S20)。
用于形成第一高阻层的步骤(步骤S11)是将n型高阻层31形成在n型(第一导电类型)SiC半导体基片30上的步骤。在这个步骤中，例如，如图5A所示，通过在SiC高浓度n型基片30上使用外延生长，将按1×1016cm-3的浓度掺杂有氮作为杂质的SiC层31生长至10μm的厚度。
用于形成基极区的步骤(步骤S12)是形成p型(第二导电类型)基极区32的步骤。在这个步骤中，例如通过使用外延生长将按1×1017cm-3到1×1019cm-3的浓度掺杂有铝作为杂质的SiC32生长至0.1μm到0.5μm的厚度。
用于形成第二高阻层的步骤(步骤S13)是形成n型高阻层33的步骤。在这个步骤中，例如，通过使用外延生长将由按1×1016cm-3的浓度掺杂有氮作为杂质的SiC构成的n型高阻层33生长至0.2μm到0.5μm的厚度。
用于形成低阻层的步骤(步骤S14)是其中形成n型低阻层34的步骤。在这个步骤中，例如通过在SiC层33上使用外延生长，将由按1×1019cm-3到5×1019cm-3的浓度掺杂有氮作为杂质达的SiC构成的n型低阻层34生长至0.2μm到0.4μm的厚度。
用于形成发射极区的步骤(步骤S15)是通过局部地刻蚀低阻层34和n型高阻层33的一部分来形成发射极区35的步骤。在这个步骤中，如图5B所示，将低阻层34和n型高阻层33的一部分局部地刻蚀，以便分离发射极区。例如，在光刻法步骤中，利用CVD(化学汽相淀积)二氧化硅膜作为刻蚀掩模36，并且接着通过RIE(反应离子刻蚀)等刻蚀该CVD二氧化硅膜来形成光刻胶图案。此后，利用CVD二氧化硅膜作为掩模刻蚀SiC。可以应用其中使用SF6等的RIE等，以便刻蚀SiC。刻蚀深度大约为0.3μm到0.6μm。
用于形成复合抑制半导体层的步骤(步骤S16)是在高阻层33的由于所述刻蚀而露出的表面的附近形成复合抑制半导体层的步骤。在这个步骤中，如图5C所示，分离发射极区35，此后如箭头38所示注入离子，以便形成复合抑制半导体层37。在这种情况下，还可以将刻蚀中使用的用于分离发射极区35的刻蚀掩模36的CVD二氧化硅膜用作离子注入掩模，因此不需要新的光刻法步骤。例如，可以将铝用作离子种，注入能量为几十keV(千电子伏特)，并且将注入量确定成，使杂质浓度大约为1×1016cm-3到1×1017cm-3。作为p型区的复合抑制半导体层37不具有诸如基极区32的功能，但被设计成，在表面上降低来自基极区32的空穴的浓度，而同时使来自发射极区35的电子远离所述表面，并由此被设置成与基极区32相比较低的注入量。
用于形成基极接触区的步骤(步骤S17)是形成连接至基极区32的基极接触区39的步骤。在这个步骤中，如图5D所示，在要形成基极的区域中执行选择性离子注入，以便形成连接至基极区32的基极接触区39。这个步骤增大了半导体表面的杂质浓度，以便降低金属电极与半导体之间的接触电阻。可以将CVD二氧化硅膜用作用于由箭头40所示的离子注入的掩模41的材料。将铝用作离子种。按多级方式以大约300keV的最大注入能量注入离子，以便获取大约0.2μm到0.4μm的离子注入深度。确定注入量以使杂质浓度大约为1×1018cm-3到1×1019cm-3。离子注入之后，通过刻蚀去除掩模41。
接下来，在离子注入后进行活化热处理，以便电激活半导体中的已注入离子，和消除由于离子注入而生成的晶体缺陷，如图6A所示。在本实施例中，针对形成复合抑制半导体层37的离子注入和针对形成基极接触区39的离子注入同时执行活化。例如利用高频热处理炉等在大约1700℃到1800℃的高温下执行热处理达大约10分钟。将氩用作环境气体。
用于形成复合抑制膜的步骤(步骤S18)是在基极接触区39与发射极区35之间的半导体晶体的表面上形成复合抑制膜42的步骤。为了去除在离子注入和活化热处理步骤中形成的表面层，在这个步骤中，首先执行热氧化，接着执行牺牲氧化(sacrificial oxidation)以去除由此形成的氧化膜。用于牺牲氧化的条件包括例如在干燥氧气下的1100℃达20小时。将氢氟酸用于去除氧化膜。在牺牲氧化之后，再次执行热处理，以形成氧化膜。此后，执行另一种热处理(POA：后氧化退火)，以降低SiC-氧化物膜边界的杂质状态。在氢和氮氧化合物(NO、N2O)的环境下，在大约800℃到1300℃的高温下执行POA。在POA之后，形成CVD氧化物膜、CVD氮化物膜，或另一薄膜42(复合抑制膜)(图6B)。
用于形成电极的步骤(步骤S19)是形成基极、发射极以及集电极的步骤。如图6C所示，在这个步骤中，分别形成连接至发射极区35的发射极43、连接至基极接触区39的基极44，以及连接至集电极区30的集电极45。在发射极43和集电极45中使用的金属例如是镍或钛；而在基极44中使用的金属例如是钛/铝。各电极都通过汽相淀积、溅射等工艺形成。通过光刻法和干刻法、湿刻法、剥离(lift-off)或其他方法来形成图案。在电极形成后进行热处理，以降低电极的金属与发射极区35、基极接触区39以及集电极区30的SiC半导体之间的接触电阻。该热处理条件例如为800℃到1000℃达大约10分钟到30分钟。
用于形成上电极的步骤(步骤S20)是在基极44和发射极43上形成上电极的步骤。在这个步骤中，如图6D所示，形成上电极46，以将分离的发射极43呈现为单一电极。将CVD氧化物膜等形成为层间膜47。而此后，通过光刻法和干刻法将CVD氧化物膜等从发射极43和基极44的区域去除。使发射极43和基极44露出，接着淀积上电极46。将铝用作上电极46的材料。
可以按上述方法制造图1和2所示的高性能双极晶体管10。
图7示出了第二实施例的双极半导体器件(双极晶体管)的剖面图。双极晶体管50具有：包括形成在碳化硅(SiC)晶体的一个表面上的n型低阻层(n+层)的集电极区51、布置在集电极区51上的n型高阻层(n-层)52、布置在n型高阻层52上的p型基极区53、形成在SiC晶体的另一表面上的n型低阻(n+)发射极区54，以及连接至基极区53并且在发射极区54的外周的n型高阻层(n-层)55的两侧布置的p型低阻(p+)基极接触区56。而且，双极晶体管50设置有在基极接触区56与发射极区54之间的SiC晶体的表面的附近布置的p型复合抑制半导体层57。此外，在基极接触区56与发射极区54之间的SiC晶体的表面上布置有复合抑制膜58。还具有连接至集电极区51的集电极59、连接至发射极区54的发射极60，以及连接至基极接触区56的基极61。在双极晶体管50中，复合抑制半导体层57的杂质浓度低于基极区53的杂质浓度。
与第一实施例的双极晶体管10的不同之处在于，基极接触区56与发射极区54之间的半导体的表面的一部分倾斜。换句话说，与图1所示第一实施例的双极晶体管10的不同之处在于，当通过在如图4所示的发射极区形成步骤(步骤S15)中进行刻蚀来分离发射极区54时对刻蚀掩模材料的剖面形状提供斜度；或者通过执行各向同性SiC刻蚀或利用另一方法对发射极区54的刻蚀侧表面54s提供斜度。
通过提供上述结构，因为在离子注入期间将离子注入到发射极区54的侧表面来形成复合抑制半导体层57，所以在表面上露出的整个高阻层被p型区覆盖。因此，与第一实施例的双极晶体管10相比，提高了双极晶体管50的复合抑制效果。
图8示出了第三实施例的双极半导体器件(双极晶体管)。双极晶体管70具有：包括形成在碳化硅(SiC)晶体的一个表面上的n型低阻层(n+层)的集电极区71、布置在集电极区71上的n型高阻层(n-层)72、布置在n型高阻层72上的p型基极区73、形成在SiC晶体的另一表面上的n型低阻(n+)发射极区74，以及连接至基极区73并且在发射极区74的外周的n型高阻层(n-层)75的两侧布置的p型低阻(p+)基极接触区76。而且，双极晶体管70设置有在基极接触区76与发射极区74之间的SiC晶体的表面的附近布置的p型复合抑制半导体层77。此外，在基极接触区76与发射极区74之间的SiC晶体的表面上布置有复合抑制膜78。还具有连接至集电极区71的集电极79、连接至发射极区74的发射极80，以及连接至基极接触区76的基极81。在双极晶体管70中，复合抑制半导体层77的杂质浓度低于基极区73的杂质浓度。
第三实施例的双极晶体管70具有如下结构：基极接触区76与发射极区74之间的半导体的表面不是阶跃的。双极晶体管70是通过刻蚀分离但通过选择性离子注入形成发射极区74的实施例。在本结构中，因为没有使用刻蚀步骤的事实而致使半导体表面没有因刻蚀而被破坏，所以可以进一步抑制半导体表面附近的电子和空穴的复合。可以将磷和氮用作在形成发射极区74期间用于离子注入的离子种。发射极区74与基极接触区76之间的高阻层75可以保留不变。
如上所述，本发明提供了一种处于基极接触区与发射极区之间的半导体晶体的表面附近的具有第二导电类型的复合抑制半导体层。只要复合抑制半导体层使得具有大量表面状态的半导体表面能够与主要传导空穴电流和电子电流的部分分离，就可以抑制复合。由此，可以增大电流放大因子，并且可以降低导通电压。而且，在本发明中设置了复合抑制膜，以降低半导体表面上的复合。通过组合复合抑制膜与复合抑制半导体层，可以进一步改善器件特性。由此，通过利用本发明的双极晶体管，可以提高功率转换装置的效率。本实施例中所示层的厚度、离子注入能量的量以及其它具体数字仅仅是示例，并且可以在实现本发明的范围内进行适当的修改。
上述实施例涉及到多种情况中，其中图1、7以及8中所示的复合抑制半导体层17、57以及77是p型层，但这些层也可以是n型层。在这种情况下，利用与上述实施例相同的原理使空穴远离，从而抑制了复合。复合抑制膜18、58以及78不一定是必要的组件，但通过设置这种膜可以进一步提高半导体器件中的复合抑制功能。这些实施例是参照SiC进行描述的，但本发明还可以应用于具有表面复合问题的其它半导体。
工业适用性
使用本发明来实现高性能双极半导体器件，并且将本发明用在半导体器件制造技术中。

Claims (9)

1.一种双极半导体器件，该双极半导体器件包括：
集电极区，该集电极区包括形成在半导体晶体的一个表面上的具有第一导电类型的低阻层；
布置在所述集电极区上的具有第一导电类型的高阻层；
布置在具有第一导电类型的所述高阻层上的具有第二导电类型的基极区；
形成在所述半导体晶体的另一表面上的具有第一导电类型的低阻发射极区；以及
连接至所述基极区并且在所述发射极区的外周的具有第一导电类型的所述高阻层的两侧布置的具有第二导电类型的低阻基极接触区，并且所述双极半导体器件还具有：
在所述基极接触区与所述发射极区之间的所述半导体晶体的表面附近的具有第二导电类型的复合抑制半导体层。
2.一种双极半导体器件，该双极半导体器件包括：
集电极区，该集电极区包括形成在半导体晶体的一个表面上的具有第一导电类型的低阻层，
布置在所述集电极区上的具有第一导电类型的高阻层，
布置在具有第一导电类型的所述高阻层上的具有第二导电类型的基极区，
形成在所述半导体晶体的另一表面上的具有第一导电类型的低阻发射极区，以及
连接至所述基极区并且在所述发射极区的外周的具有第一导电类型的所述高阻层的两侧布置的具有第二导电类型的低阻基极接触区，并且所述双极半导体器件还具有：
在所述基极接触区与所述发射极区之间的所述半导体晶体的表面附近的具有第一导电类型的复合抑制半导体层。
3.根据权利要求1或2所述的双极半导体器件，其中，所述基极接触区与所述发射极区之间的所述半导体的所述表面局部地倾斜。
4.根据权利要求1或2所述的双极半导体器件，其中，所述基极接触区与所述发射极区之间的所述半导体的所述表面不是阶跃的。
5.根据权利要求1或2所述的双极半导体器件，其中，所述基极接触区与所述发射极区之间的所述半导体晶体的所述表面设置有复合抑制膜。
6.根据权利要求1或2所述的双极半导体器件，其中，所述半导体晶体是碳化硅。
7.根据权利要求1或2所述的双极半导体器件，其中，所述复合抑制半导体层的杂质浓度低于所述基极区的杂质浓度。
8.一种双极半导体器件的制造方法，所述制造方法包括以下步骤：
在具有第一导电类型的半导体基片的一个表面上形成具有第一导电类型的第一高阻层；
在具有第一导电类型的所述第一高阻层上形成具有第二导电类型的基极区；
在所述基极区上形成具有第一导电类型的第二高阻层；
在具有第一导电类型的所述第二高阻层上形成具有第一导电类型的低阻层；
通过局部地刻蚀所述低阻层和所述第二高阻层的一部分来形成发射极区；
在所述第二高阻层的通过所述刻蚀而露出的表面的附近形成具有第二导电类型的复合抑制半导体层；
形成连接至所述基极区的基极接触区；
将基极连接至所述基极接触区、将发射极连接至所述发射极区，并且将集电极连接至所述半导体基片的另一表面；以及
在所述基极和所述发射极的上方形成上层电极。
9.一种双极半导体器件的制造方法，所述制造方法包括以下步骤：
在具有第一导电类型的半导体基片的一个表面上形成具有第一导电类型的第一高阻层；
在具有第一导电类型的所述第一高阻层上形成具有第二导电类型的基极区；
在所述基极区上形成具有第一导电类型的第二高阻层；
在具有第一导电类型的所述第二高阻层上形成具有第一导电类型的低阻层；
通过局部地刻蚀所述低阻层和所述第二高阻层的一部分来形成发射极区；
在所述第二高阻层的通过所述刻蚀而露出的表面的附近形成具有第二导电类型的复合抑制半导体层；
形成连接至所述基极区的基极接触区；
在所述基极接触区与所述发射极区之间的半导体晶体的所述表面上形成复合抑制膜；
将基极连接至所述基极接触区、将发射极连接至所述发射极区，并且将集电极连接至所述半导体基片的另一表面；以及
在所述基极和所述发射极的上方形成上层电极。
CNB2006800211881A 2005-06-13 2006-06-09 双极半导体器件及其制造方法 Expired - Fee Related CN100544023C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005172620A JP4777699B2 (ja) 2005-06-13 2005-06-13 バイポーラ型半導体装置およびその製造方法
JP172620/2005 2005-06-13

Publications (2)

Publication Number Publication Date
CN101199058A true CN101199058A (zh) 2008-06-11
CN100544023C CN100544023C (zh) 2009-09-23

Family

ID=37532705

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800211881A Expired - Fee Related CN100544023C (zh) 2005-06-13 2006-06-09 双极半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US8460994B2 (zh)
EP (1) EP1878056B1 (zh)
JP (1) JP4777699B2 (zh)
KR (1) KR100972217B1 (zh)
CN (1) CN100544023C (zh)
WO (1) WO2006135031A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
CN102362353A (zh) * 2009-03-24 2012-02-22 飞兆半导体公司 碳化硅双极结晶体管
CN105957886A (zh) * 2016-06-28 2016-09-21 中国科学院微电子研究所 一种碳化硅双极结型晶体管
CN105977287A (zh) * 2016-07-25 2016-09-28 电子科技大学 一种碳化硅双极结型晶体管

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
KR101494935B1 (ko) 2007-11-09 2015-02-23 크리,인코포레이티드 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5514726B2 (ja) * 2008-08-26 2014-06-04 本田技研工業株式会社 接合型半導体装置およびその製造方法
JPWO2010024243A1 (ja) * 2008-08-26 2012-01-26 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
WO2010024239A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 接合型半導体装置およびその製造方法
WO2010024240A1 (ja) * 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型炭化珪素半導体装置およびその製造方法
CN102246283B (zh) * 2008-10-21 2014-08-06 瑞萨电子株式会社 双极晶体管
JP5628681B2 (ja) 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8552435B2 (en) * 2010-07-21 2013-10-08 Cree, Inc. Electronic device structure including a buffer layer on a base layer
US8809904B2 (en) 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
WO2012139633A1 (en) * 2011-04-12 2012-10-18 X-Fab Semiconductor Foundries Ag Bipolar transistor with gate electrode over the emitter base junction
SE1150386A1 (sv) 2011-05-03 2012-11-04 Fairchild Semiconductor Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP2015056544A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US497909A (en) * 1893-05-23 John b
JPS6074571A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体装置及びその製造方法
JPS60140756A (ja) * 1983-12-27 1985-07-25 Sharp Corp 炭化珪素バイポ−ラトランジスタの製造方法
JP2533541B2 (ja) 1987-06-08 1996-09-11 株式会社日立製作所 ヘテロ接合バイポ−ラトランジスタ
JPS645063A (en) * 1987-06-29 1989-01-10 Toshiba Corp Hetero-junction bipolar transistor
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JP2877395B2 (ja) * 1989-11-30 1999-03-31 三洋電機株式会社 ｓｉｃを用いたトランジスタ
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0878431A (ja) * 1994-09-05 1996-03-22 Fuji Electric Co Ltd 炭化けい素たて型バイポーラトランジスタおよびその製造方法
JP3416930B2 (ja) * 1998-01-28 2003-06-16 三洋電機株式会社 ＳｉＣ半導体装置の製造方法
JP3252805B2 (ja) 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ
SE9901410D0 (sv) 1999-04-21 1999-04-21 Abb Research Ltd Abipolar transistor
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP2002110549A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 炭化珪素層の成長方法
JP5178988B2 (ja) * 2000-12-11 2013-04-10 クリー インコーポレイテッド 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP2003203916A (ja) * 2002-01-09 2003-07-18 Rohm Co Ltd バイポーラトランジスタ及びその製造方法
JP3565274B2 (ja) * 2002-02-25 2004-09-15 住友電気工業株式会社 バイポーラトランジスタ
US6828650B2 (en) 2002-05-31 2004-12-07 Motorola, Inc. Bipolar junction transistor structure with improved current gain characteristics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362353A (zh) * 2009-03-24 2012-02-22 飞兆半导体公司 碳化硅双极结晶体管
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
CN105957886A (zh) * 2016-06-28 2016-09-21 中国科学院微电子研究所 一种碳化硅双极结型晶体管
CN105957886B (zh) * 2016-06-28 2019-05-14 中国科学院微电子研究所 一种碳化硅双极结型晶体管
CN105977287A (zh) * 2016-07-25 2016-09-28 电子科技大学 一种碳化硅双极结型晶体管
CN105977287B (zh) * 2016-07-25 2018-11-09 电子科技大学 一种碳化硅双极结型晶体管

Also Published As

Publication number Publication date
EP1878056A2 (en) 2008-01-16
US20130240910A1 (en) 2013-09-19
US8653627B2 (en) 2014-02-18
KR20080003932A (ko) 2008-01-08
US8460994B2 (en) 2013-06-11
EP1878056B1 (en) 2014-07-23
JP2006351621A (ja) 2006-12-28
WO2006135031A2 (en) 2006-12-21
US20100001290A1 (en) 2010-01-07
KR100972217B1 (ko) 2010-07-26
CN100544023C (zh) 2009-09-23
WO2006135031A3 (en) 2007-05-24
JP4777699B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
CN100544023C (zh) 双极半导体器件及其制造方法
JP3760688B2 (ja) 炭化けい素半導体素子の製造方法
JP2670563B2 (ja) 半導体装置の製造方法
KR101157684B1 (ko) 접합형 반도체 장치 및 그 제조 방법
US20090261351A1 (en) Silicon Carbide Devices Having Smooth Channels
EP1705712A1 (en) Method for manufacturing junction semiconductor device
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP2011165902A (ja) 半導体装置および半導体装置の製造方法
US9478537B2 (en) High-gain wide bandgap darlington transistors and related methods of fabrication
CN107785250B (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
CN118248555B (zh) 集成异质结二极管的mosfet功率器件及其制造方法
JP2612040B2 (ja) β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
JP3214868B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
CN102097462A (zh) 双极型半导体装置及其制造方法
EP1908118B1 (en) Method for producing a semiconductor device
WO2010024240A1 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP2000188406A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2005033030A (ja) 半導体装置及びその製造方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
JPH0257348B2 (zh)
JPH0553305B2 (zh)
JPWO2010024237A1 (ja) 接合型半導体装置およびその製造方法
JPS62163370A (ja) ヘテロバイポ−ラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20150609

EXPY Termination of patent right or utility model