CN105977287A - 一种碳化硅双极结型晶体管 - Google Patents

一种碳化硅双极结型晶体管 Download PDF

Info

Publication number
CN105977287A
CN105977287A CN201610587282.9A CN201610587282A CN105977287A CN 105977287 A CN105977287 A CN 105977287A CN 201610587282 A CN201610587282 A CN 201610587282A CN 105977287 A CN105977287 A CN 105977287A
Authority
CN
China
Prior art keywords
base
silicon carbide
bipolar junction
junction transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610587282.9A
Other languages
English (en)
Other versions
CN105977287B (zh
Inventor
张有润
王文
郭飞
钟晓康
刘程嗣
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610587282.9A priority Critical patent/CN105977287B/zh
Publication of CN105977287A publication Critical patent/CN105977287A/zh
Application granted granted Critical
Publication of CN105977287B publication Critical patent/CN105977287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明属于高功率半导体器件技术领域，涉及一种碳化硅双极结型晶体管。本发明包括从下至上依次层叠设置的集电极、N+衬底、N‑集电区和P型基区；所述P型基区的上表面一端具有基极，另一端具有N+发射区，所述N+发射区上表面具有发射极；其特征在于，所述基极与N+发射区之间的P型基区上表面具有AlN层，所述AlN层与基极和N+发射区通过重掺杂层隔离，且重掺杂层还沿N+发射区上表面向远离基极的一侧延伸并与发射极连接。本发明的有益效果为，相比于传统技术，大大降低了工艺的复杂程度，提高了器件的良品率和可靠性，同时提高了SiC BJT器件的电流增益。

Description

一种碳化硅双极结型晶体管
技术领域
本发明属于高功率半导体器件技术领域，涉及一种碳化硅双极结型晶体管。
背景技术
宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，碳化硅(SiC)双极结型晶体管(BJT)是重要的常关型器件之一，在万伏级高耐压电力电子器件领域具有优势。相对Si基三极管，SiC BJT具有更低的导通电压，不存在二次击穿现象等优点；SiC BJT避免了常开型器件SiC JFET的栅极驱动问题，没有SiC IGBT导通损耗大的缺点，不存在SiC MOSFET因为栅介质稳定性差及沟道迁移率低而使器件工作条件受到限制的问题。
SiC/SiO2高界面态的存在会导致SiC MOSFET的栅介质不稳定，沟道迁移率低等不良影响；对于SiC BJT，高界面态会成为复合中心，导致大量的电子和空穴在界面处复合产生复合电流，降低器件的电流增益，并导致器件性能退化。美国专利号US8378390提出了一种新结构的碳化硅双极结型晶体管，来减小SiC/SiO2高界面态导致的复合电流，其基本原理是：在SiC BJT的发射极台面边缘与基极欧姆接触之间的外基区，利用SiO2介质层上的金属、SiO2介质层以及外基区三者形成MOS结构，利用BE结偏置电压控制MOS结构衬底表面的电势，改变衬底表面的载流子密度，达到抑制表面复合电流的作用。这种结构虽然减小了复合电流，提高了电流增益，但是仍然没有从根本上解决SiC/SiO2高界面态的问题；而且SiO2介质层上的金属是一个需要加电压的电极，导致此结构的器件是一个四端器件，对于三极管而言四端器件相比于三端器件有很多弊端。
发明内容
本发明所要解决的，就是针对目前SiC BJT的发射极台面边缘与基极欧姆接触之间的外基区表面的高界面态密度会成为复合中心，导致大量的基区少子(电子)在界面处复合产生复合电流，降低器件的电流增益，并导致器件性能退化的问题，提供一种碳化硅双极结型晶体管。
本发明的技术方案是：如图1所示，一种碳化硅双极结型晶体管，包括从下至上依次层叠设置的集电极7、N+衬底6、N-集电区5和P型基区4；所述P型基区4的上表面一端具有基极2，另一端具有N+发射区3，所述N+发射区3上表面具有发射极1；其特征在于，所述基极2与N+发射区3之间的P型基区4上表面具有AlN层9，所述AlN层9与基极2和N+发射区3通过重掺杂层8隔离，且重掺杂层8还沿N+发射区3上表面向远离基极2的一侧延伸并与发射极1连接。
本发明总的技术方案，与传统结构相比，本发明主要是在发射极1台面边缘与基极欧姆接触2之间的外基区采用AlN半导体材料以形成AlN-SiC异质结结构；AlN层9和基区之间会形成一个基区指向AlN层9的势垒，势垒会阻止基区少子(电子)向外基区表面扩散，减小了外基区表面的电子浓度，同时该势垒也会阻止空穴向外基区表面运动，界面处的空穴和电子浓度均会降低，因此降低了电子与空穴的复合率，减小界面态所导致的复合电流，从而提高器件的电流增益。
进一步的，所述AlN层9的厚度为0.2μm。
进一步的，所述AlN层9和P型基区4形成AlN-SiC异质结结构。
进一步的，所述AlN-SiC异质结结构中的P型基区4部分的掺杂浓度为2×1017cm-3。
本发明的有益效果为，相比于传统技术，本发明不需额外的加偏置电压的电极，仍保持器件为三端器件；而且工艺流程比传统的要简单很多，大大降低了工艺的复杂程度，提高了器件的良品率和可靠性，同时提高了SiC BJT器件的电流增益。
附图说明
图1是传统结构的SiC NPN BJT有源区的结构示意图；
图2是本发明一种碳化硅双极结型晶体管的结构示意图；
图3是本发明结构与传统结构的电流增益随集电极电流变化的曲线图；
图4是本发明结构与传统结构靠近表面的电子浓度分布图；
图5是本发明结构与传统结构靠近表面的空穴浓度分布图；
图6是外基区AlN-SiC异质结结构的能带图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
为了增加现有技术中SiC BJT的电流增益，必须减少发射极1台面边缘和基极欧姆接触2之间的外基区表面的复合电流，影响复合电流大小的主要因素有三个：
1)外基区表面处的缺陷浓度；
2)外基区表面处的电子浓度；
3)外基区表面处的空穴浓度。
因素1取决于现有的材料生长及工艺水平，因素2、3可能受设计的影响，本发明就是从设计方面来减少外基区表面的复合电流。在所述的三极管(图2)中，电子-空穴对的复合率取决于界面处载流子的浓度，复合主要发生在发射极1台面边缘到基极欧姆接触2之间的外基区表面，由于在P型基区中电子是少子，因此外基区表面处电子的浓度对表面复合的发生影响更为强烈。
本发明通过在所述三极管(图2)的发射极1台面边缘与基极欧姆接触2之间的外基区表面生长AlN层9，在所述外基区的重掺杂层9和基区轻掺杂层4之间会形成阻止载流子，特别是电子向界面处扩散的高势垒(图6)，所述势垒会阻止基区少子(电子)和空穴向外基区表面扩散，减小了外基区表面的电子与空穴浓度，降低了电子与空穴的复合率，减小界面态所导致的复合电流，从而提高器件的电流增益。
图1是传统结构的SiC NPN BJT有源区的结构示意图。图2是本发明的结构示意图，包括从下至上依次层叠设置的集电极7、N+衬底6、N-集电区5和P型基区4；所述P型基区4的上表面一端具有基极2，另一端具有N+发射区3，所述N+发射区3上表面具有发射极1；其特征在于，所述基极2与N+发射区3之间的P型基区4上表面具有AlN层9，所述AlN层9与基极2和N+发射区3通过重掺杂层8隔离，且重掺杂层8还沿N+发射区3上表面向远离基极2的一侧延伸并与发射极1连接；在传统结构(图1)的基础上，用AlN层9取代发射极1台面边缘与基极欧姆接触2之间的氧化层。
图3是外基区异质结结构与传统结构的电流增益随集电极电流变化的曲线图，仿真过程中以单界面态能级为例，界面态能级位于导带以下0.3eV(Ec-Et＝0.3eV)，界面态密度为2.8×1012cm-2，电子和空穴的俘获截面积分别为2.84×10-15cm2和2.84×10-14cm2。方块曲线是本发明外基区异质结结构的电流增益随集电极电流的变化，圆形曲线是传统结构的情况。两种结构的电流增益随集电极电流变化的趋势相同，都是先增大后变小，相同基极电流情况下，新结构的电流增益明显要大于普通结构。
下面将结合仿真得到的数据和物理原理，对本发明的有益效果进行分析。
对于本发明中的结构能够使器件的电流增益提高，可以从下面的分析来得到解释。一方面，界面态所导致的复合的大小，在界面态一定的情况下，是由外基区界面的电子和空穴的浓度共同决定的，所以如果电子和空穴浓度越小，外基区SiC/AlN界面处的电子陷阱俘获电子的几率就会减小，从而降低空穴通过电子陷阱与电子复合的几率，减小复合电流。对于本发明的结构，如图2所示，外基区表面引入AlN层9，而下层是基区掺杂层4，由于AlN的禁带宽度比SiC大了接近一倍，在形成热平衡之前，AlN层9中的电子与空穴浓度均比基区掺杂层4中的电子与空穴浓度要低很多，因此，在形成热平衡的过程中，基区掺杂层4中的电子和空穴要向AlN层9中扩散使费米能级相等，在达到平衡状态时，SiC/AlN异质结的能带图如图6所示。类似于PN结的空间电荷区，靠近界面处形成的高势垒会阻止基区掺杂层4中电子和空穴向界面处扩散，大幅降低界面处的电子和空穴的的浓度，减小了界面处电子与空穴接触的几率，降低电子与空穴的复合率，减小外基区表面的复合电流，从而提高了器件的电流增益。
通过仿真可以更为直观地看出本发明的结构中外基区异质结结构对电子与空穴的影响。图4是传统结构与异质结结构中的电子浓度分布图，图5是传统结构与异质结结构中的空穴浓度分布图，方块曲线分别代表传统结构(图1)外基区表面的电子和空穴浓度分布，圆形曲线分别代表新结构(图2)外基区表面的电子和空穴浓度分布，从图中可以看出，传统结构外基区表面的电子和空穴浓度与外基区体内基本相等，说明界面处的载流子浓度很高，而采用新结构后，外基区表面附件的电子和空穴浓度迅速下降，这是由于外基区靠近表面处存在阻止电子与空穴向界面处扩散的高势垒。图6是外基区SiC/AlN异质结结构的能带图，可以看出本发明结构SiC/AlN异质结SiC一侧存在阻止电子与空穴向界面处扩散的高势垒，界面处的电子和空穴的的浓度相比于图1所示的传统结构大幅降低，减小外基区表面的复合电流，从而提高了器件的电流增益。若三极管处于正向导通状态，电子由发射区注入到基区，由于电子浓度的不平衡，电子会从内基区向外基区扩散。对于本发明中的结构，由于外基区存在阻止电子与空穴向界面处扩散的高势垒，因此减小了外基区界面处的电子与空穴浓度，降低电子与空穴的复合几率，减小界面态所导致的复合电流，提高器件的电流增益。

Claims (4)

1.一种碳化硅双极结型晶体管，包括从下至上依次层叠设置的集电极(7)、N+衬底(6)、N-集电区(5)和P型基区(4)；所述P型基区(4)的上表面一端具有基极(2)，另一端具有N+发射区(3)，所述N+发射区(3)上表面具有发射极(1)；其特征在于，所述基极(2)与N+发射区(3)之间的P型基区(4)上表面具有AlN层(9)，所述AlN层(9)与基极(2)和N+发射区(3)通过重掺杂层(8)隔离，且重掺杂层(8)还沿N+发射区(3)上表面向远离基极(2)的一侧延伸并与发射极(1)连接。
2.根据权利要求1所述的一种碳化硅双极结型晶体管，其特征在于，所述AlN层(9)的厚度为0.2μm。
3.根据权利要求2所述的一种碳化硅双极结型晶体管，其特征在于，所述AlN层(9)和P型基区(4)形成AlN-SiC异质结结构。
4.根据权利要求3所述的一种碳化硅双极结型晶体管，其特征在于，所述AlN-SiC异质结结构中的P型基区(4)部分的掺杂浓度为2×1017cm-3。
CN201610587282.9A 2016-07-25 2016-07-25 一种碳化硅双极结型晶体管 Active CN105977287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610587282.9A CN105977287B (zh) 2016-07-25 2016-07-25 一种碳化硅双极结型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610587282.9A CN105977287B (zh) 2016-07-25 2016-07-25 一种碳化硅双极结型晶体管

Publications (2)

Publication Number Publication Date
CN105977287A true CN105977287A (zh) 2016-09-28
CN105977287B CN105977287B (zh) 2018-11-09

Family

ID=56951921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610587282.9A Active CN105977287B (zh) 2016-07-25 2016-07-25 一种碳化硅双极结型晶体管

Country Status (1)

Country Link
CN (1) CN105977287B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981510A (zh) * 2017-04-05 2017-07-25 电子科技大学 一种碳化硅双极结型晶体管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298031A (ja) * 2000-04-13 2001-10-26 Advantest Corp 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
US6313488B1 (en) * 1999-04-21 2001-11-06 Abb Research Limited Bipolar transistor having a low doped drift layer of crystalline SiC
US20020195619A1 (en) * 2001-06-07 2002-12-26 Nippon Telegraph And Telephone Corporation Nitride semiconductor stack and its semiconductor device
CN1992337A (zh) * 2005-12-22 2007-07-04 克里公司 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法
CN101199058A (zh) * 2005-06-13 2008-06-11 本田技研工业株式会社 双极半导体器件及其制造方法
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof
CN101855726A (zh) * 2007-11-09 2010-10-06 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
US20120097974A1 (en) * 2010-10-20 2012-04-26 Universitetssenteret På Kjeller (Unik) Power semiconductor device
CN102610638A (zh) * 2012-03-22 2012-07-25 西安电子科技大学 用于功率集成电路的SiC-BJT器件及其制作方法
CN103299426A (zh) * 2011-05-03 2013-09-11 飞兆半导体公司 在碳化硅中具有改进的击穿电压的双极结晶体管

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313488B1 (en) * 1999-04-21 2001-11-06 Abb Research Limited Bipolar transistor having a low doped drift layer of crystalline SiC
JP2001298031A (ja) * 2000-04-13 2001-10-26 Advantest Corp 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
US20020195619A1 (en) * 2001-06-07 2002-12-26 Nippon Telegraph And Telephone Corporation Nitride semiconductor stack and its semiconductor device
CN101199058A (zh) * 2005-06-13 2008-06-11 本田技研工业株式会社 双极半导体器件及其制造方法
CN1992337A (zh) * 2005-12-22 2007-07-04 克里公司 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof
CN101855726A (zh) * 2007-11-09 2010-10-06 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
US20120097974A1 (en) * 2010-10-20 2012-04-26 Universitetssenteret På Kjeller (Unik) Power semiconductor device
CN103299426A (zh) * 2011-05-03 2013-09-11 飞兆半导体公司 在碳化硅中具有改进的击穿电压的双极结晶体管
CN102610638A (zh) * 2012-03-22 2012-07-25 西安电子科技大学 用于功率集成电路的SiC-BJT器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981510A (zh) * 2017-04-05 2017-07-25 电子科技大学 一种碳化硅双极结型晶体管
CN106981510B (zh) * 2017-04-05 2019-11-01 电子科技大学 一种碳化硅双极结型晶体管

Also Published As

Publication number Publication date
CN105977287B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
CN103383958B (zh) 一种rc-igbt器件及其制作方法
US8378390B2 (en) Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on top of a dielectric layer formed at a region between emitter contact and base contact
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN108649068B (zh) Rc-igbt器件及其制备方法
CN110504307B (zh) 一种具有栅控集电极的sa-ligbt器件
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN105870178A (zh) 一种双向igbt器件及其制造方法
CN105957886B (zh) 一种碳化硅双极结型晶体管
CN114551601B (zh) 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
CN115832039A (zh) 一种逆导型igbt器件
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN104882475B (zh) 双沟道超结igbt
CN106981510B (zh) 一种碳化硅双极结型晶体管
CN107516670B (zh) 一种具有高电流上升率的栅控晶闸管
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN116153992B (zh) 一种逆导型绝缘栅双极型晶体管
CN105870176A (zh) 一种碳化硅双极结型晶体管
CN105977287A (zh) 一种碳化硅双极结型晶体管
CN115863446A (zh) 一种GaN基异质结二极管及其制备方法
WO2016045373A1 (zh) 一种逆导型绝缘栅双极型晶体管
CN107516669B (zh) 一种igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160928

Assignee: Zhuhai Gree Electronic Components Co.,Ltd.

Assignor: University of Electronic Science and Technology of China

Contract record no.: X2023980043023

Denomination of invention: A silicon carbide bipolar junction transistor

Granted publication date: 20181109

License type: Common License

Record date: 20231008