JP3214868B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP3214868B2 JP3214868B2 JP17935791A JP17935791A JP3214868B2 JP 3214868 B2 JP3214868 B2 JP 3214868B2 JP 17935791 A JP17935791 A JP 17935791A JP 17935791 A JP17935791 A JP 17935791A JP 3214868 B2 JP3214868 B2 JP 3214868B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- sic
- layer
- forming
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 43
- 229910021431 alpha silicon carbide Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Description
【０００１】
【産業上の利用分野】本発明は耐熱性が改良された炭化
珪素ヘテロ接合バイポーラトランジスタに関する。
珪素ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】一般に、ヘテロ接合バイポーラトランジ
スタ（以下ＨＢＴと略す。）は、エミッタ領域の禁制帯
幅をベース領域の禁制帯幅よりも大きくすることによ
り、ベースからエミッタへのキャリアの注入を阻止する
と同時に、ベースのドーピング濃度を高くしてベース抵
抗を低減できるために、トランジスタの増幅率と動作速
度を増大させることができる。以前はＧａＡｓ−ＧａＡ
ｌＡｓ系のＨＢＴの研究がなされてきたが近年、Ｓｉ系
のＨＢＴの研究が盛んになってきた。
スタ（以下ＨＢＴと略す。）は、エミッタ領域の禁制帯
幅をベース領域の禁制帯幅よりも大きくすることによ
り、ベースからエミッタへのキャリアの注入を阻止する
と同時に、ベースのドーピング濃度を高くしてベース抵
抗を低減できるために、トランジスタの増幅率と動作速
度を増大させることができる。以前はＧａＡｓ−ＧａＡ
ｌＡｓ系のＨＢＴの研究がなされてきたが近年、Ｓｉ系
のＨＢＴの研究が盛んになってきた。
【０００３】
【発明が解決しようとする課題】しかし、従来のＨＢＴ
は、基板にＧａＡｓ，Ｓｉを用いている為耐熱性が弱く
使用される場所が３００℃以下の所に限られる欠点があ
った。
は、基板にＧａＡｓ，Ｓｉを用いている為耐熱性が弱く
使用される場所が３００℃以下の所に限られる欠点があ
った。
【０００４】本発明の目的は、前記従来例の欠点を解消
して、低熱性に優れたＨＢＴの製造方法を提供すること
にある。
して、低熱性に優れたＨＢＴの製造方法を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明のヘテロ接合バイ
ポーラトランジスタの製造方法は、（１）第１の導電型
を有するβ−ＳｉＣ層を、前記第１の導電型とは逆の第
２の導電型を有するβ−ＳｉＣ基板の上面に形成する工
程であって、前記第１の導電型を有する前記β−ＳｉＣ
層はトランジスタのベース領域を形成し、前記第２の導
電型を有する前記β−ＳｉＣ基板は前記トランジスタの
コレクタ領域を形成する、工程と、（２）前記第１の導
電型を有する前記β−ＳｉＣ層の上に、前記第２の導電
型を有するα−ＳｉＣ層を形成する工程であって、前記
第２の導電型を有する前記α−ＳｉＣ層は前記トランジ
スタのエミッタ領域を形成する、工程と、（３）前記第
２の導電型を有する前記α−ＳｉＣ層を選択的に除去
し、前記第１の導電型を有する前記β−ＳｉＣ層の一部
分を露出させる工程と、（４）前記第２の導電型を有す
る前記β−ＳｉＣ基板の上にコレクタ電極を形成し、前
記第１の導電型を有する前記β−ＳｉＣ層の上にベース
電極を形成し、前記第２の導電型を有する前記α−Ｓｉ
Ｃ層の上にエミッタ電極を形成する工程とを有すること
により、上記課題を解決する。前記第１の導電型はＰ型
であり、前記第２の導電型はＮ型であることが好まし
い。前記第１の導電型を有する前記β−ＳｉＣ層を、前
記第２の導電型を有する前記β−ＳｉＣ基板の上面に、
イオンインプランテーションによって形成することが好
ましい。Ｂイオンを前記イオンインプランテーションに
よって注入することが好ましい。前記α−ＳｉＣ層はＲ
Ｆ−ＣＶＤ法によって形成することが好ましい。前記Ｒ
Ｆ−ＣＶＤ法において、リンドーパントを用いることが
好ましい。基板温度１２００℃、かつ、ＳｉＨ4（０．
１５ｓｃｃｍ）およびＣ3Ｈ8（ｓｃｃｍ）の反応ガス組
成の下で、前記α−ＳｉＣ層を０．２μｍの厚さまで成
長させることが好ましい。プラズマエッチングにより、
前記α−ＳｉＣ層を選択的に除去することが好ましい。
前記プラズマエッチングを、ＲＦパワーが２００Ｗであ
り、圧力が０．００５Ｔｏｒｒであり、反応ガス組成が
Ｏ2（５０％）およびＣＦ4（５０％）である条件下で行
うことが好ましい。
ポーラトランジスタの製造方法は、（１）第１の導電型
を有するβ−ＳｉＣ層を、前記第１の導電型とは逆の第
２の導電型を有するβ−ＳｉＣ基板の上面に形成する工
程であって、前記第１の導電型を有する前記β−ＳｉＣ
層はトランジスタのベース領域を形成し、前記第２の導
電型を有する前記β−ＳｉＣ基板は前記トランジスタの
コレクタ領域を形成する、工程と、（２）前記第１の導
電型を有する前記β−ＳｉＣ層の上に、前記第２の導電
型を有するα−ＳｉＣ層を形成する工程であって、前記
第２の導電型を有する前記α−ＳｉＣ層は前記トランジ
スタのエミッタ領域を形成する、工程と、（３）前記第
２の導電型を有する前記α−ＳｉＣ層を選択的に除去
し、前記第１の導電型を有する前記β−ＳｉＣ層の一部
分を露出させる工程と、（４）前記第２の導電型を有す
る前記β−ＳｉＣ基板の上にコレクタ電極を形成し、前
記第１の導電型を有する前記β−ＳｉＣ層の上にベース
電極を形成し、前記第２の導電型を有する前記α−Ｓｉ
Ｃ層の上にエミッタ電極を形成する工程とを有すること
により、上記課題を解決する。前記第１の導電型はＰ型
であり、前記第２の導電型はＮ型であることが好まし
い。前記第１の導電型を有する前記β−ＳｉＣ層を、前
記第２の導電型を有する前記β−ＳｉＣ基板の上面に、
イオンインプランテーションによって形成することが好
ましい。Ｂイオンを前記イオンインプランテーションに
よって注入することが好ましい。前記α−ＳｉＣ層はＲ
Ｆ−ＣＶＤ法によって形成することが好ましい。前記Ｒ
Ｆ−ＣＶＤ法において、リンドーパントを用いることが
好ましい。基板温度１２００℃、かつ、ＳｉＨ4（０．
１５ｓｃｃｍ）およびＣ3Ｈ8（ｓｃｃｍ）の反応ガス組
成の下で、前記α−ＳｉＣ層を０．２μｍの厚さまで成
長させることが好ましい。プラズマエッチングにより、
前記α−ＳｉＣ層を選択的に除去することが好ましい。
前記プラズマエッチングを、ＲＦパワーが２００Ｗであ
り、圧力が０．００５Ｔｏｒｒであり、反応ガス組成が
Ｏ2（５０％）およびＣＦ4（５０％）である条件下で行
うことが好ましい。
【０００６】
【作用】すなわち、上記の如き構成よりなる本発明のＨ
ＢＴは、β−ＳｉＣはバンドギャップが２．２ｅＶであ
り、また、α−ＳｉＣは２．８６〜３．３０ｅＶであり
Ｓｉ，ＧａＡｓよりも大きい。そして、α−ＳｉＣ，β
−ＳｉＣは化学的にも安定な物質であるから、β−Ｓｉ
Ｃとα−ＳｉＣを組み合わせて作成したＨＢＴは高温
（約６００℃以上）での動作が可能となり、耐環境性の
優れたものとなる。またＳｉＣは破壊電界も大きいので
これらよりなるトランジスタは大電力を駆動できる。さ
らにヘテロ接合の特徴を生かして大きな電流増幅率や高
速動作を実現できる長所を有する。
ＢＴは、β−ＳｉＣはバンドギャップが２．２ｅＶであ
り、また、α−ＳｉＣは２．８６〜３．３０ｅＶであり
Ｓｉ，ＧａＡｓよりも大きい。そして、α−ＳｉＣ，β
−ＳｉＣは化学的にも安定な物質であるから、β−Ｓｉ
Ｃとα−ＳｉＣを組み合わせて作成したＨＢＴは高温
（約６００℃以上）での動作が可能となり、耐環境性の
優れたものとなる。またＳｉＣは破壊電界も大きいので
これらよりなるトランジスタは大電力を駆動できる。さ
らにヘテロ接合の特徴を生かして大きな電流増幅率や高
速動作を実現できる長所を有する。
【０００７】したがって、本発明のＨＢＴは耐熱性、耐
環境性に優れており動力機関部、原子炉、人工衛星の制
御用、または高周波パワートランジスタとして使用でき
るものである。
環境性に優れており動力機関部、原子炉、人工衛星の制
御用、または高周波パワートランジスタとして使用でき
るものである。
【０００８】
【実施例】以下、本発明を図面に示す実施例について説
明する。一般に、ＳｉＣは原子の配列の仕方で六方晶系
等のα−ＳｉＣと、立方晶系のβ−ＳｉＣとがある。立
方晶は一種の３Ｃ−ＳｉＣのみ存在し、六方晶系等で
は、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ等の
結晶多形が存在する。図１に示すものは、以下の１乃至
４の工程によりβ−ＳｉＣとα−ＳｉＣ（６Ｈ）からな
るＨＢＴを作製したものである。
明する。一般に、ＳｉＣは原子の配列の仕方で六方晶系
等のα−ＳｉＣと、立方晶系のβ−ＳｉＣとがある。立
方晶は一種の３Ｃ−ＳｉＣのみ存在し、六方晶系等で
は、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ等の
結晶多形が存在する。図１に示すものは、以下の１乃至
４の工程によりβ−ＳｉＣとα−ＳｉＣ（６Ｈ）からな
るＨＢＴを作製したものである。
【０００９】１）Ｎ型β−ＳｉＣ基板１の上面（１，
０，０）上にイオンインプランテーション技術によりＢ
＋を注入してＰ型にしてＰ型β−ＳｉＣ層２を形成す
る。このＰ型β−ＳｉＣ層２はベース領域を形成する。
０，０）上にイオンインプランテーション技術によりＢ
＋を注入してＰ型にしてＰ型β−ＳｉＣ層２を形成す
る。このＰ型β−ＳｉＣ層２はベース領域を形成する。
【００１０】２）次に、ＲＦ−ＣＶＤ法によりリンドー
プα−ＳｉＣ（６Ｈ）層３を前記Ｐ型β−ＳｉＣ層２の
上に約０．２μｍ成長させた。このＲＦ−ＣＶＤ法の条
件は、基板温度が１２００℃、反応ガス組成がＳｉＨ４
（０．１５ｓｃｃｍ）＋Ｃ３Ｈ８（０．２ｓｃｃｍ）で
ある。このα−ＳｉＣ（６Ｈ）層３はエミッタ領域を形
成する。
プα−ＳｉＣ（６Ｈ）層３を前記Ｐ型β−ＳｉＣ層２の
上に約０．２μｍ成長させた。このＲＦ−ＣＶＤ法の条
件は、基板温度が１２００℃、反応ガス組成がＳｉＨ４
（０．１５ｓｃｃｍ）＋Ｃ３Ｈ８（０．２ｓｃｃｍ）で
ある。このα−ＳｉＣ（６Ｈ）層３はエミッタ領域を形
成する。
【００１１】３）さらに、プラズマエッチングによりα
−ＳｉＣ層３を選択的にエッチングをしてＰ型β−Ｓｉ
Ｃ層２の一部表面を外部へ露出させる。このプラズマエ
ッチング条件は、ＲＦＰｏｗｅｒが２００Ｗ、圧力が
０．００５Ｔｏｒｒ、反応ガス組成がＯ２（５０％）＋
ＣＦ４（５０％）である。
−ＳｉＣ層３を選択的にエッチングをしてＰ型β−Ｓｉ
Ｃ層２の一部表面を外部へ露出させる。このプラズマエ
ッチング条件は、ＲＦＰｏｗｅｒが２００Ｗ、圧力が
０．００５Ｔｏｒｒ、反応ガス組成がＯ２（５０％）＋
ＣＦ４（５０％）である。
【００１２】４）最後に基板の裏面及び表面にＭｏ電極
を蒸着後一部エッチングを行いオーミック電極を形成し
た。したがってオーミック電極４は、ベース領域２とエ
ミッタ領域３上に形成される（４１，４２）と共にＮ型
β−ＳｉＣ基板１の下面に形成されて（４３）コレクタ
ー電極を形成する。
を蒸着後一部エッチングを行いオーミック電極を形成し
た。したがってオーミック電極４は、ベース領域２とエ
ミッタ領域３上に形成される（４１，４２）と共にＮ型
β−ＳｉＣ基板１の下面に形成されて（４３）コレクタ
ー電極を形成する。
【００１３】前記の如き工程を経て、β−ＳｉＣ層から
成るベース領域とα−ＳｉＣ層から成るエミッタ領域を
有するＨＢＴを得ることができる。
成るベース領域とα−ＳｉＣ層から成るエミッタ領域を
有するＨＢＴを得ることができる。
【００１４】
【発明の効果】上記の如くして得たＨＢＴは、β−Ｓｉ
Ｃとα−ＳｉＣを組み合わせて作成したもので、β−Ｓ
ｉＣはバンドギャップが２．２ｅＶであり、また、α−
ＳｉＣは２．８６〜３．３０ｅＶでありＳｉ，ＧａＡｓ
よりも大きい。そして、α−ＳｉＣ，β−ＳｉＣは化学
的にも安定な物質から出来たＨＢＴは、高温での動作が
可能となり、耐環境性が優れ、またＳｉＣは破壊電界も
大きいので、これらよりなるトランジスタは大電力を駆
動でき、さらにヘテロ接合の特徴を生かして大きな電流
増幅率や高速動作を実現できる長所を有するものであ
る。
Ｃとα−ＳｉＣを組み合わせて作成したもので、β−Ｓ
ｉＣはバンドギャップが２．２ｅＶであり、また、α−
ＳｉＣは２．８６〜３．３０ｅＶでありＳｉ，ＧａＡｓ
よりも大きい。そして、α−ＳｉＣ，β−ＳｉＣは化学
的にも安定な物質から出来たＨＢＴは、高温での動作が
可能となり、耐環境性が優れ、またＳｉＣは破壊電界も
大きいので、これらよりなるトランジスタは大電力を駆
動でき、さらにヘテロ接合の特徴を生かして大きな電流
増幅率や高速動作を実現できる長所を有するものであ
る。
【図１】 本発明のヘテロ接合バイポーラトランジスタ
の一実施例としての構造を示す断面図である。
の一実施例としての構造を示す断面図である。
１ コレクタ領域（Ｎ型β−ＳｉＣ層） ２ ベース領域（Ｐ型β−ＳｉＣ層） ３ エミッタ領域（Ｎ型α−ＳｉＣ層） ４ 電極
フロントページの続き (56)参考文献 特開 平２−238631（ＪＰ，Ａ) ＲＯＢＥＲＴ Ｆ．ＤＡＶＩＳ，ｅ ｔ．ａｌ．，”Ｔｈｉｎ Ｆｉｌｍ Ｄ ｅｐｏｓｉｔｉｏｎ ａｎｄ Ｍｉｃｒ ｏｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｏｐ ｔｏｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃ ｅ Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｉ ｎ Ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ Ａｌｐｈａ ａｎｄ Ｂｅｔａ Ｓｉｌ ｉｃｏｎ Ｃａｒｂｉｄｅ”，ＰＲＯＣ ＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥ Ｅ，ＶＯＬ．79，ＮＯ．５，５月, 1991，ｐ．677−701 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/203 H01L 21/205 H01L 21/33 - 21/331 H01L 29/00 - 29/267 H01L 29/68 - 29/737
Claims (9)
- 【請求項１】 （１）第１の導電型を有するβ−ＳｉＣ
層を、前記第１の導電型とは逆の第２の導電型を有する
β−ＳｉＣ基板の上面に形成する工程であって、前記第
１の導電型を有する前記β−ＳｉＣ層はトランジスタの
ベース領域を形成し、前記第２の導電型を有する前記β
−ＳｉＣ基板は前記トランジスタのコレクタ領域を形成
する、工程と、 （２）前記第１の導電型を有する前記β−ＳｉＣ層の上
に、前記第２の導電型を有するα−ＳｉＣ層を形成する
工程であって、前記第２の導電型を有する前記α−Ｓｉ
Ｃ層は前記トランジスタのエミッタ領域を形成する、工
程と、 （３）前記第２の導電型を有する前記α−ＳｉＣ層を選
択的に除去し、前記第１の導電型を有する前記β−Ｓｉ
Ｃ層の一部分を露出させる工程と、 （４）前記第２の導電型を有する前記β−ＳｉＣ基板の
上にコレクタ電極を形成し、前記第１の導電型を有する
前記β−ＳｉＣ層の上にベース電極を形成し、前記第２
の導電型を有する前記α−ＳｉＣ層の上にエミッタ電極
を形成する工程とを有するヘテロ接合バイポーラトラン
ジスタの製造方法。 - 【請求項２】 前記第１の導電型はＰ型であり、前記第
２の導電型はＮ型である請求項１に記載のヘテロ接合バ
イポーラトランジスタの製造方法。 - 【請求項３】 前記第１の導電型を有する前記β−Ｓｉ
Ｃ層を、前記第２の導電型を有する前記β−ＳｉＣ基板
の上面に、イオンインプランテーションによって形成す
る請求項１または２に記載のヘテロ接合バイポーラトラ
ンジスタの製造方法。 - 【請求項４】 Ｂイオンを前記イオンインプランテーシ
ョンによって注入する請求項３に記載のヘテロ接合バイ
ポーラトランジスタの製造方法。 - 【請求項５】 前記α−ＳｉＣ層はＲＦ−ＣＶＤ法によ
って形成する請求項１または２に記載のヘテロ接合バイ
ポーラトランジスタの製造方法。 - 【請求項６】 前記ＲＦ−ＣＶＤ法において、リンドー
パントを用いる請求項５に記載のヘテロ接合バイポーラ
トランジスタの製造方法。 - 【請求項７】 基板温度１２００℃、かつ、ＳｉＨ
4（０．１５ｓｃｃｍ）およびＣ3Ｈ8（ｓｃｃｍ）の反
応ガス組成の下で、前記α−ＳｉＣ層を０．２μｍの厚
さまで成長させる請求項６に記載のヘテロ接合バイポー
ラトランジスタの製造方法。 - 【請求項８】 プラズマエッチングにより、前記α−Ｓ
ｉＣ層を選択的に除去する請求項１または２に記載のヘ
テロ接合バイポーラトランジスタの製造方法。 - 【請求項９】 前記プラズマエッチングを、ＲＦパワー
が２００Ｗであり、圧力が０．００５Ｔｏｒｒであり、
反応ガス組成がＯ2（５０％）およびＣＦ4（５０％）で
ある条件下で行う請求項８に記載のヘテロ接合バイポー
ラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17935791A JP3214868B2 (ja) | 1991-07-19 | 1991-07-19 | ヘテロ接合バイポーラトランジスタの製造方法 |
| US08/059,268 US5350699A (en) | 1991-07-19 | 1993-05-11 | Method of manufacturing a hetero-junction bi-polar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17935791A JP3214868B2 (ja) | 1991-07-19 | 1991-07-19 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529331A JPH0529331A (ja) | 1993-02-05 |
| JP3214868B2 true JP3214868B2 (ja) | 2001-10-02 |
Family
ID=16064436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17935791A Expired - Fee Related JP3214868B2 (ja) | 1991-07-19 | 1991-07-19 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5350699A (ja) |
| JP (1) | JP3214868B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378921A (en) * | 1991-10-21 | 1995-01-03 | Rohm Co., Ltd. | Heterojunction multicollector transistor |
| DE69319360T2 (de) * | 1992-03-24 | 1998-12-17 | Sumitomo Electric Industries | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| US5679153A (en) * | 1994-11-30 | 1997-10-21 | Cree Research, Inc. | Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures |
| JP4626893B2 (ja) * | 1996-08-16 | 2011-02-09 | クリー、インコーポレイテッド | ＳｉＣから構成された半導体層を有するバイポーラ半導体デバイスおよびＳｉＣから構成された半導体デバイスを製造する方法 |
| US5858086A (en) * | 1996-10-17 | 1999-01-12 | Hunter; Charles Eric | Growth of bulk single crystals of aluminum nitride |
| US5954874A (en) * | 1996-10-17 | 1999-09-21 | Hunter; Charles Eric | Growth of bulk single crystals of aluminum nitride from a melt |
| US6045612A (en) * | 1998-07-07 | 2000-04-04 | Cree, Inc. | Growth of bulk single crystals of aluminum nitride |
| US6063185A (en) * | 1998-10-09 | 2000-05-16 | Cree, Inc. | Production of bulk single crystals of aluminum nitride, silicon carbide and aluminum nitride: silicon carbide alloy |
| US6086672A (en) * | 1998-10-09 | 2000-07-11 | Cree, Inc. | Growth of bulk single crystals of aluminum nitride: silicon carbide alloys |
| JP4234016B2 (ja) * | 2001-07-12 | 2009-03-04 | ミシシッピ・ステイト・ユニバーシティ | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ |
| US6870204B2 (en) | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| US7314799B2 (en) | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
| CN111710599A (zh) * | 2020-06-30 | 2020-09-25 | 全球能源互联网研究院有限公司 | 一种碳化硅欧姆接触的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL266513A (ja) * | 1960-07-01 | |||
| NL6615059A (ja) * | 1966-10-25 | 1968-04-26 | ||
| US3869322A (en) * | 1973-10-15 | 1975-03-04 | Ibm | Automatic P-N junction formation during growth of a heterojunction |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| JPS60145992A (ja) * | 1983-12-29 | 1985-08-01 | Sharp Corp | 炭化珪素単結晶基板の製造方法 |
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| US4912063A (en) * | 1987-10-26 | 1990-03-27 | North Carolina State University | Growth of beta-sic thin films and semiconductor devices fabricated thereon |
| JP2534525B2 (ja) * | 1987-12-19 | 1996-09-18 | 富士通株式会社 | β−炭化シリコン層の製造方法 |
| US5190890A (en) * | 1990-06-04 | 1993-03-02 | Advanced Technology Materials, Inc. | Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates, and method of making the same |
| US5200022A (en) * | 1990-10-03 | 1993-04-06 | Cree Research, Inc. | Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product |
-
1991
- 1991-07-19 JP JP17935791A patent/JP3214868B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-11 US US08/059,268 patent/US5350699A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＲＯＢＥＲＴ Ｆ．ＤＡＶＩＳ，ｅｔ．ａｌ．，"Ｔｈｉｎ Ｆｉｌｍ Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｉｎ Ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ Ａｌｐｈａ ａｎｄ Ｂｅｔａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ"，ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ，ＶＯＬ．７９，ＮＯ．５，５月，１９９１，ｐ．６７７−７０１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529331A (ja) | 1993-02-05 |
| US5350699A (en) | 1994-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| JP3214868B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| US5326992A (en) | Silicon carbide and SiCAlN heterojunction bipolar transistor structures | |
| CN101199058A (zh) | 双极半导体器件及其制造方法 | |
| JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| US3798079A (en) | Triple diffused high voltage transistor | |
| JP2519740B2 (ja) | ヘテロ接合トランジスタ及びその製造法 | |
| JP2593898B2 (ja) | 半導体素子 | |
| JPS58218168A (ja) | 双方向トランジスタ | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| Vook et al. | Double-diffused graded SiGe-base bipolar transistors | |
| JP5178988B2 (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP3412851B2 (ja) | 高耐圧ショットキー・ダイオード | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP3102189B2 (ja) | バイポーラトランジスタの製造方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |