JPS6354767A - バイポ−ラトランジスタとその製造方法 - Google Patents
バイポ−ラトランジスタとその製造方法Info
- Publication number
- JPS6354767A JPS6354767A JP19973086A JP19973086A JPS6354767A JP S6354767 A JPS6354767 A JP S6354767A JP 19973086 A JP19973086 A JP 19973086A JP 19973086 A JP19973086 A JP 19973086A JP S6354767 A JPS6354767 A JP S6354767A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- semi
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 10
- 238000000605 extraction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- -1 'W4 Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、化合物半導体で構成したバイポーラトラン
ジスタとその製造方法に関するものである。
ジスタとその製造方法に関するものである。
以下、Ｇａ Ａｓ ／ ＡＩ Ｇａ Ａｓ系へテロ接合
形バイポーラトランジスタ（以下ＨＢＴと略記）２例に
とり、説明を行う。
形バイポーラトランジスタ（以下ＨＢＴと略記）２例に
とり、説明を行う。
第２図は、従来のＨＢＴの製造方法の１例をベース電極
引き出し領域を形成する手頃全中心にして、単純化して
示したものである。図Ｃておいて、＋３）は半絶縁性Ｇ
ａ Ａｓ基板、（２）はｎ型Ｇａ Ａｓ層（コレクタ層
）、１３１はｐ型Ｇａ Ａｓ層Ｃベース層）（４）はｎ
型Ａ／ （）ａ ＡＳ 層（エミツタ層）、＋５１ｉ”
ｔエピタキシャル基板、（６）はＳｉ ｏ２ により
形成された仮のエミッタパターン、（３））はｐ型不純
物がイオン注入された領域（ベース電極引き出し＠Ｍ、
）（１渇ケフオトレジスト、Ｃ１０）Ｉ／′ｉエミッタ
電極、αＧはベース電極、（１ηはコレクタ電極である
。
引き出し領域を形成する手頃全中心にして、単純化して
示したものである。図Ｃておいて、＋３）は半絶縁性Ｇ
ａ Ａｓ基板、（２）はｎ型Ｇａ Ａｓ層（コレクタ層
）、１３１はｐ型Ｇａ Ａｓ層Ｃベース層）（４）はｎ
型Ａ／ （）ａ ＡＳ 層（エミツタ層）、＋５１ｉ”
ｔエピタキシャル基板、（６）はＳｉ ｏ２ により
形成された仮のエミッタパターン、（３））はｐ型不純
物がイオン注入された領域（ベース電極引き出し＠Ｍ、
）（１渇ケフオトレジスト、Ｃ１０）Ｉ／′ｉエミッタ
電極、αＧはベース電極、（１ηはコレクタ電極である
。
次に製造プロセスについて説明する。捷ず、半絶縁性（
）ａ Ａ８基板Ｈ１上に、ｎ型（）ａ Ａｓ層（２）、
ｐ型Ｑａ Ａｓ層１３）、ｎ ９ ＡＩ Ｇａ Ａｓ層
ｔｎ ｋ Ｅｉ長させることＯてより作られたエピタキ
シャル基板（５）上のエミッタ電極を形成しようとする
部分Ｋ 、Ｓｌ ０２でできた仮のエミッタパターン（
６）全形成する。
）ａ Ａ８基板Ｈ１上に、ｎ型（）ａ Ａｓ層（２）、
ｐ型Ｑａ Ａｓ層１３）、ｎ ９ ＡＩ Ｇａ Ａｓ層
ｔｎ ｋ Ｅｉ長させることＯてより作られたエピタキ
シャル基板（５）上のエミッタ電極を形成しようとする
部分Ｋ 、Ｓｌ ０２でできた仮のエミッタパターン（
６）全形成する。
次に、仮のエミッタパターン（６）とフォトレジスト（
１２）を注入マスクとし、て’Ｗ４ 、 Ｂｅ など
のｐ型不純物フイオン注入し、熱処理することＫより、
ベース電極引き出し領域１ｎｉを形成する。しかる後に
、昭和６０年度電子通信学会半導体・材料部門全国大会
講演論文ｆｌＰ２−＋４に示された方法で仮のエミッタ
パターン（６）を、エミッタ電極（Ｉ５）に置き換える
ことにより、ベース電極引き出し領域；、Ｉｌｌとエミ
ッタ電ｔセ０５）とを自己整合的に形成する。
１２）を注入マスクとし、て’Ｗ４ 、 Ｂｅ など
のｐ型不純物フイオン注入し、熱処理することＫより、
ベース電極引き出し領域１ｎｉを形成する。しかる後に
、昭和６０年度電子通信学会半導体・材料部門全国大会
講演論文ｆｌＰ２−＋４に示された方法で仮のエミッタ
パターン（６）を、エミッタ電極（Ｉ５）に置き換える
ことにより、ベース電極引き出し領域；、Ｉｌｌとエミ
ッタ電ｔセ０５）とを自己整合的に形成する。
すなわち、第２図ｊＣ１のレジスト１２）を除去した後
全面にレジストを塗布すると、Ｓｉ ０２）６＋のみ他
の部分より薄くなるのでレジストの全面エツチングを行
うと、Ｓｉ ０２）６１ ’ｘ露出させ他の部分にレジ
ストを戊すことができる。
全面にレジストを塗布すると、Ｓｉ ０２）６＋のみ他
の部分より薄くなるのでレジストの全面エツチングを行
うと、Ｓｉ ０２）６１ ’ｘ露出させ他の部分にレジ
ストを戊すことができる。
一旦ｓ１ｏ 、＋６１ ｆ除去しエミッタ電極用となる
材料の膜全全面に形成し前記レジストを除去するリフト
オフ法によりエミッタ電ｆ＆（１５１を得る。
材料の膜全全面に形成し前記レジストを除去するリフト
オフ法によりエミッタ電ｆ＆（１５１を得る。
次シて、エピタキシャル基板（６）のメサエッチングと
蒸着・リフトオフ等によるコレクタ電極で１力、ベース
電ｉ＋１６１の形成を行い、ＨＢＴ構造を作る。
蒸着・リフトオフ等によるコレクタ電極で１力、ベース
電ｉ＋１６１の形成を行い、ＨＢＴ構造を作る。
従来のＨＢＴの製造方法は、以上のように、ｐ型ベース
電極引き出し領域がｎ型エミツタ層と、かなりの面積で
接するため、ｐｎ接合容量による寄生容量が大きく、高
周波特性の改善が困難であるという問題点があった。
電極引き出し領域がｎ型エミツタ層と、かなりの面積で
接するため、ｐｎ接合容量による寄生容量が大きく、高
周波特性の改善が困難であるという問題点があった。
この発明は、上記のような問題点を解消するためＫなさ
れたもので、ｐｎ接合容量による寄生容量＋を減できる
バイポーラトランジスタとその製造方法を得ることを目
的とする。
れたもので、ｐｎ接合容量による寄生容量＋を減できる
バイポーラトランジスタとその製造方法を得ることを目
的とする。
この発明に係るバイポーラトランジスタとその製造方法
は、ベース電極引き出し領域と、エミッタ領域とを自己
整合的に形成するとともに、ベース電極引き出し領域と
エミツタ層間に、半絶縁性領域を形成するようにしたも
のである。
は、ベース電極引き出し領域と、エミッタ領域とを自己
整合的に形成するとともに、ベース電極引き出し領域と
エミツタ層間に、半絶縁性領域を形成するようにしたも
のである。
この発明においては、ベース電極引き出し領域とエミッ
タ領域とが自己整合的に形成されることにより、ベース
抵抗の低減がなされ、またベース電極引き出し領域とエ
ミッタ領域間に、半絶縁け領域が形成されることにより
、ｐｎ接合による寄生容量を低減する。
タ領域とが自己整合的に形成されることにより、ベース
抵抗の低減がなされ、またベース電極引き出し領域とエ
ミッタ領域間に、半絶縁け領域が形成されることにより
、ｐｎ接合による寄生容量を低減する。
以下、この発明の一実施例２図について説明する。第１
図において、Ｉｌ＋は半絶縁性Ｇａ Ａｓ基板、（２）
はｎ型ＧａＡｌ１！層（コレクタ層） 、＋３１はｐ型
Ｇａ Ａｓ層Ｃベース層） 、＋４１はｎ型Ａｔ （）
ａ ＡＳ層（エミツタ層） 、＋５１はエピタキシャル
基板、（６）はＳｉｎ。
図において、Ｉｌ＋は半絶縁性Ｇａ Ａｓ基板、（２）
はｎ型ＧａＡｌ１！層（コレクタ層） 、＋３１はｐ型
Ｇａ Ａｓ層Ｃベース層） 、＋４１はｎ型Ａｔ （）
ａ ＡＳ層（エミツタ層） 、＋５１はエピタキシャル
基板、（６）はＳｉｎ。
により形成された仮のエミッタパターン、（力はタング
ステンによりＳｉ ０２上に形成された仮のエミッタパ
ターン、（ＩＩ）ｉベース電極引き出し領域であってこ
＼ではｐ型不純物がイオン注入された領域、ａｚ）ｕフ
オトレジス）、＋１３）Ｈイオン注入である。
ステンによりＳｉ ０２上に形成された仮のエミッタパ
ターン、（ＩＩ）ｉベース電極引き出し領域であってこ
＼ではｐ型不純物がイオン注入された領域、ａｚ）ｕフ
オトレジス）、＋１３）Ｈイオン注入である。
この一実施例での製造プロセスについて説明する。まず
、半絶縁性Ｇａ Ａｓ基板Ｉｌｌ上に、ｎ型ＧａＡ３層
ｉ２）．ｐ型（）ａ Ａｓ層１３１．ｎ型Ａｔ Ｇａ
Ａｓ層（４）を成長させることにより作られたエピタキ
シャル基板（５）上のエミッタ電極を形成する部分に、
５１ｏ２（６１とタングステン（７）により、２層の仮
のエミッタパターンを形成する。
、半絶縁性Ｇａ Ａｓ基板Ｉｌｌ上に、ｎ型ＧａＡ３層
ｉ２）．ｐ型（）ａ Ａｓ層１３１．ｎ型Ａｔ Ｇａ
Ａｓ層（４）を成長させることにより作られたエピタキ
シャル基板（５）上のエミッタ電極を形成する部分に、
５１ｏ２（６１とタングステン（７）により、２層の仮
のエミッタパターンを形成する。
Ｓｉ ０２）６１とタングステ刈７）で形成された仮の
エミッタパターンと、フォトレジスト（１２） ｆ注入
マスクとして、Ｂｅ＋やＭｙ＋などのｐ型不純物をイオ
ン注入し、ｐ型不純物の入った領域（３））を、半絶縁
性領域（９）の上側に形成する。この後熱処理によりイ
オン注入されたｐ型不純物を活性化する。
エミッタパターンと、フォトレジスト（１２） ｆ注入
マスクとして、Ｂｅ＋やＭｙ＋などのｐ型不純物をイオ
ン注入し、ｐ型不純物の入った領域（３））を、半絶縁
性領域（９）の上側に形成する。この後熱処理によりイ
オン注入されたｐ型不純物を活性化する。
次に、Ｓｉ ０ｈｆ６）をタングステン（７）ヲマスク
トシてサイドエツチングし、その後、タングステン（７
）をエツチングにより除去する。次にＳｉｎ、により形
成された仮のエミッタパターン（６）とフォトレジスト
［１４）をマスクとして、ｎ ｆｐ Ａｔ Ｇａ Ａ９
層（４）とｐ型頭域（３））と半絶縁性化する０＋やＢ
＋などを、ｎ型Ａｔ Ｇａ Ａｓ層（４）の適当な深さ
までイオン注入し、半絶縁性領域（１３）を形成する。
トシてサイドエツチングし、その後、タングステン（７
）をエツチングにより除去する。次にＳｉｎ、により形
成された仮のエミッタパターン（６）とフォトレジスト
［１４）をマスクとして、ｎ ｆｐ Ａｔ Ｇａ Ａ９
層（４）とｐ型頭域（３））と半絶縁性化する０＋やＢ
＋などを、ｎ型Ａｔ Ｇａ Ａｓ層（４）の適当な深さ
までイオン注入し、半絶縁性領域（１３）を形成する。
この際、Ｓｉ Ｏ，Ｉ／てより形成された仮のエミッタ
パターン（６）の幅は、サイドエツチングにより、ｐ型
頭域ｄｌｌの間隔よりも狭くなっているため、イオン注
入により、ｎ型Ａｔ Ｇａ Ａａ層１４＋ （！：ｐ
型ＲＸ Ｍ、（＋ｏとの間のｐｎ接合を確実に半絶縁性
化できる。この後、前記従来法と同様の手順で、仮のエ
ミッタパターン（６）を、エミッタ電極（Ｉ５１ｔ／Ｃ
置き換え、その後、エピタキシャル基板＋５１のエツチ
ング、コレクタ電極（Ｉη及びベース電極αＧ形成を行
い、ＨＢＴ構造を作る。
パターン（６）の幅は、サイドエツチングにより、ｐ型
頭域ｄｌｌの間隔よりも狭くなっているため、イオン注
入により、ｎ型Ａｔ Ｇａ Ａａ層１４＋ （！：ｐ
型ＲＸ Ｍ、（＋ｏとの間のｐｎ接合を確実に半絶縁性
化できる。この後、前記従来法と同様の手順で、仮のエ
ミッタパターン（６）を、エミッタ電極（Ｉ５１ｔ／Ｃ
置き換え、その後、エピタキシャル基板＋５１のエツチ
ング、コレクタ電極（Ｉη及びベース電極αＧ形成を行
い、ＨＢＴ構造を作る。
以上のような方法上とることにより、ベース電極引き出
し領域（］ｌ）とエミッタ電極（Ｉ（ト）を自己整合的
に形成でき、ベース抵抗が低減できるとともに、ベース
電極引き出し領域（ＩＩ）とエミツタ層（４）間に半絶
縁性領域０３）が形成され、ｐ型接合による寄生容量も
低減できる。
し領域（］ｌ）とエミッタ電極（Ｉ（ト）を自己整合的
に形成でき、ベース抵抗が低減できるとともに、ベース
電極引き出し領域（ＩＩ）とエミツタ層（４）間に半絶
縁性領域０３）が形成され、ｐ型接合による寄生容量も
低減できる。
なお、上記実施例では、Ｇａ Ａｓ ／ ＡＩ Ｇａ
Ａｓ系のＨＢＴＯ例を示したが、その他の半導体を用い
たＨＢＴに対しても、大発明は適用でき、上記実施例と
同様の効果を奏する。
Ａｓ系のＨＢＴＯ例を示したが、その他の半導体を用い
たＨＢＴに対しても、大発明は適用でき、上記実施例と
同様の効果を奏する。
また上記実施例では、第１図ｔｅ＋において、イオン注
入ドーズ量が充分大で、引き出し領域（３））内にも半
絶縁性領域θ３）が形成される場合について述べたが、
ドーズ量を適当に選ぶと第３図の如く、領域０３１（ｒ
エミッタ領域内にのみ作ることができる。
入ドーズ量が充分大で、引き出し領域（３））内にも半
絶縁性領域θ３）が形成される場合について述べたが、
ドーズ量を適当に選ぶと第３図の如く、領域０３１（ｒ
エミッタ領域内にのみ作ることができる。
捷た上記実施例では半絶縁性領域をベース電極引き出し
領域に対し自己整合で形成する場合について述べたがこ
の方法によらなくともよｒ。
領域に対し自己整合で形成する場合について述べたがこ
の方法によらなくともよｒ。
また上記実施例では、エミッタ電極を工三ツタ領域に対
し自己整合で形成する場合について述べたが、自己整合
で形成する必要はない。
し自己整合で形成する場合について述べたが、自己整合
で形成する必要はない。
以上のように、この発明によれば、ベース電極引き出し
領域とエミッタ頭載間に、半絶縁性領域を設けたので、
寄生容量を低減でき、高周波特性を改善できるという効
果がある。
領域とエミッタ頭載間に、半絶縁性領域を設けたので、
寄生容量を低減でき、高周波特性を改善できるという効
果がある。
第１（ａ１〜（ｙ）図は、この発明の一実施例の製造方
法を示す一連の断面図、第２図は、従来のバイポーラト
ランジスタの製造方法を示す一連の断面図、第３図は偵
の実施例を示す断面図である。 ３））は基板、ｉ２） ′ｒｉｎ型ＧａＡａ 、Ｑ （
コレクタ警〕、（２ａ）はコレクタ電極、（３１ばｐ
ｆＪｑ Ｇａ Ａｓ層、（３ａ）ｆベース領域、（４）
はｎ 型ＡＩ Ｇａ Ａｓ層、（４ａ）はエミッタ頭載
、（６）は活性頭載規定パターン、（７）はタングステ
ン膜、（９）は半絶縁性領域、ｊｌｌ）はベース電極引
き出し領域、（１３）は半絶縁性領域、０ωはエミッタ
電極１、ｌＯはベース電極、ｉ＋７１ｉコレクク電極で
ある。 なお、図中、同一符号は「川−１又はｆ目当部分を示す
。
法を示す一連の断面図、第２図は、従来のバイポーラト
ランジスタの製造方法を示す一連の断面図、第３図は偵
の実施例を示す断面図である。 ３））は基板、ｉ２） ′ｒｉｎ型ＧａＡａ 、Ｑ （
コレクタ警〕、（２ａ）はコレクタ電極、（３１ばｐ
ｆＪｑ Ｇａ Ａｓ層、（３ａ）ｆベース領域、（４）
はｎ 型ＡＩ Ｇａ Ａｓ層、（４ａ）はエミッタ頭載
、（６）は活性頭載規定パターン、（７）はタングステ
ン膜、（９）は半絶縁性領域、ｊｌｌ）はベース電極引
き出し領域、（１３）は半絶縁性領域、０ωはエミッタ
電極１、ｌＯはベース電極、ｉ＋７１ｉコレクク電極で
ある。 なお、図中、同一符号は「川−１又はｆ目当部分を示す
。
Claims (4)
- （１）基板表面上に順次重ねて設けられ中央が残りの二
者に対し逆の導電型であるいずれも化合物半導体からな
るコレクタ、ベース、およびエミッタ各領域と、 前記コレクタ領域上に設けられ、前記ベー ス領域の側面には直接、前記エミッタ領域の側面には化
合物半導体からなる半絶縁性領域を介してそれぞれ接す
るようにされた、前記ベース領域と同一導電型の化合物
半導体からなるベース電極引き出し領域と 前記コレクタ、前記エミッタ、およびベー ス電極引き出し各領域上にそれぞれ設けられたコレクタ
、エミッタおよびベース各電極とを 備えたバイポーラトランジスタ。 - （２）いずれの領域もIIIＶ族化合物半導体で構成され
、半絶縁性領域がボロン、酸素のいずれか一方もしくは
両者を添加されることにより半絶縁性化されていること
を特徴とする特許請求の範囲第１項記載のバイポーラト
ランジスタ。 - （３）基板表面上に交互に逆の導電型となるいずれも化
合物半導体からなる第１、第２および第３の半導体層を
順に形成する工程と 前記第３の半導体層上に活性領域規定パタ ーンを形成する工程と 前記パターンをマスクに前記第２の半導体 層と同一導電型の拡散層を前記第３の半導体層の表面か
ら前記第１の半導体層の上層部分まで形成する拡散工程
と 前記パターン直下の前記第２、第３の半導 体層をそれぞれベース領域、エミッタ領域、前記第１の
半導体層の残部をコレクタ領域、前記拡散層をベース電
極引き出し領域とすると、前記エミッタ領域と前記引き
出し領域の境界を含む両者の表面から内部に向け化合物
半導体を半絶縁性化する不純物イオンを 注入することにより、半絶縁性領域を前記エミッタ領域
と前記引き出し領域との間に形成する工程とを 備えたバイポーラトランジスタの製造方法。 - （４）拡散工程直後の拡散層と第３の半導体層残部の境
界面から、半絶縁性領域とエミッタ領域の境界面が自己
整合により、一定距離、隔て設けることを特徴とする特
許請求の範囲第３項記載のバイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19973086A JPS6354767A (ja) | 1986-08-25 | 1986-08-25 | バイポ−ラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19973086A JPS6354767A (ja) | 1986-08-25 | 1986-08-25 | バイポ−ラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354767A true JPS6354767A (ja) | 1988-03-09 |
Family
ID=16412664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19973086A Pending JPS6354767A (ja) | 1986-08-25 | 1986-08-25 | バイポ−ラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6354767A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480322A (ja) * | 1990-07-20 | 1992-03-13 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
| JPH04131326A (ja) * | 1990-09-21 | 1992-05-06 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
| US5411808A (en) * | 1992-02-13 | 1995-05-02 | Nippon Steel Corporation | Oriented electrical steel sheet having low core loss and method of manufacturing same |
| KR20170091676A (ko) | 2014-12-24 | 2017-08-09 | 제이에프이 스틸 가부시키가이샤 | 방향성 전기 강판 및 그 제조 방법 |
-
1986
- 1986-08-25 JP JP19973086A patent/JPS6354767A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480322A (ja) * | 1990-07-20 | 1992-03-13 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
| JPH04131326A (ja) * | 1990-09-21 | 1992-05-06 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
| JPH0730410B2 (ja) * | 1990-09-21 | 1995-04-05 | 新日本製鐵株式会社 | 低鉄損一方向性珪素鋼板の製造方法 |
| US5411808A (en) * | 1992-02-13 | 1995-05-02 | Nippon Steel Corporation | Oriented electrical steel sheet having low core loss and method of manufacturing same |
| US5679177A (en) * | 1992-02-13 | 1997-10-21 | Nippon Steel Corporation | Oriented electrical steel sheet having low core loss and method of manufacturing same |
| US5753051A (en) * | 1992-02-13 | 1998-05-19 | Nippon Steel Corporation | Oriented electrical steel sheet having low core loss and method of manufacturing same |
| KR20170091676A (ko) | 2014-12-24 | 2017-08-09 | 제이에프이 스틸 가부시키가이샤 | 방향성 전기 강판 및 그 제조 방법 |
| US10626474B2 (en) | 2014-12-24 | 2020-04-21 | Jfe Steel Corporation | Grain-oriented electrical steel sheet and method of manufacturing same |
| US11174526B2 (en) | 2014-12-24 | 2021-11-16 | Jfe Steel Corporation | Grain-oriented electrical steel sheet and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH0458703B2 (ja) | ||
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS607771A (ja) | 半導体装置 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPH0452627B2 (ja) | ||
| JPH06101450B2 (ja) | 半導体装置の製造方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6353971A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01124258A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JP2002124522A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0638425B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0620073B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH01225169A (ja) | Ｍｅｓｆｅｔの製造方法 | |
| JPS62216360A (ja) | ヘテロ接合半導体装置の製造方法 |