JPS6378571A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS6378571A JPS6378571A JP22336886A JP22336886A JPS6378571A JP S6378571 A JPS6378571 A JP S6378571A JP 22336886 A JP22336886 A JP 22336886A JP 22336886 A JP22336886 A JP 22336886A JP S6378571 A JPS6378571 A JP S6378571A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- collector
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 17
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000003296 saliva Anatomy 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、化合物半導体で構成するバイポーラトラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
以下、ＧａＡｓ／Ａ／ＧａＡｓ系ＨＥＴ（ヘテロ接合バ
イポーラトランジスタの略称）２例にと９、説明に行う
。
イポーラトランジスタの略称）２例にと９、説明に行う
。
第２図は、従来のＨＢＴｇ造方法のｌｆ！Ａｌｔ−１外
部ベース領域を形成する手頃全中心にして、単純化して
示したものである。図において、（ｌ）は半絶縁性Ｇａ
ＡＪ板、（２１はｎ型ＧａＡｓ層、（５）ハル型ＧａＡ
ｓ層ＣベースＭ ） 、＋ｓ＋はｎ型Ａ／ＧａＡｓ ｌ
ｊ（エミツタ層）、ｔ７＋はエピタキシャル基板、（８
）は８１０１により形成された仮のエミッタパターン、
（９）はフォトレジスト、ｔ＋０１はｐ型不純物がイオ
ン注入された＠域（外部ベース領域）、（＋１はエミッ
タ電極、（ｌ匂はベース電極、 Ｑ３１にコレクタ電極
である。
部ベース領域を形成する手頃全中心にして、単純化して
示したものである。図において、（ｌ）は半絶縁性Ｇａ
ＡＪ板、（２１はｎ型ＧａＡｓ層、（５）ハル型ＧａＡ
ｓ層ＣベースＭ ） 、＋ｓ＋はｎ型Ａ／ＧａＡｓ ｌ
ｊ（エミツタ層）、ｔ７＋はエピタキシャル基板、（８
）は８１０１により形成された仮のエミッタパターン、
（９）はフォトレジスト、ｔ＋０１はｐ型不純物がイオ
ン注入された＠域（外部ベース領域）、（＋１はエミッ
タ電極、（ｌ匂はベース電極、 Ｑ３１にコレクタ電極
である。
次ＶＣ製造プロセスについて説明する。まず、半絶縁性
ＧａＡｓ基板ｉ基板上ｌｌ上型ＧａＡｓ層（２）、ｐ型
ＧａＡｓ層（６）、ｎ型ＡｌＧａＡｓ層（６１全成長さ
せることによシ作られたエピタキシャル基板（７１上の
、エミッタ電極を形成しようとする部分に、５１ｏｓで
できた仮のエミッタパターン（８）を形成する。
ＧａＡｓ基板ｉ基板上ｌｌ上型ＧａＡｓ層（２）、ｐ型
ＧａＡｓ層（６）、ｎ型ＡｌＧａＡｓ層（６１全成長さ
せることによシ作られたエピタキシャル基板（７１上の
、エミッタ電極を形成しようとする部分に、５１ｏｓで
できた仮のエミッタパターン（８）を形成する。
次に、仮のエミッタパターン（８）とフォトレジスト（
９）を注入マスクとして、Ｍｙ＋ 、 Ｂ６＋などのｐ
型不純物をインオ注入し、熱処理することにより、外部
ベース領域１０１ ’に形成する。しかる後に、昭和ｆ
ＩＯ年度電子通信学会半導体・材料部門全国大会講演論
文集ｐ２−１４に示されたような方法で、仮のエミッタ
パターン＋８１ ’ｋ 、エミッタ電−極（１１）に置
き換えることにより、外部ベース領域（ｌＯ）とエミッ
タ電極（１１）とを自己整合的に形成する。
９）を注入マスクとして、Ｍｙ＋ 、 Ｂ６＋などのｐ
型不純物をインオ注入し、熱処理することにより、外部
ベース領域１０１ ’に形成する。しかる後に、昭和ｆ
ＩＯ年度電子通信学会半導体・材料部門全国大会講演論
文集ｐ２−１４に示されたような方法で、仮のエミッタ
パターン＋８１ ’ｋ 、エミッタ電−極（１１）に置
き換えることにより、外部ベース領域（ｌＯ）とエミッ
タ電極（１１）とを自己整合的に形成する。
次に、エピタキシャル基板（７）のメサエッチングと、
蒸着・リフトオフ等によるコレクタ電極０３）、ベース
電極ｔ１２１の形成を行い、ＨＢＴ構造を作る。
蒸着・リフトオフ等によるコレクタ電極０３）、ベース
電極ｔ１２１の形成を行い、ＨＢＴ構造を作る。
従来のＨＢＴの製造方法では、以上のようにｐ型外部ベ
ース領域がｎ型コレクタ層と、かなりの面積で接するだ
め、外部ベース領域とコレクタ層間のｐｎ接合容量によ
る寄生容量が大きく、高周波特性の改善が困難であると
いう問題点があった。
ース領域がｎ型コレクタ層と、かなりの面積で接するだ
め、外部ベース領域とコレクタ層間のｐｎ接合容量によ
る寄生容量が大きく、高周波特性の改善が困難であると
いう問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ｐｎ接合容ｆＶＣよる寄生容量ｔｔ減でき
るバイポーラトランジスタの製造方法？得ることを目的
とする。
れたもので、ｐｎ接合容ｆＶＣよる寄生容量ｔｔ減でき
るバイポーラトランジスタの製造方法？得ることを目的
とする。
この発明ＶＣ係るＨＢＴの製造方法では、外部ベース領
域とコレクタ層間に、アンドープ高抵抗層を形成するよ
うにしたものである。
域とコレクタ層間に、アンドープ高抵抗層を形成するよ
うにしたものである。
この発明においてに、外部ベース領域と外部コレクタ領
域間に、形成された分難＠域が接合容量を軽減する。
域間に、形成された分難＠域が接合容量を軽減する。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は基板であってこの実施例では半絶
縁性ＧａＡｓ基板、（２）は第１の導電形の化合物半導
体からなる第１層であってこの実施例ではｎ型Ｇ ａＡ
ａ層、（３１は半絶縁性の化合物半導体の第２層であっ
てこの実施例ではアンドープ高抵抗ＧａＡｓ層、（４）
はコレクタ領域であってこの実施例ではイオン注入など
により形成されたｎ型ＧａＡａ領域、（６）は第２の導
電形の化合物半導体からなる第２層であってこの実施例
ではｐ型ＧａＡｓ層、（６）は第１の導電形の化合物半
導体からなる′第４層であってこの実施例でｌ−ｉ、ｎ
型ＡｌＧａＡｓ層、（８）は活性領域規定パターンであ
ってこの実施例ではＳ１０鵞により形成された仮のエミ
ッタパターン、（９１ｉ−１フオトレジスト、（１０１
はｐ型不純物がイオン注入された外部ベース領域、（＋
ｉ）はエミッタ電極、ｕ２）はベース電極、０（８）は
コレクタ電極である。
図において、（１）は基板であってこの実施例では半絶
縁性ＧａＡｓ基板、（２）は第１の導電形の化合物半導
体からなる第１層であってこの実施例ではｎ型Ｇ ａＡ
ａ層、（３１は半絶縁性の化合物半導体の第２層であっ
てこの実施例ではアンドープ高抵抗ＧａＡｓ層、（４）
はコレクタ領域であってこの実施例ではイオン注入など
により形成されたｎ型ＧａＡａ領域、（６）は第２の導
電形の化合物半導体からなる第２層であってこの実施例
ではｐ型ＧａＡｓ層、（６）は第１の導電形の化合物半
導体からなる′第４層であってこの実施例でｌ−ｉ、ｎ
型ＡｌＧａＡｓ層、（８）は活性領域規定パターンであ
ってこの実施例ではＳ１０鵞により形成された仮のエミ
ッタパターン、（９１ｉ−１フオトレジスト、（１０１
はｐ型不純物がイオン注入された外部ベース領域、（＋
ｉ）はエミッタ電極、ｕ２）はベース電極、０（８）は
コレクタ電極である。
この一実施例での製造プロセスについて説明する。甘ず
、半絶縁性（）ａＡａ基板１１）上に、ｎ型ＧａＡｓ層
（２）、アンドープ高抵抗ＧａＡｓ層（３）ヲ、順次エ
ピタキシャル成長させ、この後、アンドープ高抵抗層（
３１のコレクタとなるべき部分に選択イオン注入と熱処
理により、ｎ型ＧａＡｓ ＠域（４１を、ｎ型Ｇ ａ
Ａ ｓ層＋２１ Ｋ到達する程度の深さで形成する。さ
らに、これらのエピタキシャル層上に、ｐ型ＧａＡａ
ｌＡ １５１、ｎ ９ ＡｒＧａＡｓ 層＋ｓｌ ２
順次エピタキシャル成長させ、エピタキシャル基板（力
を作る。次に、このエピタキシャル基板（７）上のエミ
ッタ電極を形成する部分に、５ｉｎ１（８１により仮の
エミッタパターンケ形成する。この後、５１０３（８）
により１杉収された仮のエミッタパターンとフォトレジ
スト（９１ヲ注入マスクとして、Ｂｓ中やＭ２＋などの
ｐ型不純物？イオン注入し、ｐ型不純物の入った）Ａ域
（］０）を、アンドープ１唾抵抗層（３）の途中の深さ
まで形成する。この後、熱処理により、イオン注入され
たｐ型不純物を活性化し、さらに、前記従来法と同様の
手順で、仮のエミッタパターン（８）をエミッタ電極ｉ
ｉｘ＋に置き換え、その後、エピタキシャル基板（力の
エツチング、コレクタ電極０４及びベース電極Ｌｌ鋤形
成全行い、ＨＢＴ構造を作る。
、半絶縁性（）ａＡａ基板１１）上に、ｎ型ＧａＡｓ層
（２）、アンドープ高抵抗ＧａＡｓ層（３）ヲ、順次エ
ピタキシャル成長させ、この後、アンドープ高抵抗層（
３１のコレクタとなるべき部分に選択イオン注入と熱処
理により、ｎ型ＧａＡｓ ＠域（４１を、ｎ型Ｇ ａ
Ａ ｓ層＋２１ Ｋ到達する程度の深さで形成する。さ
らに、これらのエピタキシャル層上に、ｐ型ＧａＡａ
ｌＡ １５１、ｎ ９ ＡｒＧａＡｓ 層＋ｓｌ ２
順次エピタキシャル成長させ、エピタキシャル基板（力
を作る。次に、このエピタキシャル基板（７）上のエミ
ッタ電極を形成する部分に、５ｉｎ１（８１により仮の
エミッタパターンケ形成する。この後、５１０３（８）
により１杉収された仮のエミッタパターンとフォトレジ
スト（９１ヲ注入マスクとして、Ｂｓ中やＭ２＋などの
ｐ型不純物？イオン注入し、ｐ型不純物の入った）Ａ域
（］０）を、アンドープ１唾抵抗層（３）の途中の深さ
まで形成する。この後、熱処理により、イオン注入され
たｐ型不純物を活性化し、さらに、前記従来法と同様の
手順で、仮のエミッタパターン（８）をエミッタ電極ｉ
ｉｘ＋に置き換え、その後、エピタキシャル基板（力の
エツチング、コレクタ電極０４及びベース電極Ｌｌ鋤形
成全行い、ＨＢＴ構造を作る。
以上のような方法をとることにより、外部ベース領域（
１０）とエミッタ電極ＬＬｌ） ｋ自己整合的に形成で
き、ベース抵抗が低減できるとともに、外部ベース領域
（ｌＯ）とコレクタ層（２）間にアンドープ高抵抗層が
形成され、ｐｎ接合による寄生容量も低減できる。
１０）とエミッタ電極ＬＬｌ） ｋ自己整合的に形成で
き、ベース抵抗が低減できるとともに、外部ベース領域
（ｌＯ）とコレクタ層（２）間にアンドープ高抵抗層が
形成され、ｐｎ接合による寄生容量も低減できる。
なお、上記実施例では、ＧａＡｓ／ＡｌＧａＡｓ系のＨ
ＢＴＯ例を示したが、その池の半導体を用いたＨＢ’ｌ
’に対しても、本発明は適用でき、上記実施例と同様の
効果を奏する。
ＢＴＯ例を示したが、その池の半導体を用いたＨＢ’ｌ
’に対しても、本発明は適用でき、上記実施例と同様の
効果を奏する。
以上のように、この発明によれば、外部ベース領域と外
部コレクタ領域間に、分離領Ｖ、’を設けて高周波特性
を改善したバイポーラトランジスタが得られる効果があ
る。
部コレクタ領域間に、分離領Ｖ、’を設けて高周波特性
を改善したバイポーラトランジスタが得られる効果があ
る。
第１図（ａｌ〜ｉｙｌは、この発明の一実施例を示す一
連の断面図、第２図ｔａｌ〜ｔｅｌは、従来のバイポー
ラトランジスタの製造方法？示す一連の断面図である。 Ｉｌ＋は基板、］２）は第１層、＋３１は第２層、１４
）はコレクタ領域、１５）は＠Ｂ層、１Ｂ）は第４層、
（８）は活性領域規定パターン％ ｔｉｏ＋は外部ベー
ス領域、である。 なお、各図中、同一符号は同一、又は岨当部分を示す。
連の断面図、第２図ｔａｌ〜ｔｅｌは、従来のバイポー
ラトランジスタの製造方法？示す一連の断面図である。 Ｉｌ＋は基板、］２）は第１層、＋３１は第２層、１４
）はコレクタ領域、１５）は＠Ｂ層、１Ｂ）は第４層、
（８）は活性領域規定パターン％ ｔｉｏ＋は外部ベー
ス領域、である。 なお、各図中、同一符号は同一、又は岨当部分を示す。
Claims (1)
- （１）基板表面上に順にそれぞれ第１の導電形の半絶縁
性のいずれも化合物半導体からなる第１、第２層を設け
る工程と、 前記第２層表面の一部からその内部に向け 前記第１層に達すまで不純物を導入し、前記第１の導電
形を有するコレクタ領域を形成する工程と 前記コレクタ領域と前記第２層表面上に順 に前記第１の導電形と逆の第２の導電形の前記第１のい
ずれも前記化合物半導体からなる第３層、第４層を形成
する工程と 前記コレクタ領域全体をおおうように前記 第４層上に活性領域規定パターンを形成する工程と、 前記パターンをマスクに前記第４層表面か らその内部に向け、前記第２層上層部に達するまで不純
物を導入し、前記第２の導電形の導入層を形成する導入
工程とを 備え、前記パターン直下の前記第３、第４ の層をそれぞれベース領域、エミッタ領域、前記導入領
域、前記第１層をそれぞれ、外部ベース領域、外部コレ
クタ領域、前記第２層を前記両外部領域間の分離領域と
するバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336886A JPS6378571A (ja) | 1986-09-20 | 1986-09-20 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336886A JPS6378571A (ja) | 1986-09-20 | 1986-09-20 | バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6378571A true JPS6378571A (ja) | 1988-04-08 |
Family
ID=16797048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22336886A Pending JPS6378571A (ja) | 1986-09-20 | 1986-09-20 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6378571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251660A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH0278226A (ja) * | 1988-09-13 | 1990-03-19 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
-
1986
- 1986-09-20 JP JP22336886A patent/JPS6378571A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251660A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH0278226A (ja) * | 1988-09-13 | 1990-03-19 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH0458703B2 (ja) | ||
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPS607771A (ja) | 半導体装置 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0513427A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPS6353971A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH07211729A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| KR960000384B1 (ko) | 에미터 재성장을 이용한 hbt소자의 제조방법 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63156358A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPH07245316A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2002124522A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH06268158A (ja) | 混成集積回路装置及びその製造方法 | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ |