JPS63156358A - バイポ−ラ化合物半導体装置の製造方法 - Google Patents
バイポ−ラ化合物半導体装置の製造方法Info
- Publication number
- JPS63156358A JPS63156358A JP30451186A JP30451186A JPS63156358A JP S63156358 A JPS63156358 A JP S63156358A JP 30451186 A JP30451186 A JP 30451186A JP 30451186 A JP30451186 A JP 30451186A JP S63156358 A JPS63156358 A JP S63156358A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- groove
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 150000001875 compounds Chemical class 0.000 title claims description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 239000010931 gold Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 101100340271 Caenorhabditis elegans ida-1 gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、バイポーラ化合物半導体装置の製造方法に
かかり、 ベース層上のエミッタ領域等とベース電極を配設する領
域との間にベース電極のコンタクト面より深い溝を形成
し、ベース電極を配設する領域及び該溝にイオン注入を
行って外部ベース領域を形成することにより、 ベース抵抗、コレクタ容量等を改善して、遮断周波数等
の特性を向上するものである。
かかり、 ベース層上のエミッタ領域等とベース電極を配設する領
域との間にベース電極のコンタクト面より深い溝を形成
し、ベース電極を配設する領域及び該溝にイオン注入を
行って外部ベース領域を形成することにより、 ベース抵抗、コレクタ容量等を改善して、遮断周波数等
の特性を向上するものである。
本発明はバイポーラ化合物半導体装置の製造方法にかか
り、特にベース電極をコンタクトさせる外部ベース領域
の製造方法に関する。
り、特にベース電極をコンタクトさせる外部ベース領域
の製造方法に関する。
砒化ガリウム（ＧａＡｓ） ／砒化アルミニウムガリウ
ム（ＡＩＧａＡｓ）等のへテロ接合を備える化合物半導
体装置が種々開発されている中で、ヘテロ接合バイポー
ラトランジスタ（）ｆＢＴ）は電流駆動能力が大きい高
速デバイスとして、その期待される高性能を発揮する製
造方法の改善が要望されている。
ム（ＡＩＧａＡｓ）等のへテロ接合を備える化合物半導
体装置が種々開発されている中で、ヘテロ接合バイポー
ラトランジスタ（）ｆＢＴ）は電流駆動能力が大きい高
速デバイスとして、その期待される高性能を発揮する製
造方法の改善が要望されている。
ＨＢＴの従来例の模式側断面図を第２図（ａｌに示す。
同図において、２１は半絶縁性ＧａＡｓ基板、２２はヤ
型ＧａＡｓサブコレクタ層、２３はｎ型ＧａＡｓコレク
タ層、２４はダ型ＧａＡｓベース層、２５はｎ型ＡｌＧ
ａＡｓエミッタ層、２６はｎ型ＧａＡｓエミッタキャッ
プ層、２７は♂型ＧａＡｓエミッタキャップ層、２８は
ｐ＋梨型外ベース領域、３０はエミッタ電極、３１はベ
ース電極、３２はコレクタ電極である。
型ＧａＡｓサブコレクタ層、２３はｎ型ＧａＡｓコレク
タ層、２４はダ型ＧａＡｓベース層、２５はｎ型ＡｌＧ
ａＡｓエミッタ層、２６はｎ型ＧａＡｓエミッタキャッ
プ層、２７は♂型ＧａＡｓエミッタキャップ層、２８は
ｐ＋梨型外ベース領域、３０はエミッタ電極、３１はベ
ース電極、３２はコレクタ電極である。
ＨＢＴでは一般にベースＮ２４の成長厚さでベース厚が
定まり、分子線エピタキシャル成長（ＭＢＥ）法や有機
金属熱分解気相成長（ＭＯ−ＣＶＤ）法等により極薄い
ベース層を精度良く成長することが可能になったために
、極めて短いベース走行時間が実現できる。
定まり、分子線エピタキシャル成長（ＭＢＥ）法や有機
金属熱分解気相成長（ＭＯ−ＣＶＤ）法等により極薄い
ベース層を精度良く成長することが可能になったために
、極めて短いベース走行時間が実現できる。
しかしながら、この例えば１１００ｎ程度の薄いベース
層２４にベース電極３１を設けることは困難であり、更
にエミッタ領域の端からベース電極３１までの外部ベー
ス抵抗の低減が必要であるために、イオン注入法によっ
てエミッタ領域の周囲にｐ＋梨型外ベース領域２８を形
成し、ここにベース電極３１を設けてトランジスタ素子
を構成している。
層２４にベース電極３１を設けることは困難であり、更
にエミッタ領域の端からベース電極３１までの外部ベー
ス抵抗の低減が必要であるために、イオン注入法によっ
てエミッタ領域の周囲にｐ＋梨型外ベース領域２８を形
成し、ここにベース電極３１を設けてトランジスタ素子
を構成している。
ｐ＋型外郊外部ベース領域のベース電極３１コンタクト
面は、通常第２図（ｂ）に詳細に示す如く、酸化し易く
バンドギャップが大きいＡｌＧａＡｓ層２５を避けてＧ
ａＡｓキャップ層２６としコンタクト抵抗の低減を計っ
ている。
面は、通常第２図（ｂ）に詳細に示す如く、酸化し易く
バンドギャップが大きいＡｌＧａＡｓ層２５を避けてＧ
ａＡｓキャップ層２６としコンタクト抵抗の低減を計っ
ている。
しかしながらこの構造では、ＧａＡｓキャップ層２６内
に形成されるｐｎ接合によってエミッタ注入効率が低下
することを防止するために、図（ｂｌに示す如（ＧａＡ
ｓキャップ層２６をエツチング等により分離することが
必要となる。なおこのエツチングでは、図示の如く横方
向に拡散したｐ＋型領領域エミッタ側に残り、内部でこ
れが外部ベース領域２８につながる危険性がある このエツチングした部分では外部ベース領域２８が薄く
なり、ベース直列抵抗が増加して例えば遮断周波数或い
はゲート遅延時間等の特性を低下させる要因となってい
る。この外部ベース抵抗の増加に対処し、またｐ＋＋Ｇ
ａＡｓベース層２４の深さにおけるｐ＋梨型外ベース領
域２８の不純物濃度を高めるために、注入エネルギーを
大きくして注入深さを増せば、面積の広いｐ＋梨型外部
−ス領域２８全体がイ型ＧａＡｓサブコレクタ層２２に
接近して、外部ベース領域２８によるコレクタ容量が増
大する結果となる。
に形成されるｐｎ接合によってエミッタ注入効率が低下
することを防止するために、図（ｂｌに示す如（ＧａＡ
ｓキャップ層２６をエツチング等により分離することが
必要となる。なおこのエツチングでは、図示の如く横方
向に拡散したｐ＋型領領域エミッタ側に残り、内部でこ
れが外部ベース領域２８につながる危険性がある このエツチングした部分では外部ベース領域２８が薄く
なり、ベース直列抵抗が増加して例えば遮断周波数或い
はゲート遅延時間等の特性を低下させる要因となってい
る。この外部ベース抵抗の増加に対処し、またｐ＋＋Ｇ
ａＡｓベース層２４の深さにおけるｐ＋梨型外ベース領
域２８の不純物濃度を高めるために、注入エネルギーを
大きくして注入深さを増せば、面積の広いｐ＋梨型外部
−ス領域２８全体がイ型ＧａＡｓサブコレクタ層２２に
接近して、外部ベース領域２８によるコレクタ容量が増
大する結果となる。
前記問題点は、ベース層上のエミッタ又はコレクタ領域
とベース電極を配設する領域との間に該ベース電極のコ
ンタクト面より深い溝を形成し、該ベース電極を配設す
る領域及び該溝にイオン注入を行って外部ベース領域を
形成する本発明によるバイポーラ化合物半導体装置の製
造方法により解決される。
とベース電極を配設する領域との間に該ベース電極のコ
ンタクト面より深い溝を形成し、該ベース電極を配設す
る領域及び該溝にイオン注入を行って外部ベース領域を
形成する本発明によるバイポーラ化合物半導体装置の製
造方法により解決される。
本発明によれば第１図に示す後述の実施例の如（、外部
ベース領域８を形成するイオン注入に先立って、ベース
層４上のエミッタ（又はコレクタ）領域とベース電極１
１を配設する領域との間に、例えば前記従来例に相当す
るＨＢＴではＧａＡｓエミッタキャップ層６を分離する
ように、該ベース電極１１のコンタクト面より深い溝９
を形成して、イオン注入をベース電極１１を配設する領
域からこの溝９までの範囲に行う。
ベース領域８を形成するイオン注入に先立って、ベース
層４上のエミッタ（又はコレクタ）領域とベース電極１
１を配設する領域との間に、例えば前記従来例に相当す
るＨＢＴではＧａＡｓエミッタキャップ層６を分離する
ように、該ベース電極１１のコンタクト面より深い溝９
を形成して、イオン注入をベース電極１１を配設する領
域からこの溝９までの範囲に行う。
この製造方法により、外部ベース領域８が溝９の部分で
も薄くならず、更に外部ベース領域８のベース層４につ
ながる部分が不純物注入プロファイルの高濃度方向にシ
フトするために、ベース抵抗が低くなる。
も薄くならず、更に外部ベース領域８のベース層４につ
ながる部分が不純物注入プロファイルの高濃度方向にシ
フトするために、ベース抵抗が低くなる。
またこの溝９が占める面積は僅少であり、電極コンタク
ト面の下では外部ベース領域８とサブコレクタ層２との
間の距離を従来値以上としてこの間の容量を削減し、遮
断周波数等の高周波特性を向上することも可能である。
ト面の下では外部ベース領域８とサブコレクタ層２との
間の距離を従来値以上としてこの間の容量を削減し、遮
断周波数等の高周波特性を向上することも可能である。
更に上述の如く、外部ベース領域形成をエツチングより
先に行えば横方向に拡散した部分がエミッタ側に残る危
険性があるが、本発明によりこの危険性も解決される。
先に行えば横方向に拡散した部分がエミッタ側に残る危
険性があるが、本発明によりこの危険性も解決される。
以下本発明を第１図（ａ）乃至（８１に工程順模式側断
面図を示す実施例により具体的に説明する。
面図を示す実施例により具体的に説明する。
第１図ｆａ）参照二 半絶縁性ＧａＡｓ基板１上に例え
ばＭＯ−ＣＶＤ法により、イ型ＧａＡｓサブコレクタ層
２、ｎ型ＧａＡｓコレクタ層３、ｐ＋型ＧａＡｓベース
Ｎ４、ｎ型ＡｌＧａＡｓエミツタ層５、ｎ型ＧａＡｓエ
ミッタキャップ層６、ヤ型ＧａＡｓエミッタキャップ層
７を例えば下記の様に順次エピタキシャル成長する。
ばＭＯ−ＣＶＤ法により、イ型ＧａＡｓサブコレクタ層
２、ｎ型ＧａＡｓコレクタ層３、ｐ＋型ＧａＡｓベース
Ｎ４、ｎ型ＡｌＧａＡｓエミツタ層５、ｎ型ＧａＡｓエ
ミッタキャップ層６、ヤ型ＧａＡｓエミッタキャップ層
７を例えば下記の様に順次エピタキシャル成長する。
符号 組成 不純物濃度 厚さくｍ−
ｍ−３ ｎ ＧａＡｓ ｎ−５Ｘ１０１８２
００６ ＧａＡｓ ｎ−２Ｘ １０
” ２００５ Ａｌｏ、３Ｇａｏ、ＪＳ
ｎ−２Ｘ１０′７１５０４ ＧａＡｓ
ｐ−ｌＸｌ０１ｑ１００３ ＧａＡｓ
ｎ−２Ｘ１０” ３００２
ＧａＡｓ ｎ−５Ｘ１０” ３００
この半導体積層構造のエミッタとする領域上に例えば窒
化シリコン（ＳｉＪｔ）からなるマスク１５を設けて、
ベース電極を配設する領域等のｎ型ＧａＡｓエミッタキ
ャップ層６を表出する選択的工・ノチングを行う。
ｍ−３ ｎ ＧａＡｓ ｎ−５Ｘ１０１８２
００６ ＧａＡｓ ｎ−２Ｘ １０
” ２００５ Ａｌｏ、３Ｇａｏ、ＪＳ
ｎ−２Ｘ１０′７１５０４ ＧａＡｓ
ｐ−ｌＸｌ０１ｑ１００３ ＧａＡｓ
ｎ−２Ｘ１０” ３００２
ＧａＡｓ ｎ−５Ｘ１０” ３００
この半導体積層構造のエミッタとする領域上に例えば窒
化シリコン（ＳｉＪｔ）からなるマスク１５を設けて、
ベース電極を配設する領域等のｎ型ＧａＡｓエミッタキ
ャップ層６を表出する選択的工・ノチングを行う。
第１図（ｂｌ参照： 前記マスク１５及びその周囲の幅
Ｗ″−０，８μｍ−０，８μｍ程度た二酸化シリコン（
ＳｉＯ□）等によるマスク１６を設け、例えばＣＣ１’
ｚＦｚ系のガスを用いたりアクティブイオンエツチング
法により、両マスク間の半導体層を少なくともｎ型Ｇａ
Ａｓエミッタキャップ層６が除去されるまでエツチング
し、溝９を形成する。
Ｗ″−０，８μｍ−０，８μｍ程度た二酸化シリコン（
ＳｉＯ□）等によるマスク１６を設け、例えばＣＣ１’
ｚＦｚ系のガスを用いたりアクティブイオンエツチング
法により、両マスク間の半導体層を少なくともｎ型Ｇａ
Ａｓエミッタキャップ層６が除去されるまでエツチング
し、溝９を形成する。
第１図（Ｃ１参照： ＳｉＯ□等によるマスク１７を
設けて、領域８°に例えばベリリウム（Ｂｅ）をエネル
ギ−４０ｋｅＶ程度でドーズ量Ｉ ＸＩＯ”ｃｍ−”程
度にイオン注入する。
設けて、領域８°に例えばベリリウム（Ｂｅ）をエネル
ギ−４０ｋｅＶ程度でドーズ量Ｉ ＸＩＯ”ｃｍ−”程
度にイオン注入する。
第１図（ｄｌ参照： マスク１５．１７を除去して窒化
アルミニウム（ＡＩＮ）膜等で保護し、例えば赤外線照
射等による温度６８０℃、５秒間程度の加熱で活性化し
、ｐ＋梨型外ベース領域８を形成する。
アルミニウム（ＡＩＮ）膜等で保護し、例えば赤外線照
射等による温度６８０℃、５秒間程度の加熱で活性化し
、ｐ＋梨型外ベース領域８を形成する。
第１図（ｅｌ参照： ｎ＋型ＧａＡｓエミッタキャップ
層７上にエミッタ電極１０、選択的エツチングを行った
１型ＧａＡｓサブコレクタ層２上にコレクタ電極１２を
、例えば金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）を用い
て配設し、ｐ＋梨型外ベース領域８のＧａＡｓ層６上に
、例えば金／亜鉛／金（Ａｕ／Ｚｎ／Ａｕ）を用いてベ
ース電極１工を配設する。
層７上にエミッタ電極１０、選択的エツチングを行った
１型ＧａＡｓサブコレクタ層２上にコレクタ電極１２を
、例えば金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）を用い
て配設し、ｐ＋梨型外ベース領域８のＧａＡｓ層６上に
、例えば金／亜鉛／金（Ａｕ／Ｚｎ／Ａｕ）を用いてベ
ース電極１工を配設する。
以上説明した本実施例では遮断周波数例えば約３０ＧＨ
ｚが実現し、相当する第２図［ｂ＞に該当する従来例で
は遮断周波数が約１８ＧＨ２であるのに比較して顕著な
改善が実証された。
ｚが実現し、相当する第２図［ｂ＞に該当する従来例で
は遮断周波数が約１８ＧＨ２であるのに比較して顕著な
改善が実証された。
以上の説明ではエミッタを半導体基体の表面側に配置し
たｎ−ｐ−ｎ形のＩＩＢＴを引例しているが、コレクタ
を半導体基体の表面側に配置した構造、或いはｐ−ｎ−
ｐ形のＨＢＴについても同様に本発明を適用することが
でき、またＧａＡｓ／ＡｌＧａＡｓ系半導体装置に限ら
ず、他の半導体材料、例えばＩｎＧａＡｓ／ＩｎＰ系等
を用いた半導体装置についても同様に本発明の効果が得
られる。
たｎ−ｐ−ｎ形のＩＩＢＴを引例しているが、コレクタ
を半導体基体の表面側に配置した構造、或いはｐ−ｎ−
ｐ形のＨＢＴについても同様に本発明を適用することが
でき、またＧａＡｓ／ＡｌＧａＡｓ系半導体装置に限ら
ず、他の半導体材料、例えばＩｎＧａＡｓ／ＩｎＰ系等
を用いた半導体装置についても同様に本発明の効果が得
られる。
以上説明した如く本発明によれば、バイポーラ化合物半
導体装置のベース抵抗、コレクタ容量等が改善され、遮
断周波数或いはゲート遅延時間等の特性が向上して、期
待される実用化の推進に大きい効果が得られる。
導体装置のベース抵抗、コレクタ容量等が改善され、遮
断周波数或いはゲート遅延時間等の特性が向上して、期
待される実用化の推進に大きい効果が得られる。
第１図は本発明の実施例の工程順模式側断面図、第２図
は従来例の模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はヤ型ＧａＡｓサブコレクタ層、 ３はｎ型ＧａＡｓコレクタ層、 ４はｐ＋型ＧａＡｓベース層、 ５はｎ型ＡｌＧａＡｓエミッタ層〜 ６はｎ型ＧａＡｓエミッタキャップ層、７は１型ＧａＡ
ｓエミッタキャンプ層、８はｐ＋梨型外ベース領域、 ９は溝、 １０はエミッタ電極、１１は
ベース電極、 １２はコレクタ電極、１５．１６
．１７はマスクを示す。 −−？ノｉド已イダー１の工程ノリ〈き子嚢ｊきＪイ唾
！’ｌ ｍ 面目り陣ηノ汽巳イＰＩ（１’） １耳Ｉ
ＪＩＩ＋Ｉｊきこイｕｉ ｒｓｆｒ ６ ［２］第１０
は従来例の模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はヤ型ＧａＡｓサブコレクタ層、 ３はｎ型ＧａＡｓコレクタ層、 ４はｐ＋型ＧａＡｓベース層、 ５はｎ型ＡｌＧａＡｓエミッタ層〜 ６はｎ型ＧａＡｓエミッタキャップ層、７は１型ＧａＡ
ｓエミッタキャンプ層、８はｐ＋梨型外ベース領域、 ９は溝、 １０はエミッタ電極、１１は
ベース電極、 １２はコレクタ電極、１５．１６
．１７はマスクを示す。 −−？ノｉド已イダー１の工程ノリ〈き子嚢ｊきＪイ唾
！’ｌ ｍ 面目り陣ηノ汽巳イＰＩ（１’） １耳Ｉ
ＪＩＩ＋Ｉｊきこイｕｉ ｒｓｆｒ ６ ［２］第１０
Claims (1)
- ベース層上のエミッタ又はコレクタ領域とベース電極を
配設する領域との間に該ベース電極のコンタクト面より
深い溝を形成し、該ベース電極を配設する領域及び該溝
にイオン注入を行って外部ベース領域を形成することを
特徴とするバイポーラ化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30451186A JPS63156358A (ja) | 1986-12-19 | 1986-12-19 | バイポ−ラ化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30451186A JPS63156358A (ja) | 1986-12-19 | 1986-12-19 | バイポ−ラ化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156358A true JPS63156358A (ja) | 1988-06-29 |
Family
ID=17933915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30451186A Pending JPS63156358A (ja) | 1986-12-19 | 1986-12-19 | バイポ−ラ化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156358A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273353A (ja) * | 1988-04-25 | 1989-11-01 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタの製法 |
| DE4445345A1 (de) * | 1994-12-19 | 1996-06-27 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors |
-
1986
- 1986-12-19 JP JP30451186A patent/JPS63156358A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273353A (ja) * | 1988-04-25 | 1989-11-01 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタの製法 |
| DE4445345A1 (de) * | 1994-12-19 | 1996-06-27 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors |
| DE4445345C2 (de) * | 1994-12-19 | 2001-08-23 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| JPH0458703B2 (ja) | ||
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| JPS63156358A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JPH0452627B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 | |
| JPS63158A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPS62117369A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ |