JPH01241867A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ヘテロ接合バイポーラ１〜ランジスタおよ
びその製造方法に関し、特に熱処理にともなうトランジ
スタ性能の劣化を防止できるようにしたへテロ接合バイ
ポーラ１〜ランジスタおＪ：びその製造方法に関する。

〔従来の技術］ 第３図は従来のへテロ接合バイポーラトランジスタの一
例を示す断面図である。このトランジスタは、昭和６２
年春季応用物理学会講演会予稿集３０ｐ−Ｘ−１０及び
昭和６２年電子情報通信学会総合全国大会予稿集Ｎｏ、
　Ｓ　５−３に示されたものであり、１枚のマスクでエ
ミッタとその電極、ベース電極および」レクタをセルフ
ァラインで形成するようにしている。

このヘテロ接合バイポーラトランジスタにおいては、半
絶縁性基板１上にｎ＋−ＧａＡＳからなるザブコレクタ
層２が形成されている。また、サブコレクタ層２上に、
絶縁領域４ａと、この絶縁領域４　ａに取り囲まれるよ
うにして形成されたｎ−−ＧａＡＳからなる真性コレク
タ領域４ｂが形成されている。さらに、真性」レクタ領
域４ｂおよび絶縁領域４ａ上には、ｐ”　−ＧａＡｓか
らなるベース層５が形成されるとともに、真性コレクタ
領域４ｂに対応するベース層５０表面領域の一部にＮ−
Ａｊ！ＧａＡＳからなるエミッタ層６が形成されている
。さらに、このエミッタ領域６ａ上には、ｎｌ−ＧａＡ
Ｓからなるキャップ領域７ａが形成されている。また、
ベース層５の表面領域のうち絶縁領域４ａに対応する領
域にはベース電極９が形成されるとともに１、キャップ
領１１ｉ７ａの上面側には、真性コレクタ領域４ｂと位
置的に対応してエミッタ電極８が形成されている。なお
、コレクタ電極は従来より周知の方法で形成されるので
、その図示および説明は省略されている。

次に、第３図に示したヘテロ接合バイポーラトランジス
タの製造方法について説明する。第４図は、このトラン
ジスタの製造方法を説明するための図である。

第４図（ａ）に示すように、半絶縁性基板１上にｎ”−
ＧａＡｓのサブコレクタ層２．ｎ−−ＱａＡｓの］レク
タ層４．Ｐ”　−ＧａＡｓのベース１ｉＨ５、Ｎ−Ａｊ
！ＧａＡｓのエミッタ層６およびｎ＋−ＧａＡｓのキャ
ップ層７を、順次にエピタ４：シャル成長させる。

ついで、第４図（ｂ）に示すように、写真製版技術など
によりキャップ層７の表面領域の一部にＳｉ　Ｑｘ層１
０および金属層１１からなるダミーエミッタ２０を形成
する。このダミーエミッタ２０は、コレクタ層４内に形
成しようとする真性コレフタ領域の形成予定領域に対応
する位置に設けられており、ダミーエミッタ２０の幅は
第３図に示されたヘテロ接合バイポーラトランジスタの
コレクタ領域４の幅と同一に設定されている。

そして、ダミーエミッタ２０をマスクとしてキＡ７ツプ
層７およびエミッタ層６の一部をベース層５の表面が露
出する」：うにメサエッチングにより除去して、第４図
（Ｃ）に示すにうに、残されたキャップ層７およびエミ
ッタ層６でキャップ領域７ａおよびエミッタ領１＊６ａ
を形成する。

次に、ダミーエミッタ２０をマスクとしてつ■ハの上方
より酸素イオン４０を］レクタ層４に注入する。その結
果、コレクタ層４内の領域のうち、ダミーエミッタ２０
に対応する領域を除く領域に酸素イオン４０が注入され
て絶縁領域４ａが形成される（第４図（ｄ））。また、
絶縁領域４ａに囲まれたコレクタ層４の領域が真性コレ
クタ領域４ｂとなる。

次に、第４図（ｅ）に示すように、ベース層５およびダ
ミーエミッタ２０上にレジスト１２を塗布する。その後
、ドライエツチングによりダミーエミッタ２ｏの表面が
露出づ−るまでレジスト１２の表層部を除去し、表面が
タミーエミッタ２０の表面と同一平面上に揃えられたレ
ジスト層１２ａを形成する（第４図（ｆ））。

次に、第４図（ｇ）に示ず」；うに、ダミーエミッタ２
０．すなわちＳ　ｉ　Ｏｘ　１０および金属層１１をエ
ツチングにより選択的に除去して、キャップ領域７ａの
上面が露出した凹部１５を形成する。

その後、第４図（ｈ）に示すように、ウェハにその上方
よりエミッタ電極用のＡｕ７ｎ等の電極材料８Ｃを蒸着
させる。そして、リフトオフ法によりレジスト層１２と
レジメ１〜層１２上に形成された電極材料８Ｃを除去す
る（第４図（ｉ））。これにより、キャップ領ｈｉ！７
ａ上に残されｌこ電極材料８Ｇでエミッタ電極の一部と
なる電極層８ａが形成される。この電極層８ａは、真性
コレクタ領域４ｂと位置的に対応する。

次に、第４図（ｊ）に示すように、ウェハ上にその上方
よりベース電極用の電極材料を蒸着する。

これにより、ベース層５の表面領域のうち電極層８ａに
対応する領域を除く領域、言い換えれば絶縁領域４ａに
対応する領域にベース電極９が形成される。また、電極
層８ａ上にベース電極用の電極材料からなる伯の電極層
９ａが形成されて、これら電極層３ａ、９ａによりエミ
ッタ電極８が形成される。

以上の工程により得られた従来のへテロ接合バイポーラ
トランジスタは、メサエッチングにより得られるエミッ
タ領域６ａを含めて、真性コレクタ領域４ｂ、ベース電
極９およびエミッタ電極８が自己整合により形成される
ので、装置の小型化と高速動作を達成することができる
。すなわち、絶縁領域４ａの形成により、ベース層５と
真性コレクタ領域４ｂとの接触面積が最小化されて、両
者間の接合容量が低減される。また、エミッタ領域６ａ
とベース電極９間の距離が最小化されてベース抵抗が低
減される。さらに、ベース電極８がキャップ層７ａの上
面全体に接合されて、両者間の接触抵抗が低減される。

こうして、高速動作可能なヘテロ接合バイポーラトラン
ジスタが得られる。

〔発明が解決しようとする課題］ 以上のように、従来のへテロ接合バイポーラ１〜ランジ
スタは、ベース−コレクタ間の寄生容量を低減するため
に、第４図（ｄ）に示すように、ｎ−−ＧａＡｓのコレ
クタ層４に酸素イオン４０を注入して絶縁領域４ａを形
成していた。これは］コレクタ層にイオン注入がなされ
ると、イオン注入部分がダメージを受けて絶縁（ｅされ
るという環条を利用している。しかしながら、イオン注
入により形成された絶縁領域４ａの絶縁性能は、一般に
熱処理に対して不安定である。このことは例えば、Ｃｌ
ａｕｗａｅｒｔ　ａｔ　ａｌ、：Ｊ、Ｅｌｅｃｔｒｏｃ
ｈｃｍ、Ｓｏｃ、　ｖｏｌ、＋３４（１９８７）ｌ）７
１１にも記載されており、熱処理がなされるとイオン注
入により与えられた絶縁領域のダメージが回復されて絶
縁耐力が低下してしまう。したがって、従来のへテロ接
合バイポーラトランジスタにおいては、絶縁領域４ａ形
成後の工程において各種の熱処理がなされると、絶縁領
域４ａの絶縁性が低減されて、ヘテロ接合バイポーラト
ランジスタの特性が劣化するという問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、トランジスタの小型化や高速化を達成できる
という自己整合によるメリットを保持しつつ、熱処理に
対してもトランジスタの特性が低下しないヘテロ接合バ
イポーラトランジスタを提供することを目的とする。

〔課題を解決するだめの手段］ この発明に係るヘテロ接合バイポーラトランジスタは、
非活性の化合物半導体層と、前記化合物半導体層の所定
領域に第１導電型不純物を導入して活性状態に変換する
ことにより形成された第１導電型のコレクタ領域と、前
記化合物半導体層および前記コレクタ領域上に形成され
た第２導電型のベース層と、前記コレクタ領域に対応す
る前記ベース層の表面領域の一部に形成された第１導電
型のエミッタ領域と、前記ベース層の表面領域のうち前
記」レクタ領域に対応づる領域を除いた領域に、前記コ
レクタ領域に対し自己整合されるようにして形成された
ベース電極と、前記エミッタ領域の上面側に、前記コレ
クタ領域に対し自己整合されるようにして形成されたエ
ミッタ電極とを備えている。

また、この発明に係るヘテロ接合バイポーラトランジス
タの製造方法は、非活性の化合物半導体層上に第２導電
型のベース層および第１導電型のエミッタ層を、順次に
エピタキシャル成長させる第１の工程と、所定位置に開
口を有する第１のレジスト層を前記エミッタ層上に形成
づる第２の■稈と、前記第１のレジスト層をマスクとし
て第１導電型不純物を前記化合物半導体層の前記間口に
対応する領域にイオン注入して活性化させることにより
第１導電型の］レクタ領域を形成する第３の工程と、前
記第３の工程により得られた構造物全体にその上方より
ダミーエミッタ用材料を蒸着づる第４の工程と、前記第
１の工程により前記第１のレジスト層上に蒸着された前
記ダミーエミッタ用材料を前記第１のレジスト層ととも
に除去することにより、前記エミッタ層上に残された前
記ダミーエミッタ用材料でダミーエミッタを形成する第
５の工程と、前記ダミーエミッタをマスクとして前記エ
ミッタ層の一部を前記ベース層が露出するにうにメサエ
ッチングにより除去して、残されたエミッタ層でエミッ
タ領域を形成する第６の工程と、前記第６の工程により
得られた構造物全体にその上方よりベース電極用材料を
蒸着して、前記ベース層の表面領域のうち前記ダミーエ
ミッタに対応する領域を除いた領域に蒸着されたベース
電極用材料でベース電極を形成する第７の工程と、前記
第７の工程により得られた構造物の上面側に塗布された
レジストを用いて、上面が前記ダミーエミッタ上に設け
られたベース電極用材料の上面と同一平面になるように
仕上げられた第２のレジスト層を形成する第８の工程と
、前記第８の工程により得られた構造物から前記ダミー
エミッタと前記ダミーエミッタ上に設けられたベース電
極用材料を除去することにより、前記エミッタ領域の上
面が露出した凹部を形成する第９の■稈と前記第９の工
程により得られた構造物にその上方よりエミッタ電極用
材料を蒸着して、前記凹部内に蒸着されたエミッタ電極
用材料で前記エミッタ領域と接続されるエミッタ電極を
形成する第１０の工程と、前記第１０の工程により前記
第２のレジスト層上に蒸着された前記エミッタ電極用材
料を前記第２のレジスト層とともに除去する第１１の工
程とを含んでいる。

〔作用〕

第１の発明であるヘテロ接合バイポーラトランジスタに
よれば、エミッタ領域を含め、エミッタ電極、ベース電
域およびコレクタ領域が自己整合的に形成されているの
で、トランジスタの小型化および高速化が達成される。

また、コレクタ領域の側方には、非活性の化合物半導体
層による絶縁領域が形成されているので、熱処理に対し
て絶縁性能が低下されることもない。

また、第２の発明であるヘテロ接合バイポーラトランジ
スタの製造方法によれば、非活性の化合物半導体層上に
ベース層およびエミッタ層が順次にエピタキシャル成長
された後、選択的に不純物イオンが化合物半導体層に注
入されることで、コレクタ領域が形成される。したがっ
て、化合物半導体層は熱処理に対して安定であり、コレ
クタ領域の形成後に熱処理が加えられても、化合物半導
体層の絶縁性は低下しない。また、メサエッチングによ
り形成されるエミッタ領域を含め、エミッタ電極、ベー
ス電極およびコレクタ領域が自己整合的に形成されるの
で、トランジスタの小型化および高速化も達成される。

〔実施例〕

第１図は、この発明に係るヘテロ接合バイポーラトラン
ジスタの一実施例を示す図である。このへテロ接合バイ
ポーラトランジスタにおいては、半絶縁性基板１上にｎ
＋−ＧａＡｓからなるサブコレクタ層２が形成されてお
り、このサブコレクタ層２はその周囲を素子間分離用の
半絶縁領域３０により取り囲まれている。また、サブコ
レクタ層２上には、アンドープＧａＡｓからなる半絶縁
領域３ａと、この半絶縁領域３ａで取り囲まれるように
して真性コレクタ領域３ｂが形成されている。この真性
コレクタ領１＊３ｂは、アンドープＧａＡＳからなる半
導体層にｎ型不純物をイオン注入して活性化することに
より形成される。さらに、半絶縁領域３ａおよび真性コ
レクタ領域３ｂ上には、ｐ”−ＧａＡＳからなるベース
層５が形成されるとともに、真性コレクタ領域３ｂに対
応するベース層５の表面領域の一部にＮ−△ＡＧａＡＳ
からなるエミッタ領域６ａが形成されている。さらに、
このエミッタ領域６ａ上には、ｎ＋−ＧａＡＳからなる
キャップ領域７ａが形成されている。

また、ベース層５の表面領域のうち半絶縁領域３ａに対
応する領域にはベース電極９が形成されるとともに、キ
ャップ領域７ａの上面側には真性コレクタ領域３ｂと位
置的には対応してエミッタ電極８が形成されている。ま
た、サブコレクタ層２上には、半絶縁領域３ａと半絶縁
領域３０に囲まれた領域にコレクタ電極３１がそれぞれ
形成されている。

次に、第１図に示したヘテロ接合バイポーラトランジス
タの製造方法について説明する。第２図は、このトラン
ジスタの製造方法を説明するための図である。

第２図（ａ）に示すように、半絶縁性基板１上にｎ＋−
ＱａＡｓのサブコレクタ層２．アンドープＱａΔＳの半
絶縁層３．Ｐ“−ＧａＡＳのベース層５．Ｎ−Ａｊ！Ｇ
ａＡＳのエミッタ層６およびｎ＋−ＱａＡｓのキャップ
層７を、順次にエピタキシャル成長させる。

次に、第２図（ｂ）に示すように、所定位置に開口１３
ａを有Ｊる第１のレジスト層７３をキャップ層７上に形
成する。この開口１３８は、半絶縁層３内に形成しよう
とする真性コレクタ領域の形成予定領域に対応する位置
に設けられ、開口１３ａの幅りは、第１図に示す１〜ラ
ンジスタの真性コレクタ領域３ｂの幅と同じ大きさに設
定される。

そして、１９２１〜層１３をマスクとしてウェハの上方
よりＳｉ等のｎ型不純物イオン４ａを半絶縁層３に注入
する。これにより、半絶縁層３の領域のうち開口１３ａ
に対応する領域に真性コレクタ領域３ｂが形成される。

そして、半絶縁層３のうち真性コレクタ領域３ｂ以外の
領域は半絶縁領域３ａとなる。

次に、第２図（ｃ）に示すにうに、ウェハの上方よりダ
ミーエミッタ用材料であるＳ　ｉ　Ｏｘ　１０を蒸着す
る。その後、リフ１〜オフ法によりレジスト層１３およ
びレジスト層１３上に蒸着された３ｉ０Ｘ１０を除去す
る。これにより、第２図（ｄ）に示すように、キャップ
層７上に残された５ｉＯｘ１０でダミーエミッタ２０が
形成される。このダミーエミッタ２０は、真性コレクタ
領域３ｂと位置的に対応し、真性コレクタ領域３ｂと同
じ幅りを有することになる。また、この後、イオン注入
された真性コレクタ領域３ｂを活性化するためにアニー
ル処理を行う。

次に、ダミーエミッタ２０をマスクとしてキャップ層７
およびエミッタ層６の一部をベース層５の表面が露出す
るようにメサエッチングにより除去して、第２図（ｅ）
に示づように、残されたキャップ層７およびエミッタ層
６でキャップ領域７ａとエミッタ領域６ａを形成する。

次に、ウェハ上にその上方よりベース電極用の電極材料
を蒸着する。これにより、ベース層５の表面領域のうち
ダミーエミッタ２０に対応する領域を除く領域、言い換
えれば半絶縁領域３ａに対応する領域にベース電極９が
形成される（第２図（ｆ））。また、ダミーエミッタ２
０上にもベース電極用の電極材料からなる蒸着層９ａが
形成される。

次に、第２図（ｇ）に示すように、ベース電極９および
蒸着層９ａ上にレジスト１２を塗布する。

その後、ドライエツチングにより蒸着層９ａの表面が露
出するまでレジスト１２の表層部を除去し、表面が蒸着
層９ａの表面と同一平面上に揃えられた第２のレジスト
層１２ａを形成する（第２図（ｈ））。

次に、第２図（ｉ）に示すように、蒸着層９ａおよびダ
ミーエミッタ２０をエツチングにより選択的に除去して
キャップ層７ａの上面が露出した凹部１６を形成する。

その後、ウェハ上にその上方よりエミッタ電極用の電極
材料を蒸着する。これにより、凹部１６内にキャップ領
域７と接続されるエミッタ電極８が形成される。このエ
ミッタ電極８は真性コレクタ領域３ｂと位置的に対応す
る。

また、レジスト層１２ａ上にもエミッタ電極用の電極材
料からなる蒸着層８ａが形成される（第２図（ｊ））。

そして、リフトＡノ法によりレジスト１１２ａおよびレ
ジスト層１２ａ上の蒸＠層８ａを除去するく第２図（ｋ
））。

この後、従来より周知の手法を用いて、第１図に示され
るコレクタ電極３１および半絶縁領域３０が形成される
。例えば、コレクタ電極形成予定領域をサブコレクタ層
２に達するまで選択的にエツチング除去した上で、コレ
クタ電極３１を形成する。また、ボロン原子をイオン注
入することにより、電極間分離用の半絶縁層１３０を形
成するく第１図）。

第１図に示す構成と第３図に示す従来の構成との相違点
は、コレクタとベースとの接合容量を低減するために、
従来ではコレクタ層４にイオン注入を行い絶縁領域４ａ
を形成しているのに対し、本発明ではまず半絶縁層３を
形成し、その半絶縁層３にイオン注入することによりコ
レクタ領域３ｂを形成している点であって、画構成とも
自己整合によりトランジスタが形成されている点では共
通している。

したがって、第１図に示す本発明に係るペテロ接合バイ
ポーラトランジスタは、従来のものと同様に、トランジ
スタの小型化および高速化を達成できる等の自己整合に
よるメリットを有する。また、半絶縁領域３ａは熱処理
に対して安定であり、真性コレクタ領１＊３ｂの形成後
に熱処理が加えられても、半絶縁領域３ａの絶縁性は劣
化しないので、熱処理に対するトランジスタの特性の劣
化が防止される。

なお、上記実施例のキャップ領域７ａは、エミッタ電極
８との間でオーミック接触を得るためのものであるため
必ずしも必要なものではなく、省略されてもよい。

また、上記実施例では半絶縁層３がＧａＡｓ系の化合物
半導体層により形成されているが、他の系の化合物半導
体層により形成されてもよいことは言うまでもない。

また、トランジスタの極性も特に限定されずｐｎｐタイ
プのへテロ接合バイポーラトランジスタであってもよい
。

また、上記実施例では半絶縁性基板１上に１つのトラン
ジスタを製造する場合のそのトランジスタの構造および
その製造方法について説明したが、複数のトランジスタ
を同時に製造する場合についても上記と同様にして製造
することができる。

〔発明の効果〕

以上のように、第１の発明であるペテロ接合バイポーラ
トランジスタによれば、エミッタ領域を含め、エミッタ
電極、ベース電域およびコレクタ領域が自己整合的に形
成されているので、トランジスタの小型化および高速化
が達成される。また、コレクタ領域の側方には、非活性
の化合物半導体層による絶縁領域が形成されているので
、熱処理に対して絶縁性能が低下されることもない。

また、第２の発明であるヘテ【コ接合バイポーラ１〜ラ
ンジスタの製造方法によれば、ジ１活性の化合物半導体
層上にベース層およびエミッタ層が順次にエピタキシャ
ル成長された後、選択的に不純物イオンが化合物半導体
層に注入されることで、コレクタ領域が形成される。し
たがって、化合物半導体層は熱処理に対して安定であり
、コレクタ領域の形成後に熱処理が加えられても、化合
物半導体層の絶縁性は低下しない。また、メ勺エツヂン
グにより形成されるエミッタ領域を含め、エミッタ電極
、ベース電極および］レクタ領域が自己整合的に形成さ
れるので、トランジスタの小型化および高速化し達成さ
れる。

【図面の簡単な説明】

第１図はこの発明に係るヘテロ接合バイポーラトランジ
スタの一実施例を示す図、第２図は第１図に示すヘテロ
接合バイポーラトランジスタの製造方法を示す図、第３
図は従来のへテロ接合バイポーラトランジスタの一実施
例を示づ一図、第４図は第３図に示すヘテロ接合バイポ
ーラトランジスタの製造方法を示す図である。 図において、３は半絶縁層、３ａは半絶縁領域、３ｂは
真性コレクタ領域、５はベース層、６Ｃまエミッタ層、
６ａはエミッタ領域、８はエミッタ電極、９はベース電
極、１０はＳ　ｉ　Ｏｘ層、１３Ｉよレジスト層、１３
ａは開口、２０はダミーエミッタ、４１はｎ型不純物イ
オンである。 なお、各図中同一符号は同一または相当部分を示す。 代理人　　　大　　岩　　増　　雄 （Ｎ　　　　　　　　＼丁 Ｕ）　＼す　Ｎ　Ｆ− ■Ｌ／′）ぐへ− ■　　　　マ ｒｒ３　　　　　　　　　　　　ｍ 「　　　　　　　Ｎ

Claims (2)

【特許請求の範囲】
1. （１）非活性の化合物半導体層と、 前記化合物半導体層の所定領域に第１導電型不純物を導
   入して活性状態に変換することにより形成された第１導
   電型のコレクタ領域と、 前記化合物半導体層および前記コレクタ領域上に形成さ
   れた第２導電型のベース層と、 前記コレクタ領域に対応する前記ベース層の表面領域の
   一部に形成された第１導電型のエミッタ領域と、 前記ベース層の表面領域のうち前記コレクタ領域に対応
   する領域を除いた領域に、前記コレクタ領域に対し自己
   整合されるようにして形成されたベース電極と、 前記エミッタ領域の上面側に、前記コレクタ領域に対し
   自己整合されるようにして形成されたエミッタ電極とを
   備えたヘテロ接合バイポーラトランジスタ。
2. （２）非活性の化合物半導体層上に第２導電型のベース
   層および第１導電型のエミッタ層を、順次にエピタキシ
   ャル成長させる第１の工程と、所定位置に開口を有する
   第１のレジスト層を前記エミッタ層上に形成する第２の
   工程と、 前記第１のレジスト層をマスクとして第１導電型不純物
   を前記化合物半導体層の前記開口に対応する領域にイオ
   ン注入して活性化させることにより第１導電型のコレク
   タ領域を形成する第３の工程と、 前記第３の工程により得られた構造物全体にその上方よ
   りダミーエミッタ用材料を蒸着する第４の工程と、 前記第４の工程により前記第１のレジスト層上に蒸着さ
   れた前記ダミーエミッタ用材料を前記第１のレジスト層
   とともに除去することにより、前記エミッタ層上に残さ
   れた前記ダミーエミッタ用材料でダミーエミッタを形成
   する第５の工程と、前記ダミーエミッタをマスクとして
   前記エミッタ層の一部を前記ベース層が露出するように
   メサエッチングにより除去して、残されたエミッタ層で
   エミッタ領域を形成する第６の工程と、 前記第６の工程により得られた構造物全体にその上方よ
   りベース電極用材料を蒸着して、前記ベース層の表面領
   域のうち前記ダミーエミッタに対応する領域を除いた領
   域に蒸着されたベース電極用材料でベース電極を形成す
   る第７の工程と、前記第７の工程により得られた構造物
   の上面側に塗布されたレジストを用いて、上面が前記ダ
   ミーエミッタ上に設けられたベース電極用材料の上面と
   同一平面になるように仕上げられた第２のレジスト層を
   形成する第８の工程と、 前記第８の工程により得られた構造物から前記ダミーエ
   ミッタと前記ダミーエミッタ上に設けられたベース電極
   用材料を除去することにより、前記エミッタ領域の上面
   が露出した凹部を形成する第９の工程と、 前記第９の工程により得られた構造物にその上方よりエ
   ミッタ電極用材料を蒸着して、前記凹部内に蒸着された
   エミッタ電極用材料で前記エミッタ領域と接続されるエ
   ミッタ電極を形成する第１０の工程と、 前記第１０の工程により前記第２のレジスト層上に蒸着
   された前記エミッタ電極用材料を前記第２のレジスト層
   とともに除去する第１１の工程とを含むヘテロ接合バイ
   ポーラトランジスタの製造方法。