JPH05182977A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05182977A JPH05182977A JP91592A JP91592A JPH05182977A JP H05182977 A JPH05182977 A JP H05182977A JP 91592 A JP91592 A JP 91592A JP 91592 A JP91592 A JP 91592A JP H05182977 A JPH05182977 A JP H05182977A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- emitter region
- semiconductor substrate
- concentration emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】素子特性上必要最低限のエミッタ面積でエミッ
タを形成し、素子の信頼性及び高速化が達成された半導
体装置を製造する方法を提供する。 【構成】半導体基板１上に酸化膜３を介して、低濃度エ
ミッタ領域に対応する部分が開口された第１の絶縁膜４
を形成した後、当該半導体基板１に不純物イオン７を導
入し、次いで、前記第１の絶縁膜４の開口部側面に、サ
イドウォール９を形成した後、さらに、不純物イオン７
を導入する。
タを形成し、素子の信頼性及び高速化が達成された半導
体装置を製造する方法を提供する。 【構成】半導体基板１上に酸化膜３を介して、低濃度エ
ミッタ領域に対応する部分が開口された第１の絶縁膜４
を形成した後、当該半導体基板１に不純物イオン７を導
入し、次いで、前記第１の絶縁膜４の開口部側面に、サ
イドウォール９を形成した後、さらに、不純物イオン７
を導入する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、素子の信頼性及び高速化が達成された半
導体装置の製造方法に関する。
に係り、特に、素子の信頼性及び高速化が達成された半
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、例えば、バイポーラ・トランジス
タのエミッタ領域において、信頼性の高いエミッタ領域
とベース領域との接合（以下、単に、『ＥＢ接合』とい
う）を得る目的で、高濃度エミッタ領域の周囲を低濃度
エミッタ領域で取り囲んだ構造を有するエミッタ領域が
提供されている。
タのエミッタ領域において、信頼性の高いエミッタ領域
とベース領域との接合（以下、単に、『ＥＢ接合』とい
う）を得る目的で、高濃度エミッタ領域の周囲を低濃度
エミッタ領域で取り囲んだ構造を有するエミッタ領域が
提供されている。
【０００３】即ち、高濃度エミッタ領域の周囲を低濃度
エミッタ領域で取り囲んだ構造を有するエミッタ領域で
は、ＥＢ接合のアバランシェ降伏は、当該ＥＢ接合の表
面ではなく結晶中で起こる。従って、当該ＥＢ接合付近
の酸化膜中に、再結合中心を発生させることがないた
め、低電流領域でもパワートランジスタの低下といった
回路動作上問題となる状態を防止することができ、信頼
性の高い半導体装置を得ることができる。
エミッタ領域で取り囲んだ構造を有するエミッタ領域で
は、ＥＢ接合のアバランシェ降伏は、当該ＥＢ接合の表
面ではなく結晶中で起こる。従って、当該ＥＢ接合付近
の酸化膜中に、再結合中心を発生させることがないた
め、低電流領域でもパワートランジスタの低下といった
回路動作上問題となる状態を防止することができ、信頼
性の高い半導体装置を得ることができる。
【０００４】前記構造のエミッタ領域は、通常、以下の
方法により形成されている。先ず、低濃度エッミッタ領
域となる部分が開口された第１のレジスト膜を、薄い酸
化膜を介して半導体基板上に形成する。次いで、前記第
１のレジスト膜をマスクとして、当該半導体基板の低濃
度エミッタ領域となる部分に選択的に第１の不純物イオ
ンを導入した後、前記第１のレジスト膜を除去する。次
に、前記第１の不純物イオンが導入された半導体基板
に、高濃度エミッタ領域となる部分が開口された第２の
レジスト膜を形成する。次いで、前記第２のレジスト膜
をマスクとして、当該半導体基板の高濃度エミッタ領域
となる部分に選択的に第２の不純物イオンを導入した
後、前記第２のレジスト膜を除去する。このようにし
て、高濃度エミッタ領域の周囲を低濃度エミッタ領域で
取り囲んだ構造を有するエミッタ領域を形成している。
方法により形成されている。先ず、低濃度エッミッタ領
域となる部分が開口された第１のレジスト膜を、薄い酸
化膜を介して半導体基板上に形成する。次いで、前記第
１のレジスト膜をマスクとして、当該半導体基板の低濃
度エミッタ領域となる部分に選択的に第１の不純物イオ
ンを導入した後、前記第１のレジスト膜を除去する。次
に、前記第１の不純物イオンが導入された半導体基板
に、高濃度エミッタ領域となる部分が開口された第２の
レジスト膜を形成する。次いで、前記第２のレジスト膜
をマスクとして、当該半導体基板の高濃度エミッタ領域
となる部分に選択的に第２の不純物イオンを導入した
後、前記第２のレジスト膜を除去する。このようにし
て、高濃度エミッタ領域の周囲を低濃度エミッタ領域で
取り囲んだ構造を有するエミッタ領域を形成している。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来例では、予め形成された低濃度エミッタ領域に対して
前記第２のレジスト膜をマスクとして高濃度エミッタ領
域を形成している。従って、低濃度エミッタ領域に対す
る高濃度エミッタ領域のマージンは、当該低濃度エミッ
タ領域が電界緩和層として有効に働く寸法に、前記第２
のレジスト膜の位置合わせ精度分を足し合わせたものと
なる。このため、前記マージンのうち、前記第２のレジ
スト膜の位置合わせ精度分が、余計なエミッタ面積とな
り、当該エミッタ面積の増大を招くという問題があっ
た。そして、このエミッタ面積の増大は、ＥＢ接合の容
量増加とディバイス面積の増加を引き起こし、素子の高
速化を妨げるという問題があった。
来例では、予め形成された低濃度エミッタ領域に対して
前記第２のレジスト膜をマスクとして高濃度エミッタ領
域を形成している。従って、低濃度エミッタ領域に対す
る高濃度エミッタ領域のマージンは、当該低濃度エミッ
タ領域が電界緩和層として有効に働く寸法に、前記第２
のレジスト膜の位置合わせ精度分を足し合わせたものと
なる。このため、前記マージンのうち、前記第２のレジ
スト膜の位置合わせ精度分が、余計なエミッタ面積とな
り、当該エミッタ面積の増大を招くという問題があっ
た。そして、このエミッタ面積の増大は、ＥＢ接合の容
量増加とディバイス面積の増加を引き起こし、素子の高
速化を妨げるという問題があった。
【０００６】本発明は、このような問題を解決すること
を課題とするものであり、素子特性上必要最低限のエミ
ッタ面積でエミッタを形成し、素子の信頼性及び高速化
が達成された半導体装置を製造する方法を提供すること
を目的とする。
を課題とするものであり、素子特性上必要最低限のエミ
ッタ面積でエミッタを形成し、素子の信頼性及び高速化
が達成された半導体装置を製造する方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するた
め、本発明は、半導体基板に薄い酸化膜を介して第１の
絶縁膜を形成する第１工程と、前記第１の絶縁膜の低濃
度エミッタ領域に対応する部分を選択的に開口する第２
工程と、前記開口後の第１の絶縁膜が形成された半導体
基板に第１の不純物イオンを導入する第３工程と、次い
で、前記開口後の第１の絶縁膜表面に第２の絶縁膜を形
成する第４工程と、前記第２の絶縁膜に異方性エッチン
グを行う第５工程と、前記異方性エッチング後の半導体
基板に第２の不純物イオンを導入する第６工程と、から
なることを特徴とする半導体装置の製造方法を提供する
ものである。
め、本発明は、半導体基板に薄い酸化膜を介して第１の
絶縁膜を形成する第１工程と、前記第１の絶縁膜の低濃
度エミッタ領域に対応する部分を選択的に開口する第２
工程と、前記開口後の第１の絶縁膜が形成された半導体
基板に第１の不純物イオンを導入する第３工程と、次い
で、前記開口後の第１の絶縁膜表面に第２の絶縁膜を形
成する第４工程と、前記第２の絶縁膜に異方性エッチン
グを行う第５工程と、前記異方性エッチング後の半導体
基板に第２の不純物イオンを導入する第６工程と、から
なることを特徴とする半導体装置の製造方法を提供する
ものである。
【０００８】
【作用】本発明によれば、前記第１の絶縁膜の低濃度エ
ミッタ領域に対応する部分を選択的に開口し、これをマ
スクとして、半導体基板に選択的に第１の不純物イオン
を導入することで、低濃度エミッタ領域となる部分に不
純物イオンを導入することができる。そして、その後、
前記低濃度エミッタ領域に対応する部分が開口された第
１の絶縁膜の表面に、第２の絶縁膜を形成し、この第２
の絶縁膜に異方性エッチングを行うことで、前記第１の
絶縁膜の開口部側面に第２の絶縁膜からなるサイドウォ
ールを形成することができる。従って、前記第１の絶縁
膜は、前記サイドウォールが形成された分だけ、開口部
の寸法が縮小され、これを高濃度エミッタ領域を形成す
るためのマスクとして用いることができる。このため、
従来のように、レジスト膜の位置合わせ精度を考慮する
ことなく、自己整合的に高濃度エミッタ領域を形成する
ためのマスクを形成することができる結果、エミッタ面
積の増大を防止することができる。
ミッタ領域に対応する部分を選択的に開口し、これをマ
スクとして、半導体基板に選択的に第１の不純物イオン
を導入することで、低濃度エミッタ領域となる部分に不
純物イオンを導入することができる。そして、その後、
前記低濃度エミッタ領域に対応する部分が開口された第
１の絶縁膜の表面に、第２の絶縁膜を形成し、この第２
の絶縁膜に異方性エッチングを行うことで、前記第１の
絶縁膜の開口部側面に第２の絶縁膜からなるサイドウォ
ールを形成することができる。従って、前記第１の絶縁
膜は、前記サイドウォールが形成された分だけ、開口部
の寸法が縮小され、これを高濃度エミッタ領域を形成す
るためのマスクとして用いることができる。このため、
従来のように、レジスト膜の位置合わせ精度を考慮する
ことなく、自己整合的に高濃度エミッタ領域を形成する
ためのマスクを形成することができる結果、エミッタ面
積の増大を防止することができる。
【０００９】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図６は、本発明の実施例
に係る半導体装置の製造工程を示す一部断面図である。
図１に示す工程では、半導体基板１に、公知の方法によ
り、膜厚が３０００〜６０００Å程度のフィールド酸化
膜２を形成して、当該半導体基板１を素子分離した後、
膜厚が１００〜２００Å程度の薄い酸化膜３及びｐ型領
域５を形成する。その後、この半導体基板１上に、膜厚
が３０００〜６０００Å程度の第１の絶縁膜４を形成す
る。
参照して説明する。図１ないし図６は、本発明の実施例
に係る半導体装置の製造工程を示す一部断面図である。
図１に示す工程では、半導体基板１に、公知の方法によ
り、膜厚が３０００〜６０００Å程度のフィールド酸化
膜２を形成して、当該半導体基板１を素子分離した後、
膜厚が１００〜２００Å程度の薄い酸化膜３及びｐ型領
域５を形成する。その後、この半導体基板１上に、膜厚
が３０００〜６０００Å程度の第１の絶縁膜４を形成す
る。
【００１０】次に、図２に示す工程では、図１に示す工
程で得た第１の絶縁膜４に膜厚が１μｍ程度のレジスト
膜６を形成した後、低濃度エミッタ領域に対応する部分
を除去する。次いで、前記レジスト膜６をマスクとし
て、第１の絶縁膜４を選択的に除去する。次いで、図３
に示す工程では、図２に示す工程で得たレジスト膜６を
除去した後、不純物イオンとしてＰを、例えば、エネル
ギー３０〜１００ＫｅＶ、ドーズ量１×１０13〜５×１
０14ｃｍ-2で、イオン注入し、低濃度エミッタ領域とな
る部分に不純物イオン７を導入する。
程で得た第１の絶縁膜４に膜厚が１μｍ程度のレジスト
膜６を形成した後、低濃度エミッタ領域に対応する部分
を除去する。次いで、前記レジスト膜６をマスクとし
て、第１の絶縁膜４を選択的に除去する。次いで、図３
に示す工程では、図２に示す工程で得たレジスト膜６を
除去した後、不純物イオンとしてＰを、例えば、エネル
ギー３０〜１００ＫｅＶ、ドーズ量１×１０13〜５×１
０14ｃｍ-2で、イオン注入し、低濃度エミッタ領域とな
る部分に不純物イオン７を導入する。
【００１１】次に、図４に示す工程では、図３に示す工
程で得た半導体基板１の全面に、膜厚が１０００〜３０
００Å程度の第２の絶縁膜８を形成する。この第２の絶
縁膜８の膜厚をコントロールすることにより、後の工程
で形成する高濃度エミッタ領域の寸法を任意に決定する
ことができる。次いで、図５に示す工程では、図４に示
す工程で得た第２の絶縁膜８に、異方性エッチングを行
い、第１の絶縁膜４の開口部側面に、サイドウォール９
を形成する。即ち、第１の絶縁膜４の開口部は、サイド
ウォール９が形成された分だけ寸法が縮小され、これが
高濃度エミッタ領域を形成するためのマスクとなる。こ
のようにして得られたマスクは、フォト工程を行わず
に、自己整合的に形成される。従って、位置合わせ精度
を考慮する必要がないため、必要最低限の寸法を維持す
ることができる。その後、サイドウォール９が形成され
た第１の絶縁膜４をマスクとして半導体基板１の全面
に、不純物イオンとしてＰを、例えば、エネルギー３０
〜１００ＫｅＶ、ドーズ量１×１０15〜８×１０15ｃｍ
-2で、イオン注入し、高濃度エミッタ領域となる部分
に、不純物イオン７を導入する。このようにして、素子
特性上必要最低限のエミッタ面積で、高濃度エミッタ領
域１０の周囲を、低濃度エミッタ領域１１で取り囲んだ
構造を有するエミッタ領域を形成した。
程で得た半導体基板１の全面に、膜厚が１０００〜３０
００Å程度の第２の絶縁膜８を形成する。この第２の絶
縁膜８の膜厚をコントロールすることにより、後の工程
で形成する高濃度エミッタ領域の寸法を任意に決定する
ことができる。次いで、図５に示す工程では、図４に示
す工程で得た第２の絶縁膜８に、異方性エッチングを行
い、第１の絶縁膜４の開口部側面に、サイドウォール９
を形成する。即ち、第１の絶縁膜４の開口部は、サイド
ウォール９が形成された分だけ寸法が縮小され、これが
高濃度エミッタ領域を形成するためのマスクとなる。こ
のようにして得られたマスクは、フォト工程を行わず
に、自己整合的に形成される。従って、位置合わせ精度
を考慮する必要がないため、必要最低限の寸法を維持す
ることができる。その後、サイドウォール９が形成され
た第１の絶縁膜４をマスクとして半導体基板１の全面
に、不純物イオンとしてＰを、例えば、エネルギー３０
〜１００ＫｅＶ、ドーズ量１×１０15〜８×１０15ｃｍ
-2で、イオン注入し、高濃度エミッタ領域となる部分
に、不純物イオン７を導入する。このようにして、素子
特性上必要最低限のエミッタ面積で、高濃度エミッタ領
域１０の周囲を、低濃度エミッタ領域１１で取り囲んだ
構造を有するエミッタ領域を形成した。
【００１２】次に、図６に示す工程では、図５に示す工
程で得た半導体基板１上に、公知の方法により、絶縁膜
１２を形成し、これにコンタクト孔を開口して電極１３
を形成する。その後、所望により、配線等を形成し、半
導体装置を完成する。尚、本実施例では、不純物イオン
として、Ｐを用いたが、これに限らず、Ａｓ等、他の不
純物イオンを使用してもよいことは、勿論である。
程で得た半導体基板１上に、公知の方法により、絶縁膜
１２を形成し、これにコンタクト孔を開口して電極１３
を形成する。その後、所望により、配線等を形成し、半
導体装置を完成する。尚、本実施例では、不純物イオン
として、Ｐを用いたが、これに限らず、Ａｓ等、他の不
純物イオンを使用してもよいことは、勿論である。
【００１３】そして、前記低濃度エミッタ領域１１及び
高濃度エミッタ領域１０の寸法は、所望により決定して
よい。
高濃度エミッタ領域１０の寸法は、所望により決定して
よい。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
半導体基板に低濃度エミッタ領域を形成する目的で形成
した第１の絶縁膜の開口部側面に、第２の絶縁膜からな
るサイドウォールを形成したことで、当該開口部の寸法
を精度良く縮小することができる。従って、このサイド
ウォールが形成された第１の絶縁膜を高濃度エミッタ領
域を形成するためのマスクとして用いることができる結
果、従来のように、レジスト膜の位置合わせ精度を考慮
することなく、自己整合的に高濃度エミッタ領域を形成
するためのマスクを形成することができる。この結果、
エミッタ面積の増大を防止することができ、素子の信頼
性が高く、高速化が実現した半導体装置を提供すること
ができる。
半導体基板に低濃度エミッタ領域を形成する目的で形成
した第１の絶縁膜の開口部側面に、第２の絶縁膜からな
るサイドウォールを形成したことで、当該開口部の寸法
を精度良く縮小することができる。従って、このサイド
ウォールが形成された第１の絶縁膜を高濃度エミッタ領
域を形成するためのマスクとして用いることができる結
果、従来のように、レジスト膜の位置合わせ精度を考慮
することなく、自己整合的に高濃度エミッタ領域を形成
するためのマスクを形成することができる。この結果、
エミッタ面積の増大を防止することができ、素子の信頼
性が高く、高速化が実現した半導体装置を提供すること
ができる。
【図１】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図５】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図６】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
１ 半導体基板 ２ フィールド酸化膜 ３ 酸化膜 ４ 第１の絶縁膜 ５ ｐ型領域 ６ レジスト膜 ７ 不純物イオン ８ 第２の絶縁膜 ９ サイドウォール １０ 高濃度エミッタ領域 １１ 低濃度エミッタ領域 １２ 絶縁膜 １３ 電極
Claims (1)
- 【請求項１】 半導体基板に薄い酸化膜を介して第１の
絶縁膜を形成する第１工程と、前記第１の絶縁膜の低濃
度エミッタ領域に対応する部分を選択的に開口する第２
工程と、前記開口後の第１の絶縁膜が形成された半導体
基板に第１の不純物イオンを導入する第３工程と、次い
で、前記開口後の第１の絶縁膜表面に第２の絶縁膜を形
成する第４工程と、前記第２の絶縁膜に異方性エッチン
グを行う第５工程と、前記異方性エッチング後の半導体
基板に第２の不純物イオンを導入する第６工程と、から
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91592A JPH05182977A (ja) | 1992-01-07 | 1992-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91592A JPH05182977A (ja) | 1992-01-07 | 1992-01-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182977A true JPH05182977A (ja) | 1993-07-23 |
Family
ID=11486982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP91592A Pending JPH05182977A (ja) | 1992-01-07 | 1992-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN104681602A (zh) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中纵向双极型晶体管 |
-
1992
- 1992-01-07 JP JP91592A patent/JPH05182977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN104681602A (zh) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中纵向双极型晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253944B2 (ja) | ||
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| JPH08125180A (ja) | 半導体装置およびその製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH05198796A (ja) | 半導体装置およびその作製方法 | |
| JP2956635B2 (ja) | 半導体装置およびその製造方法 | |
| JP2707161B2 (ja) | 半導体装置 | |
| KR0135682B1 (ko) | 채널길이를 감소시킨 모스펫 제조방법 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH05182976A (ja) | 半導体装置の製造方法 | |
| KR100261166B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2976513B2 (ja) | 半導体装置 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH05259175A (ja) | 半導体装置の製造方法 | |
| JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH02105521A (ja) | 半導体装置の製造方法 | |
| JPH10163108A (ja) | 共存集積回路および製造方法 | |
| JPS5834951B2 (ja) | 半導体装置の製造方法 |