JPH0652737B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0652737B2 JPH0652737B2 JP62283424A JP28342487A JPH0652737B2 JP H0652737 B2 JPH0652737 B2 JP H0652737B2 JP 62283424 A JP62283424 A JP 62283424A JP 28342487 A JP28342487 A JP 28342487A JP H0652737 B2 JPH0652737 B2 JP H0652737B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- forming
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製造方法に関するも
のである。
のである。
近年，半導体装置の高速化，高集積化に向けて，活発な
研究開発が進められている。特に化合物半導体等のヘテ
ロ接合を利用したバイポーラトランジスタ（以下，ＨＢ
Ｔと称す）は，ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため，高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法，有機金属気相成長法，イオン注入技
術等の化合物半導体および単結晶絶縁体の薄膜多層プロ
セス技術の進展に伴い，その実現が可能となった。
研究開発が進められている。特に化合物半導体等のヘテ
ロ接合を利用したバイポーラトランジスタ（以下，ＨＢ
Ｔと称す）は，ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため，高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法，有機金属気相成長法，イオン注入技
術等の化合物半導体および単結晶絶縁体の薄膜多層プロ
セス技術の進展に伴い，その実現が可能となった。
ＨＢＴにおいて，その高速高周波特性を実現するため
に，デバイス構造のセルフアライン化，微細化を行うこ
とと共に，ベース・エミッタ寄生接合，ベース・コレク
タ寄生接合，ベース抵抗等の寄生パラメータを除去する
ことが必要である。そのために，従来は第３図に示す構
造のＨＢＴが用いられていた。
に，デバイス構造のセルフアライン化，微細化を行うこ
とと共に，ベース・エミッタ寄生接合，ベース・コレク
タ寄生接合，ベース抵抗等の寄生パラメータを除去する
ことが必要である。そのために，従来は第３図に示す構
造のＨＢＴが用いられていた。
同図において，基板１上にｎ−GaAsからなるコレクタ層
２，Ｐ−GaAsからなるベース層３，ｎ−AlGaAsからなる
エミッタ層４が順次形成されている。６はトランジスタ
の真性領域で，実際のトランジスタ動作をする場所であ
る。前述したように，ＨＢＴにおいては，その動作周波
数を向上させるために，この真性領域を微細化する必要
がある。そこで，従来は第３図で示すようにエミッタ層
の引出し電極４４形成用領域の一部には基板の表面側か
ら前記エミッタ層，ベース層およびコレクタ層を含む領
域に選択的にイオン注入することによって高抵抗層７を
設けて，真性領域を規定していた。
２，Ｐ−GaAsからなるベース層３，ｎ−AlGaAsからなる
エミッタ層４が順次形成されている。６はトランジスタ
の真性領域で，実際のトランジスタ動作をする場所であ
る。前述したように，ＨＢＴにおいては，その動作周波
数を向上させるために，この真性領域を微細化する必要
がある。そこで，従来は第３図で示すようにエミッタ層
の引出し電極４４形成用領域の一部には基板の表面側か
ら前記エミッタ層，ベース層およびコレクタ層を含む領
域に選択的にイオン注入することによって高抵抗層７を
設けて，真性領域を規定していた。
このような従来のＨＢＴは基板全面において，エミッタ
層とベース層とコレクタ層とが対向しているため，真性
領域を規定すると共にその領域以外の領域における寄生
接合を除去するイオン注入層を有しているが，このイオ
ン注入層によっても寄生容量は３０〜４０％程度しか低
減できない。又，このイオン注入層を形成するため，高
エネルギーのイオン注入工程を行う時に，真性領域を保
護するためのプロセス工程もきわめて複雑であった。そ
のために，このような従来のＨＢＴが量産化，低価格化
に適していないという欠点があった。
層とベース層とコレクタ層とが対向しているため，真性
領域を規定すると共にその領域以外の領域における寄生
接合を除去するイオン注入層を有しているが，このイオ
ン注入層によっても寄生容量は３０〜４０％程度しか低
減できない。又，このイオン注入層を形成するため，高
エネルギーのイオン注入工程を行う時に，真性領域を保
護するためのプロセス工程もきわめて複雑であった。そ
のために，このような従来のＨＢＴが量産化，低価格化
に適していないという欠点があった。
本発明の目的は、イオン注入工程およびそれに伴う複雑
なプロセス工程の必要がなく、寄生容量が小さくかつ真
性領域を自由に規定できる，バイポーラトランジスタの
製造方法を提供することにある。
なプロセス工程の必要がなく、寄生容量が小さくかつ真
性領域を自由に規定できる，バイポーラトランジスタの
製造方法を提供することにある。
本発明バイポーラトランジスタの製造方法は、半絶縁性
基板上に所定の厚さの絶縁体層を形成する工程と、所定
のパターンを有する第１のマスクを用いて、前記絶縁体
層を前記半絶縁性基板に達するまで選択的にエッチング
する工程と、露出した前記半絶縁性基板上に第１（又は
第３）の半導体体材料からなるコレクタ（又はエミッ
タ）層を形成する工程と、このコレクタ（又はエミッ
タ）層上に第２の半導体材料からなるベース層を形成す
る工程と、このベース層上に第３（又は第１）の半導体
材料からなるエミッタ（又はコレクタ）層を形成する工
程と、前記絶縁体層とエミッタ（又はコレクタ）層との
境界を含む領域を露出させた第２のマスクを形成する工
程と、前記露出部分にエミッタ（又はコレクタ）引出し
電極を設ける工程とを含む構成を有している。
基板上に所定の厚さの絶縁体層を形成する工程と、所定
のパターンを有する第１のマスクを用いて、前記絶縁体
層を前記半絶縁性基板に達するまで選択的にエッチング
する工程と、露出した前記半絶縁性基板上に第１（又は
第３）の半導体体材料からなるコレクタ（又はエミッ
タ）層を形成する工程と、このコレクタ（又はエミッ
タ）層上に第２の半導体材料からなるベース層を形成す
る工程と、このベース層上に第３（又は第１）の半導体
材料からなるエミッタ（又はコレクタ）層を形成する工
程と、前記絶縁体層とエミッタ（又はコレクタ）層との
境界を含む領域を露出させた第２のマスクを形成する工
程と、前記露出部分にエミッタ（又はコレクタ）引出し
電極を設ける工程とを含む構成を有している。
本発明バイポーラトランジスタの製造方法は、絶縁体層
で区画された半絶縁性基板の表面に選択エピタキシャル
成長法によってトランジスタのベース層およびエミッタ
層などの能動層を形成するため，真性領域のみにエミッ
タ（又はコレクタ）層とベース層とを積層させることが
できるために，イオン注入の必要がなく寄生ベース・エ
ミッタ（又はコレクタ）接合を除去できる。
で区画された半絶縁性基板の表面に選択エピタキシャル
成長法によってトランジスタのベース層およびエミッタ
層などの能動層を形成するため，真性領域のみにエミッ
タ（又はコレクタ）層とベース層とを積層させることが
できるために，イオン注入の必要がなく寄生ベース・エ
ミッタ（又はコレクタ）接合を除去できる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例によるバイポーラトランジス
タの一例を示すＨＢＴチップ断面図である。このＨＢＴ
は半絶縁性GaAs基板１上にｎ−GaAsからなるコレクタ層
２，ｐ−GaAsからなるベース層３，ｎ−AlGaAsからなる
エミッタ層４を順次に形成したエミッタトップＨＢＴで
ある。このＨＢＴにおいて，エミッタ引出し電極が真性
領域に接して半絶縁性基板上に選択的に形成されている
絶縁体であるSiO2層８上に延在して設けられている。
タの一例を示すＨＢＴチップ断面図である。このＨＢＴ
は半絶縁性GaAs基板１上にｎ−GaAsからなるコレクタ層
２，ｐ−GaAsからなるベース層３，ｎ−AlGaAsからなる
エミッタ層４を順次に形成したエミッタトップＨＢＴで
ある。このＨＢＴにおいて，エミッタ引出し電極が真性
領域に接して半絶縁性基板上に選択的に形成されている
絶縁体であるSiO2層８上に延在して設けられている。
従来のイオン注入層と異なり、この部分に接合は存在し
ていない。
ていない。
第２図(a)〜(d)は本発明バイポーラトランジスタの製造
方法の一実施例を説明するための工程順に示した半導体
チップの断面図である。
方法の一実施例を説明するための工程順に示した半導体
チップの断面図である。
まず、第２図(a)に示すように、半絶縁性GaAs基板１上
に厚さ800nm程度のたとえばSiO2からなる絶縁体層８を
形成する。
に厚さ800nm程度のたとえばSiO2からなる絶縁体層８を
形成する。
次に、第２図(b)に示すように、所定のパターンを有す
るマスクを用いて，前記SiO2層を基板に達するまで選択
的にエッチング除去する。
るマスクを用いて，前記SiO2層を基板に達するまで選択
的にエッチング除去する。
次に、第２図(c)に示すように、前記SiO2層をマスクと
してMOCVD法又はアトミック、レィヤー・エピタキシ
（ＡＬＥ）法によりそれぞれ厚さ500nm程度のｎ−GaAs
からなるコレクタ層２，厚さ100nm程度のｐ−GaAsから
なるベース層３，厚さ200nm程度のｎ−AlGaAsからなる
エミッタ層４を形成する。
してMOCVD法又はアトミック、レィヤー・エピタキシ
（ＡＬＥ）法によりそれぞれ厚さ500nm程度のｎ−GaAs
からなるコレクタ層２，厚さ100nm程度のｐ−GaAsから
なるベース層３，厚さ200nm程度のｎ−AlGaAsからなる
エミッタ層４を形成する。
次に、第２図(d)に示すように、少なくとも，SiO2層と
エミッタ層との境界を含む領域を露出させたマスク１５
を利用してAuGe−Ni−Auからなるエミッタ引出し電極４
４を形成する。
エミッタ層との境界を含む領域を露出させたマスク１５
を利用してAuGe−Ni−Auからなるエミッタ引出し電極４
４を形成する。
最後に，周知の方法で所定のパターンを有するマスクを
用いてベース層およびコレクタ層を部分的に露出しそれ
ぞれAuZnからなるベース引出し電極３３およびAuGe−Ni
−Auからなるコレクタ引出し電極２２を設けると第１図
に示したＨＢＴが得られる。
用いてベース層およびコレクタ層を部分的に露出しそれ
ぞれAuZnからなるベース引出し電極３３およびAuGe−Ni
−Auからなるコレクタ引出し電極２２を設けると第１図
に示したＨＢＴが得られる。
以上の実施例において、エミッタ層とコレクタ層を入れ
かえてもよいことは改めて詳細に説明するまでもない。
かえてもよいことは改めて詳細に説明するまでもない。
以上説明したように本発明によれば半絶縁性基板の絶縁
体層で区画された領域に選択エピタキシャル法により能
動層を積層して形成することにより、真性領域以外にエ
ミッタ（又はコレクタ）・ベース接合が存在しないバイ
ポーラ・トランジスタを製造でき、イオン注入工程およ
びそれに伴う複雑なプロセス工程の必要がなく、かつ真
性領域自由に規定でき、寄生容量が小さく高速高周波特
性の優れたバイポーラトランジスタの量産化，低価格化
が実現できる効果がある。
体層で区画された領域に選択エピタキシャル法により能
動層を積層して形成することにより、真性領域以外にエ
ミッタ（又はコレクタ）・ベース接合が存在しないバイ
ポーラ・トランジスタを製造でき、イオン注入工程およ
びそれに伴う複雑なプロセス工程の必要がなく、かつ真
性領域自由に規定でき、寄生容量が小さく高速高周波特
性の優れたバイポーラトランジスタの量産化，低価格化
が実現できる効果がある。
第１図は本発明によるバイポーラトランジスタの一例を
示すＨＢＴチップの断面図，第２図(a)〜(d)は本発明バ
イポーラトランジスタの製造方法の一実施例を説明する
ための工程順に配置した半導体チップの断面図，第３図
は従来のバイポーラトランジスタの一例のチップ断面図
である。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAsエミッタ
層、６……トランジスタの真性領域、７……イオン注入
層、８……SiO2層、１５……ホトレジスト・マスク、２
２……AuGe−Ni−Auコレクタ引出し電極、３３……AuZn
ベース引出し電極、４４……AuGe−Ni−Auエミッタ引出
し電極。
示すＨＢＴチップの断面図，第２図(a)〜(d)は本発明バ
イポーラトランジスタの製造方法の一実施例を説明する
ための工程順に配置した半導体チップの断面図，第３図
は従来のバイポーラトランジスタの一例のチップ断面図
である。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAsエミッタ
層、６……トランジスタの真性領域、７……イオン注入
層、８……SiO2層、１５……ホトレジスト・マスク、２
２……AuGe−Ni−Auコレクタ引出し電極、３３……AuZn
ベース引出し電極、４４……AuGe−Ni−Auエミッタ引出
し電極。
Claims (1)
- 【請求項１】半絶縁性基板上に所定の厚さの絶縁体層を
形成する工程と、所定のパターンを有する第１のマスク
を用いて、前記絶縁体層を前記半絶縁性基板に達するま
で選択的にエッチングする工程と、露出した前記半絶縁
性基板上に第１（又は第３）の半導体材料からなるコレ
クタ（又はエミッタ）層を形成する工程と、このコレク
タ（又はエミッタ）層上に第２の半導体材料からなるベ
ース層を形成する工程と、このベース層上に第３（又は
第１）の半導体材料からなるエミッタ（又はコレクタ）
層を形成する工程と、前記絶縁体層とエミッタ（又はコ
レクタ）層との境界を含む領域を露出させた第２のマス
クを形成する工程と、前記露出部分にエミッタ（又はコ
レクタ）引出し電極を設ける工程とを含むことを特徴と
するバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283424A JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283424A JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124258A JPH01124258A (ja) | 1989-05-17 |
| JPH0652737B2 true JPH0652737B2 (ja) | 1994-07-06 |
Family
ID=17665351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283424A Expired - Fee Related JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652737B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179255A (ja) * | 1984-09-27 | 1986-04-22 | Toshiba Corp | ヘテロ接合トランジスタの製造方法 |
| JPH0758774B2 (ja) * | 1984-10-26 | 1995-06-21 | 工業技術院長 | 半導体装置 |
| JPS6214467A (ja) * | 1985-07-12 | 1987-01-23 | Sony Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-09 JP JP62283424A patent/JPH0652737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124258A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| EP0305121B1 (en) | Heterojunction bipolar transistor | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0666324B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS634677A (ja) | 半導体装置の製造方法 | |
| JPH0713968B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0831475B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |