JP3235574B2 - ヘテロバイポーラトランジスタを有する半導体装置の製造方法 - Google Patents
ヘテロバイポーラトランジスタを有する半導体装置の製造方法Info
- Publication number
- JP3235574B2 JP3235574B2 JP31755898A JP31755898A JP3235574B2 JP 3235574 B2 JP3235574 B2 JP 3235574B2 JP 31755898 A JP31755898 A JP 31755898A JP 31755898 A JP31755898 A JP 31755898A JP 3235574 B2 JP3235574 B2 JP 3235574B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- electrode
- sub
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロバイポーラ
トランジスタ（以下、ＨＢＴという。）を有する半導体
装置の製造方法に関し、特に、集積回路に必要な抵抗又
はダイオードを均一性よく製造することができるＨＢＴ
を有する半導体装置の製造方法に関する。
トランジスタ（以下、ＨＢＴという。）を有する半導体
装置の製造方法に関し、特に、集積回路に必要な抵抗又
はダイオードを均一性よく製造することができるＨＢＴ
を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、ＨＢＴを有する半導体装置には、
図６乃至図８に示すものが知られている。図６は、従来
の第１の半導体装置を示す断面図である。図７は、従来
の第２の半導体装置を示す断面図である。図８は、従来
の第３の半導体装置を示す断面図である。
図６乃至図８に示すものが知られている。図６は、従来
の第１の半導体装置を示す断面図である。図７は、従来
の第２の半導体装置を示す断面図である。図８は、従来
の第３の半導体装置を示す断面図である。
【０００３】図６に示すように、従来の第１の半導体装
置１００は、半絶縁性基板１０１の上にバッファ層１０
２を形成し、更に、その上にサブコレクタ層１０３を形
成する。このサブコレクタ層１０３からバッファ層１０
２に達するように絶縁領域１１０が形成されている。そ
して、サブコレクタ層１０３において、絶縁領域１１０
が形成されていない領域には、コレクタ層１０４が形成
され、更にその上に、ベース層１０５、エミッタ層１０
６及びキャップ層１０７が形成されている。このキャッ
プ層１０７の上には、エミッタ電極１０８が形成されて
いる。サブコレクタ層１０３の上には、コレクタ電極１
１１がコレクタ層１０４の両側に形成されている。そし
て、ベース層１０５の上には、エミッタ層１０６の両側
にベース電極１０９が形成されている。これらにより、
ＨＢＴが形成されている。更に、サブコレクタ層１０３
には、層間絶縁膜１１２が形成され、コレクタ電極１１
１、ベース電極１０９、エミッタ電極１０８が覆われれ
ている。この層間絶縁膜１１２の上には、例えば、ＷＳ
ｉＮ等の金属膜１１３が抵抗として形成され、その上に
は、抵抗電極１１４が形成されている。
置１００は、半絶縁性基板１０１の上にバッファ層１０
２を形成し、更に、その上にサブコレクタ層１０３を形
成する。このサブコレクタ層１０３からバッファ層１０
２に達するように絶縁領域１１０が形成されている。そ
して、サブコレクタ層１０３において、絶縁領域１１０
が形成されていない領域には、コレクタ層１０４が形成
され、更にその上に、ベース層１０５、エミッタ層１０
６及びキャップ層１０７が形成されている。このキャッ
プ層１０７の上には、エミッタ電極１０８が形成されて
いる。サブコレクタ層１０３の上には、コレクタ電極１
１１がコレクタ層１０４の両側に形成されている。そし
て、ベース層１０５の上には、エミッタ層１０６の両側
にベース電極１０９が形成されている。これらにより、
ＨＢＴが形成されている。更に、サブコレクタ層１０３
には、層間絶縁膜１１２が形成され、コレクタ電極１１
１、ベース電極１０９、エミッタ電極１０８が覆われれ
ている。この層間絶縁膜１１２の上には、例えば、ＷＳ
ｉＮ等の金属膜１１３が抵抗として形成され、その上に
は、抵抗電極１１４が形成されている。
【０００４】次に、従来の第２の半導体装置１００につ
いて図７を参照して説明する。図６に示す従来の第１の
半導体装置１００と同一構成物には、同一符号を付し、
その説明は、省略する。この従来の第２の半導体装置１
００は、ＨＢＴが形成され、サブコレクタ層１０３に
は、素子分離領域として絶縁領域１１０が形成されてい
る。そして、このサブコレクタ層１０３には、ＨＢＴに
隣接して、抵抗電極１１５が形成されている。
いて図７を参照して説明する。図６に示す従来の第１の
半導体装置１００と同一構成物には、同一符号を付し、
その説明は、省略する。この従来の第２の半導体装置１
００は、ＨＢＴが形成され、サブコレクタ層１０３に
は、素子分離領域として絶縁領域１１０が形成されてい
る。そして、このサブコレクタ層１０３には、ＨＢＴに
隣接して、抵抗電極１１５が形成されている。
【０００５】次に、第３の従来の半導体装置１００につ
いて図８を参照して説明する。図６に示す従来の第１の
半導体装置１００と同一構成物には、同一符号を付し、
その説明は、省略する。この従来の第３の半導体装置１
００は、ＨＢＴが形成され、サブコレクタ層１０３に
は、素子分離領域として絶縁領域１１０が形成されてい
る。この絶縁領域１１０を挟んで、サブコレクタ層１０
３の上にコレクタ層１０４が形成され、更にその上にベ
ース層１０５が形成されている。サブコレクタ層１０３
には、カソード電極１１６が形成され、ベース層１０５
には、アノード電極１１７が形成されている。これらベ
ース層１０５とコレクタ層１０４のｐｎ接合が形成され
ダイオードとして機能する。
いて図８を参照して説明する。図６に示す従来の第１の
半導体装置１００と同一構成物には、同一符号を付し、
その説明は、省略する。この従来の第３の半導体装置１
００は、ＨＢＴが形成され、サブコレクタ層１０３に
は、素子分離領域として絶縁領域１１０が形成されてい
る。この絶縁領域１１０を挟んで、サブコレクタ層１０
３の上にコレクタ層１０４が形成され、更にその上にベ
ース層１０５が形成されている。サブコレクタ層１０３
には、カソード電極１１６が形成され、ベース層１０５
には、アノード電極１１７が形成されている。これらベ
ース層１０５とコレクタ層１０４のｐｎ接合が形成され
ダイオードとして機能する。
【０００６】
【発明が解決しようとする課題】しかし、従来の第１の
半導体装置１００は、抵抗電極１１４がＨＢＴに形成さ
れている電極１０８、１０９、１１１とは異なった位置
（高さ）に設けられている。このため、抵抗電極１１４
は、ＨＢＴの電極１０８、１０９、１１１とは、別々に
形成しなければならず、スルーホールの形成をＨＢＴの
電極１０８、１０９、１１１のみのために行う必要があ
るので、生産性が十分でないという問題点がある。
半導体装置１００は、抵抗電極１１４がＨＢＴに形成さ
れている電極１０８、１０９、１１１とは異なった位置
（高さ）に設けられている。このため、抵抗電極１１４
は、ＨＢＴの電極１０８、１０９、１１１とは、別々に
形成しなければならず、スルーホールの形成をＨＢＴの
電極１０８、１０９、１１１のみのために行う必要があ
るので、生産性が十分でないという問題点がある。
【０００７】また、従来の第２の半導体装置１００にお
いて、サブコレクタ層１０３は、ＨＢＴの性能を向上さ
せるために、高濃度でかつ厚い層になっている。抵抗
が、このＨＢＴの性能を支配するサブコレクタ層１０３
で構成されているためシート抵抗が非常に小さい。従っ
て、例えば高抵抗の抵抗電極のサイズは非常に大きくな
るという問題点がある。
いて、サブコレクタ層１０３は、ＨＢＴの性能を向上さ
せるために、高濃度でかつ厚い層になっている。抵抗
が、このＨＢＴの性能を支配するサブコレクタ層１０３
で構成されているためシート抵抗が非常に小さい。従っ
て、例えば高抵抗の抵抗電極のサイズは非常に大きくな
るという問題点がある。
【０００８】更に、従来の第３の半導体装置１００にお
いて、ダイオードは、ＨＢＴの性能を支配するベース層
１０５及びコレクタ層１０４で形成されている。ベース
層１０５とコレクタ層１０４ともにＨＢＴの性能を向上
させるため、不純物濃度は高く、また、ベース層は薄く
形成されているので、逆方向耐圧が小さい。このため、
容量を変化させて使用するダイオードには、不向きとい
う問題点がある。
いて、ダイオードは、ＨＢＴの性能を支配するベース層
１０５及びコレクタ層１０４で形成されている。ベース
層１０５とコレクタ層１０４ともにＨＢＴの性能を向上
させるため、不純物濃度は高く、また、ベース層は薄く
形成されているので、逆方向耐圧が小さい。このため、
容量を変化させて使用するダイオードには、不向きとい
う問題点がある。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、ヘテロバイポーラトランジスタの性能に影
響を及ぼすことなく、集積回路に必要な抵抗又はトラン
ジスタを均一に製作することができるヘテロバイポーラ
トランジスタを有する半導体装置の製造方法を提供する
ことを目的とする。
のであって、ヘテロバイポーラトランジスタの性能に影
響を及ぼすことなく、集積回路に必要な抵抗又はトラン
ジスタを均一に製作することができるヘテロバイポーラ
トランジスタを有する半導体装置の製造方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本願第１発明に係るヘテ
ロバイポーラトランジスタを有する半導体装置の製造方
法は、半絶縁性基板の上にバッファ層、ｎ型ＧａＡｓ
層、ｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓサブコレクタ
層、コレクタ層、ベース層、エミッタ層及びキャップ層
を形成する工程と、前記キャップ層の上にエミッタ電極
を形成する工程と、前記エミッタ電極を残して前記ベー
ス層を露出させ、前記ベース層の上の両端側にベース電
極を形成する工程と、前記ベース電極を残して前記サブ
コレクタ層を露出させ、前記サブコレクタ層側からイオ
ンを前記バッファ層に達する深さまで注入して絶縁領域
を形成して素子分離する工程と、コレクタ電極を前記コ
レクタ層の両端側の前記サブコレクタ層上に形成する工
程と、前記絶縁領域で分離され、前記コレクタ電極が形
成されていない側のサブコレクタ層の上に１対の抵抗電
極を形成する工程と、前記抵抗電極の間の前記サブコレ
クタ層を局部的に除去して凹部を形成し、前記ＡｌＧａ
Ａｓ層を露出させる工程と、を有することを特徴とす
る。
ロバイポーラトランジスタを有する半導体装置の製造方
法は、半絶縁性基板の上にバッファ層、ｎ型ＧａＡｓ
層、ｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓサブコレクタ
層、コレクタ層、ベース層、エミッタ層及びキャップ層
を形成する工程と、前記キャップ層の上にエミッタ電極
を形成する工程と、前記エミッタ電極を残して前記ベー
ス層を露出させ、前記ベース層の上の両端側にベース電
極を形成する工程と、前記ベース電極を残して前記サブ
コレクタ層を露出させ、前記サブコレクタ層側からイオ
ンを前記バッファ層に達する深さまで注入して絶縁領域
を形成して素子分離する工程と、コレクタ電極を前記コ
レクタ層の両端側の前記サブコレクタ層上に形成する工
程と、前記絶縁領域で分離され、前記コレクタ電極が形
成されていない側のサブコレクタ層の上に１対の抵抗電
極を形成する工程と、前記抵抗電極の間の前記サブコレ
クタ層を局部的に除去して凹部を形成し、前記ＡｌＧａ
Ａｓ層を露出させる工程と、を有することを特徴とす
る。
【００１１】本発明においては、前記ＡｌＧａＡｓ層を
露出させる工程の後に、前記サブコレクタ層及びＡｌＧ
ａＡｓ層の上に層間絶縁膜を形成する工程と、前記エミ
ッタ電極、コレクタ電極及び抵抗電極のスルーホールを
形成する工程と、前記スルーホールを埋め込む配線層を
形成する工程と、を有することが好ましい。
露出させる工程の後に、前記サブコレクタ層及びＡｌＧ
ａＡｓ層の上に層間絶縁膜を形成する工程と、前記エミ
ッタ電極、コレクタ電極及び抵抗電極のスルーホールを
形成する工程と、前記スルーホールを埋め込む配線層を
形成する工程と、を有することが好ましい。
【００１２】本願第２発明に係るヘテロバイポーラトラ
ンジスタを有する半導体装置の製造方法は、半絶縁性基
板の上にバッファ層、ｎ型ＧａＡｓ層、ｎ型ＡｌＧａＡ
ｓ層、ｎ型ＧａＡｓサブコレクタ層、コレクタ層、ベー
ス層、エミッタ層及びキャップ層を形成する工程と、前
記キャップ層の上にエミッタ電極を形成する工程と、前
記エミッタ電極を残して前記ベース層を露出させ、前記
ベース層の上の両端側にベース電極を形成する工程と、
前記ベース電極を残して前記サブコレクタ層を露出さ
せ、前記サブコレクタ層側からイオンを前記バッファ層
に達する深さまで注入して絶縁領域を形成して素子分離
する工程と、コレクタ電極を前記コレクタ層の両端側の
前記サブコレクタ層上に形成する工程と、前記絶縁領域
で分離され、前記コレクタ電極が形成されていない側の
サブコレクタ層の一部を除去して凹部を形成し、前記Ａ
ｌＧａＡｓ層を露出させる工程と、除去されずに残存す
るサブコレクタ層の上にカソード電極を形成する工程
と、前記サブコレクタ層及び凹部の上に層間絶縁膜を形
成する工程と、前記凹部に形成された層間絶縁膜を局部
的に除去してアノード電極を形成する工程と、を有する
ことを特徴とする。
ンジスタを有する半導体装置の製造方法は、半絶縁性基
板の上にバッファ層、ｎ型ＧａＡｓ層、ｎ型ＡｌＧａＡ
ｓ層、ｎ型ＧａＡｓサブコレクタ層、コレクタ層、ベー
ス層、エミッタ層及びキャップ層を形成する工程と、前
記キャップ層の上にエミッタ電極を形成する工程と、前
記エミッタ電極を残して前記ベース層を露出させ、前記
ベース層の上の両端側にベース電極を形成する工程と、
前記ベース電極を残して前記サブコレクタ層を露出さ
せ、前記サブコレクタ層側からイオンを前記バッファ層
に達する深さまで注入して絶縁領域を形成して素子分離
する工程と、コレクタ電極を前記コレクタ層の両端側の
前記サブコレクタ層上に形成する工程と、前記絶縁領域
で分離され、前記コレクタ電極が形成されていない側の
サブコレクタ層の一部を除去して凹部を形成し、前記Ａ
ｌＧａＡｓ層を露出させる工程と、除去されずに残存す
るサブコレクタ層の上にカソード電極を形成する工程
と、前記サブコレクタ層及び凹部の上に層間絶縁膜を形
成する工程と、前記凹部に形成された層間絶縁膜を局部
的に除去してアノード電極を形成する工程と、を有する
ことを特徴とする。
【００１３】本願第３発明に係るヘテロバイポーラトラ
ンジスタを有する半導体装置の製造方法は、半絶縁性基
板の上にバッファ層、ｎ型ＧａＡｓ層、ｎ型ＡｌＧａＡ
ｓ層、ｎ型ＧａＡｓサブコレクタ層、コレクタ層、ベー
ス層、エミッタ層及びキャップ層を形成する工程と、前
記キャップ層の上にエミッタ電極を形成する工程と、前
記エミッタ電極を残して前記ベース層を露出させ、前記
ベース層の上の両端側にベース電極を形成する工程と、
前記ベース電極を残して前記サブコレクタ層を露出さ
せ、前記サブコレクタ層側からイオンを前記バッファ層
に達する深さまで注入して絶縁領域を形成して素子分離
する工程と、前記サブコレクタ層の上の前記コレクタ層
を挟む位置にコレクタ電極及び第１の抵抗電極を形成す
ると共に、前記第１の抵抗電極と対をなす第２の抵抗電
極を前記コレクタ電極の反対側に形成する工程と、前記
抵抗電極の間の前記サブコレクタ層を局部的に除去し、
凹部を形成し、前記ＡｌＧａＡｓ層を露出させる工程
と、を有することを特徴とする。
ンジスタを有する半導体装置の製造方法は、半絶縁性基
板の上にバッファ層、ｎ型ＧａＡｓ層、ｎ型ＡｌＧａＡ
ｓ層、ｎ型ＧａＡｓサブコレクタ層、コレクタ層、ベー
ス層、エミッタ層及びキャップ層を形成する工程と、前
記キャップ層の上にエミッタ電極を形成する工程と、前
記エミッタ電極を残して前記ベース層を露出させ、前記
ベース層の上の両端側にベース電極を形成する工程と、
前記ベース電極を残して前記サブコレクタ層を露出さ
せ、前記サブコレクタ層側からイオンを前記バッファ層
に達する深さまで注入して絶縁領域を形成して素子分離
する工程と、前記サブコレクタ層の上の前記コレクタ層
を挟む位置にコレクタ電極及び第１の抵抗電極を形成す
ると共に、前記第１の抵抗電極と対をなす第２の抵抗電
極を前記コレクタ電極の反対側に形成する工程と、前記
抵抗電極の間の前記サブコレクタ層を局部的に除去し、
凹部を形成し、前記ＡｌＧａＡｓ層を露出させる工程
と、を有することを特徴とする。
【００１４】本発明においては、前記バッファ層、ｎ型
ＧａＡｓ層、ｎ型ＡｌＧａＡｓ層、サブコレクタ層、コ
レクタ層、ベース層、エミッタ層及びキャップ層は、分
子線エピタキシャル成長法（ＭＢＥ法）又は有機金属化
学的気相成長法（ＭＯＣＶＤ法）により形成することが
できる。
ＧａＡｓ層、ｎ型ＡｌＧａＡｓ層、サブコレクタ層、コ
レクタ層、ベース層、エミッタ層及びキャップ層は、分
子線エピタキシャル成長法（ＭＢＥ法）又は有機金属化
学的気相成長法（ＭＯＣＶＤ法）により形成することが
できる。
【００１５】本発明においては、抵抗電極は、ＨＢＴを
構成する層とは、異なる下層であるサブコレクタ層の上
に形成されているため、ＨＢＴの特性に無関係に、最適
な抵抗層の濃度及び厚さを決めることができる。
構成する層とは、異なる下層であるサブコレクタ層の上
に形成されているため、ＨＢＴの特性に無関係に、最適
な抵抗層の濃度及び厚さを決めることができる。
【００１６】また、本発明においては、ヘテロバイポー
ラトランジスタの性能に影響を及ぼすことなく、集積回
路に必要な抵抗又はトランジスタを均一に製作すること
ができる。
ラトランジスタの性能に影響を及ぼすことなく、集積回
路に必要な抵抗又はトランジスタを均一に製作すること
ができる。
【００１７】
【００１８】
【００１９】
【００２０】
【発明の実施の形態】以下、本発明の第１実施例に係る
ヘテロバイポーラトランジスタを有する半導体装置につ
いて、添付の図面を参照して具体的に説明する。図１
は、本発明の第１実施例に係るヘテロバイポーラトラン
ジスタを有する半導体装置を示す断面図である。図２
（ａ）及び（ｂ）は、本発明の実施例に係るヘテロバイ
ポーラトランジスタを有する半導体装置の製造方法を工
程順に示す断面図である。図３は、図２に続く工程を工
程順に示した断面図である。
ヘテロバイポーラトランジスタを有する半導体装置につ
いて、添付の図面を参照して具体的に説明する。図１
は、本発明の第１実施例に係るヘテロバイポーラトラン
ジスタを有する半導体装置を示す断面図である。図２
（ａ）及び（ｂ）は、本発明の実施例に係るヘテロバイ
ポーラトランジスタを有する半導体装置の製造方法を工
程順に示す断面図である。図３は、図２に続く工程を工
程順に示した断面図である。
【００２１】本実施例のＨＢＴを有する半導体装置１に
おいて、半絶縁性基板２の上に、バッファ層３、ｎ型Ｇ
ａＡｓ層４、ｎ型ＡｌＧａＡｓ層５が形成され、例え
ば、ｎ型ＧａＡｓ層からなるサブコレクタ層６が形成さ
れている。このサブコレクタ層６からｎ型ＡｌＧａＡｓ
層５及びｎ型ＧａＡｓ層４を挿通しバッファ層３に達す
るように絶縁領域１３が形成されている。この絶縁領域
１３により、２つの素子分離領域が形成されている。素
子分離領域の一方のサブコレクタ層６の上には、対向し
てコレクタ電極１４が形成されている。コレクタ電極１
４の間には、例えば、ｎ型ＧａＡｓ層等からなるコレク
タ層７が形成され、その上に例えば、ｐ型ＧａＡｓ等か
らなるベース層８が形成されている。ベース層８の両端
部には、対向してベース電極１２が形成されている。ベ
ース電極１２間には、例えば、ｎ型ＧａＡｓ等からなる
エミッタ層９及びｎ型ＩｎＧａＡｓ等からなるキャップ
層１０が形成されている。そして、キャップ層１０の上
には、エミッタ電極１１が形成されている。
おいて、半絶縁性基板２の上に、バッファ層３、ｎ型Ｇ
ａＡｓ層４、ｎ型ＡｌＧａＡｓ層５が形成され、例え
ば、ｎ型ＧａＡｓ層からなるサブコレクタ層６が形成さ
れている。このサブコレクタ層６からｎ型ＡｌＧａＡｓ
層５及びｎ型ＧａＡｓ層４を挿通しバッファ層３に達す
るように絶縁領域１３が形成されている。この絶縁領域
１３により、２つの素子分離領域が形成されている。素
子分離領域の一方のサブコレクタ層６の上には、対向し
てコレクタ電極１４が形成されている。コレクタ電極１
４の間には、例えば、ｎ型ＧａＡｓ層等からなるコレク
タ層７が形成され、その上に例えば、ｐ型ＧａＡｓ等か
らなるベース層８が形成されている。ベース層８の両端
部には、対向してベース電極１２が形成されている。ベ
ース電極１２間には、例えば、ｎ型ＧａＡｓ等からなる
エミッタ層９及びｎ型ＩｎＧａＡｓ等からなるキャップ
層１０が形成されている。そして、キャップ層１０の上
には、エミッタ電極１１が形成されている。
【００２２】他方の素子分離領域には、サブコレクタ層
６の上に抵抗電極１５が２つ間隔をあけて並設されてい
る。これら抵抗電極１５の間には、凹部１６が凹設さ
れ、ｎ型ＡｌＧａＡｓ層５が露出している。
６の上に抵抗電極１５が２つ間隔をあけて並設されてい
る。これら抵抗電極１５の間には、凹部１６が凹設さ
れ、ｎ型ＡｌＧａＡｓ層５が露出している。
【００２３】このことにより、抵抗電極１５は、ＨＢＴ
を構成するサブコレクタ層６とは、異なるｎ型ＧａＡｓ
層４及びｎ型ＡｌＧａＡｓ層５を抵抗層として形成され
ているため、ＨＢＴの特性に無関係に、最適な抵抗層の
濃度及び厚さを決めることができる。
を構成するサブコレクタ層６とは、異なるｎ型ＧａＡｓ
層４及びｎ型ＡｌＧａＡｓ層５を抵抗層として形成され
ているため、ＨＢＴの特性に無関係に、最適な抵抗層の
濃度及び厚さを決めることができる。
【００２４】次に、本実施例のＨＢＴを有する半導体装
置１の製造方法について図１乃至図３を参照して説明す
る。先ず、図２（ａ）に示すように、半絶縁性基板２上
に例えば、分子線エピタキシャル成長法（以下、ＭＢＥ
法；Molecular Beam Epitaxy法という。）又は有機金
属化学的気相成長法（以下、ＭＯＣＶＤ法；Metal Org
anic Chemical Vapor deposition法という。）によ
り、バッファ層３、ｎ型ＧａＡｓ層４、ｎ型ＡｌＧａＡ
ｓ層５、例えば、ｎ型ＧａＡｓ層からなるサブコレクタ
層６、例えば、ｎ型ＧａＡｓ層等からなるコレクタ層
７、例えば、ｐ型ＧａＡｓ等からなるベース層８、例え
ば、ｎ型ＧａＡｓ等からなるエミッタ層９及びｎ型Ｉｎ
ＧａＡｓ等からなるキャップ層１０のエピタキシャル層
を順次形成する。
置１の製造方法について図１乃至図３を参照して説明す
る。先ず、図２（ａ）に示すように、半絶縁性基板２上
に例えば、分子線エピタキシャル成長法（以下、ＭＢＥ
法；Molecular Beam Epitaxy法という。）又は有機金
属化学的気相成長法（以下、ＭＯＣＶＤ法；Metal Org
anic Chemical Vapor deposition法という。）によ
り、バッファ層３、ｎ型ＧａＡｓ層４、ｎ型ＡｌＧａＡ
ｓ層５、例えば、ｎ型ＧａＡｓ層からなるサブコレクタ
層６、例えば、ｎ型ＧａＡｓ層等からなるコレクタ層
７、例えば、ｐ型ＧａＡｓ等からなるベース層８、例え
ば、ｎ型ＧａＡｓ等からなるエミッタ層９及びｎ型Ｉｎ
ＧａＡｓ等からなるキャップ層１０のエピタキシャル層
を順次形成する。
【００２５】次に、図２（ｂ）に示すように、キャップ
層１０の上に、後に基板全面にエミッタ電極１１となる
例えば、ＷＳｉ等の金属膜（図示せず）を形成する。そ
して、キャップ層１０にエミッタ電極１１を形成した後
に、ＨＢＴのエミッタ電極１１部分を残してベース層８
を露出させる。そして、例えば、Ｔｉ／Ｐｔ／Ａｕ等か
らなるベース電極１２を、エミッタ層９部分の周りに２
つ対向して形成する。次に、ベース電極１２の周りの部
分をエッチングして、サブコレクタ層６を露出させる。
そして、トランジスタ部及び、抵抗領域となる部分以外
のサブコレクタ層６側から、例えば、プロトン又はボロ
ン等のイオンをバッファ層３に達する深さまで注入する
ことにより、絶縁領域１３を形成し、素子分離を行う。
層１０の上に、後に基板全面にエミッタ電極１１となる
例えば、ＷＳｉ等の金属膜（図示せず）を形成する。そ
して、キャップ層１０にエミッタ電極１１を形成した後
に、ＨＢＴのエミッタ電極１１部分を残してベース層８
を露出させる。そして、例えば、Ｔｉ／Ｐｔ／Ａｕ等か
らなるベース電極１２を、エミッタ層９部分の周りに２
つ対向して形成する。次に、ベース電極１２の周りの部
分をエッチングして、サブコレクタ層６を露出させる。
そして、トランジスタ部及び、抵抗領域となる部分以外
のサブコレクタ層６側から、例えば、プロトン又はボロ
ン等のイオンをバッファ層３に達する深さまで注入する
ことにより、絶縁領域１３を形成し、素子分離を行う。
【００２６】次に、図３に示すように、ベース層８の周
囲のサブコレクタ層６の上に、例えば、Ｎｉ／ＡｕＧｅ
／Ａｕ等からなるコレクタ電極１４を形成すると共に、
同時に、抵抗電極１５も同時に形成する。
囲のサブコレクタ層６の上に、例えば、Ｎｉ／ＡｕＧｅ
／Ａｕ等からなるコレクタ電極１４を形成すると共に、
同時に、抵抗電極１５も同時に形成する。
【００２７】次に、図１に示すように、サブコレクタ層
６をエッチングして除去して、凹部１６を形成する。こ
の場合、ｎ型ＧａＡｓ層からなるサブコレクタ層６のエ
ッチングレートとｎ型ＡｌＧａＡｓ層５のエッチングレ
ートとの比が非常に大きくなる条件で、サブコレクタ層
６を選択的にエッチングすることにより、凹部１６を形
成し、ｎ型ＡｌＧａＡｓ層５を露出させる。
６をエッチングして除去して、凹部１６を形成する。こ
の場合、ｎ型ＧａＡｓ層からなるサブコレクタ層６のエ
ッチングレートとｎ型ＡｌＧａＡｓ層５のエッチングレ
ートとの比が非常に大きくなる条件で、サブコレクタ層
６を選択的にエッチングすることにより、凹部１６を形
成し、ｎ型ＡｌＧａＡｓ層５を露出させる。
【００２８】その後、層間絶縁膜（図示せず）を形成
し、エミッタ電極１１、コレクタ電極１４及び抵抗電極
１５のスルーホール（図示せず）を層間絶縁膜に形成す
る。そして、夫々に形成されたスルーホールを埋め込む
ように配線層を形成（図示せず）し、半導体装置１を製
造する。
し、エミッタ電極１１、コレクタ電極１４及び抵抗電極
１５のスルーホール（図示せず）を層間絶縁膜に形成す
る。そして、夫々に形成されたスルーホールを埋め込む
ように配線層を形成（図示せず）し、半導体装置１を製
造する。
【００２９】このことにより、抵抗層は、ＨＢＴを構成
する層の下層に作られ、ＨＢＴの特性に無関係に、最適
な抵抗層の濃度及び厚さを決めることができる。また、
サブコレクタ層６を選択的にエッチングすることによ
り、抵抗層の厚さは、このエッチングに関係なく、ＭＢ
Ｅ法で形成されたｎ型ＧａＡｓ層４及びｎ型ＡｌＧａＡ
ｓ層５で決まるために、均一性よく形成することができ
る。更に、抵抗電極１５は、コレクタ電極１４と同じ位
置に形成するので、コレクタ電極１４のスルーホールの
形成と同時に抵抗電極１５のスルーホールを形成するこ
とができる。従って、半導体装置１の製造工程数が減少
する。
する層の下層に作られ、ＨＢＴの特性に無関係に、最適
な抵抗層の濃度及び厚さを決めることができる。また、
サブコレクタ層６を選択的にエッチングすることによ
り、抵抗層の厚さは、このエッチングに関係なく、ＭＢ
Ｅ法で形成されたｎ型ＧａＡｓ層４及びｎ型ＡｌＧａＡ
ｓ層５で決まるために、均一性よく形成することができ
る。更に、抵抗電極１５は、コレクタ電極１４と同じ位
置に形成するので、コレクタ電極１４のスルーホールの
形成と同時に抵抗電極１５のスルーホールを形成するこ
とができる。従って、半導体装置１の製造工程数が減少
する。
【００３０】次に、本発明の第２実施例について、図４
を参照して具体的に説明する。なお、図１乃至図３に示
す第１実施例と同一構成物には、同一符号を付しその詳
細な説明は省略する。図４は、本発明の第２実施例に係
るＨＢＴを有する半導体装置を示す断面図である。
を参照して具体的に説明する。なお、図１乃至図３に示
す第１実施例と同一構成物には、同一符号を付しその詳
細な説明は省略する。図４は、本発明の第２実施例に係
るＨＢＴを有する半導体装置を示す断面図である。
【００３１】本実施例は、第１実施例と比較して、他方
の素子分離領域に、カソード電極１７がサブコレクタ層
６の上に形成され、カソード電極１７に隣接して凹部１
６が形成されている。また、サブコレクタ層６及び凹部
１６に層間絶縁膜１８が形成され、凹部１６の層間絶縁
膜１８の一部を除去して、アノード電極１９が形成され
ている点で異なり、それ以外は、同一構成である。
の素子分離領域に、カソード電極１７がサブコレクタ層
６の上に形成され、カソード電極１７に隣接して凹部１
６が形成されている。また、サブコレクタ層６及び凹部
１６に層間絶縁膜１８が形成され、凹部１６の層間絶縁
膜１８の一部を除去して、アノード電極１９が形成され
ている点で異なり、それ以外は、同一構成である。
【００３２】このことにより、素子分離領域にｎ型Ｇａ
Ａｓ層４とｎ型ＡｌＧａＡｓ層５をショットキーダイオ
ードの活性層に使用するダイオードを形成することがで
き、ＨＢＴの特性とは、無関係に適切な特性を持つショ
ットキーダイオードを均一性よく製作することができ
る。
Ａｓ層４とｎ型ＡｌＧａＡｓ層５をショットキーダイオ
ードの活性層に使用するダイオードを形成することがで
き、ＨＢＴの特性とは、無関係に適切な特性を持つショ
ットキーダイオードを均一性よく製作することができ
る。
【００３３】次に、本実施例に係る半導体装置１の製造
方法について説明する。第１実施例とコレクタ電極１４
を形成する手順までは、同一である。次に、絶縁領域１
３により素子分離されている他方の素子分離領域のサブ
コレクタ層６をエッチングして、凹部１６を形成して、
ｎ型ＡｌＧａＡｓ層５を露出させる。そして、同時にシ
ョットキーダイオードの電極となるカソード電極１７を
エッチングされていないサブコレクタ層６の上に形成す
る。
方法について説明する。第１実施例とコレクタ電極１４
を形成する手順までは、同一である。次に、絶縁領域１
３により素子分離されている他方の素子分離領域のサブ
コレクタ層６をエッチングして、凹部１６を形成して、
ｎ型ＡｌＧａＡｓ層５を露出させる。そして、同時にシ
ョットキーダイオードの電極となるカソード電極１７を
エッチングされていないサブコレクタ層６の上に形成す
る。
【００３４】次に、サブコレクタ層６及び凹部１６の上
に層間絶縁膜１８を形成する。そして、アノード電極１
９を形成する部分の層間絶縁膜１８をエッチングして、
ｎ型ＡｌＧａＡｓ層５を露出させ、このｎ型ＡｌＧａＡ
ｓ層５の上に、例えば、ＷＳｉ等の金属でアノード電極
１９を形成する。
に層間絶縁膜１８を形成する。そして、アノード電極１
９を形成する部分の層間絶縁膜１８をエッチングして、
ｎ型ＡｌＧａＡｓ層５を露出させ、このｎ型ＡｌＧａＡ
ｓ層５の上に、例えば、ＷＳｉ等の金属でアノード電極
１９を形成する。
【００３５】本実施例においては、絶縁領域１３により
素子分離された素子分離領域にダイオードを形成するこ
とにより、ＨＢＴの特性に無関係に、適切な特性を持つ
ショットキーダイオードを均一性よく製作することがで
きる。
素子分離された素子分離領域にダイオードを形成するこ
とにより、ＨＢＴの特性に無関係に、適切な特性を持つ
ショットキーダイオードを均一性よく製作することがで
きる。
【００３６】次に、本発明の第３実施例について、図５
を参照して具体的に説明する。なお、図１乃至図３に示
す第１実施例と同一構成物には、同一符号を付しその詳
細な説明は省略する。図５は、本発明の第３実施例に係
るＨＢＴを有する半導体装置を示す断面図である。
を参照して具体的に説明する。なお、図１乃至図３に示
す第１実施例と同一構成物には、同一符号を付しその詳
細な説明は省略する。図５は、本発明の第３実施例に係
るＨＢＴを有する半導体装置を示す断面図である。
【００３７】本実施例は、図５に示すように、第１実施
例と比較して、絶縁領域１３で抵抗電極１５が形成され
ている領域が素子分離されておらず、ＨＢＴが形成され
ている同一領域内に抵抗電極１５が形成されると共に、
抵抗電極１５のうち、１つを、ＨＢＴのコレクタ電極１
４としている点で異なる。また、これら抵抗電極１５の
間のサブコレクタ層６に凹部１６が形成され、ｎ型Ａｌ
ＧａＡｓ層５が露出されている点で異なる。それら以外
は同一構成である。
例と比較して、絶縁領域１３で抵抗電極１５が形成され
ている領域が素子分離されておらず、ＨＢＴが形成され
ている同一領域内に抵抗電極１５が形成されると共に、
抵抗電極１５のうち、１つを、ＨＢＴのコレクタ電極１
４としている点で異なる。また、これら抵抗電極１５の
間のサブコレクタ層６に凹部１６が形成され、ｎ型Ａｌ
ＧａＡｓ層５が露出されている点で異なる。それら以外
は同一構成である。
【００３８】このことにより、抵抗電極１５の１つを、
ＨＢＴのコレクタ電極１４とすることができるために、
ＨＢＴと抵抗とを半絶縁性基板２の上で直接的に接続す
ることができる。従って、絶縁領域１３を形成して、素
子分離する必要が無くなると共に、スルーホールを形成
し、配線層を形成して接続する必要がない。
ＨＢＴのコレクタ電極１４とすることができるために、
ＨＢＴと抵抗とを半絶縁性基板２の上で直接的に接続す
ることができる。従って、絶縁領域１３を形成して、素
子分離する必要が無くなると共に、スルーホールを形成
し、配線層を形成して接続する必要がない。
【００３９】次に、第３実施例の半導体装置１の製造方
法について説明する。本実施例は、第１実施例とコレク
タ電極１４を形成する工程までは、同一である。コレク
タ電極１４を形成すると共に、抵抗電極１５をサブコレ
クタ層６の上に形成する。そして、抵抗電極１５とコレ
クタ電極１４との間のサブコレクタ層６を選択的にエッ
チングして、凹部１６を形成する。これにより、半導体
装置１が形成される。本実施例においては、ＨＢＴと抵
抗とを半絶縁性基板２の上で直接的に接続することがで
きるため、絶縁領域１３を形成して、素子分離する必要
がなくなり、半導体装置１の製造工程数が減少すると共
に、歩留まりが向上する。
法について説明する。本実施例は、第１実施例とコレク
タ電極１４を形成する工程までは、同一である。コレク
タ電極１４を形成すると共に、抵抗電極１５をサブコレ
クタ層６の上に形成する。そして、抵抗電極１５とコレ
クタ電極１４との間のサブコレクタ層６を選択的にエッ
チングして、凹部１６を形成する。これにより、半導体
装置１が形成される。本実施例においては、ＨＢＴと抵
抗とを半絶縁性基板２の上で直接的に接続することがで
きるため、絶縁領域１３を形成して、素子分離する必要
がなくなり、半導体装置１の製造工程数が減少すると共
に、歩留まりが向上する。
【００４０】また、本実施例においては、第２実施例に
示したカソード電極１７の場合であっても、コレクタ電
極１４の１つをカソード電極１７として使用し、カソー
ド電極１７に隣接して凹部１６を形成する。この凹部１
６にアノード電極１９を形成することができる。このこ
とにより、層間絶縁膜を形成し、スルーホールを形成
し、配線層を形成して接続する必要がなく、ＨＢＴとカ
ソード電極１７を直接的に接続することができるため
に、ＨＢＴとダイオードと直接に接続ができる。このこ
とにより、絶縁領域１３を形成して、素子分離する必要
がなくなり、半導体装置１の製造工程数が減少すると共
に、歩留まりが向上する。
示したカソード電極１７の場合であっても、コレクタ電
極１４の１つをカソード電極１７として使用し、カソー
ド電極１７に隣接して凹部１６を形成する。この凹部１
６にアノード電極１９を形成することができる。このこ
とにより、層間絶縁膜を形成し、スルーホールを形成
し、配線層を形成して接続する必要がなく、ＨＢＴとカ
ソード電極１７を直接的に接続することができるため
に、ＨＢＴとダイオードと直接に接続ができる。このこ
とにより、絶縁領域１３を形成して、素子分離する必要
がなくなり、半導体装置１の製造工程数が減少すると共
に、歩留まりが向上する。
【００４１】
【発明の効果】詳述したように本発明においては、ヘテ
ロバイポーラトランジスタの性能に影響を及ぼすことな
く、集積回路に必要な抵抗又はトランジスタを均一に製
作することができる。
ロバイポーラトランジスタの性能に影響を及ぼすことな
く、集積回路に必要な抵抗又はトランジスタを均一に製
作することができる。
【００４２】また、ヘテロバイポーラトランジスタの性
能に影響を及ぼすことなく、半導体装置の製造工程数を
減少させて、集積回路に必要な抵抗又はトランジスタを
均一に製作することができる。
能に影響を及ぼすことなく、半導体装置の製造工程数を
減少させて、集積回路に必要な抵抗又はトランジスタを
均一に製作することができる。
【図１】本発明の第１実施例に係るヘテロバイポーラト
ランジスタを有する半導体装置を示す断面図である。
ランジスタを有する半導体装置を示す断面図である。
【図２】（ａ）及び（ｂ）は、本発明の第１実施例に係
るヘテロバイポーラトランジスタを有する半導体装置の
製造方法を工程順に示す断面図である。
るヘテロバイポーラトランジスタを有する半導体装置の
製造方法を工程順に示す断面図である。
【図３】図２に続く工程を工程順に示した断面図であ
る。
る。
【図４】本発明の第２実施例に係るヘテロバイポーラト
ランジスタを有する半導体装置を示す断面図である。
ランジスタを有する半導体装置を示す断面図である。
【図５】本発明の第３実施例に係るヘテロバイポーラト
ランジスタを有する半導体装置を示す断面図である。
ランジスタを有する半導体装置を示す断面図である。
【図６】従来の第１の半導体装置を示す断面図である。
【図７】従来の第２の半導体装置を示す断面図である。
【図８】従来の第３の半導体装置を示す断面図である。
１、１００；半導体装置 ２、１０１；半絶縁性基板 ３、１０２；バッファ層 ４；ｎ型ＧａＡｓ層 ５；ｎ型ＡｌＧａＡｓ層 ６、１０３；サブコレクタ層 ７、１０４；コレクタ層 ８、１０５；ベース層 ９、１０６；エミッタ層 １０、１０７；キャップ層 １１、１０８；エミッタ電極 １２、１０９；ベース電極 １３、１１０；絶縁領域 １４、１１１；コレクタ電極 １５、１１４、１１５；抵抗電極 １６；凹部 １７、１１６；カソード電極 １８、１１２；層間絶縁膜 １９、１１７；アノード電極 １１３；金属膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/73 H01L 29/737 H01L 21/331 H01L 29/205 H01L 27/04 H01L 21/8222 H01L 27/06
Claims (6)
- 【請求項１】 半絶縁性基板の上にバッファ層、ｎ型Ｇ
ａＡｓ層、ｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓサブコレ
クタ層、コレクタ層、ベース層、エミッタ層及びキャッ
プ層を形成する工程と、前記キャップ層の上にエミッタ
電極を形成する工程と、前記エミッタ電極を残して前記
ベース層を露出させ、前記ベース層の上の両端側にベー
ス電極を形成する工程と、前記ベース電極を残して前記
サブコレクタ層を露出させ、前記サブコレクタ層側から
イオンを前記バッファ層に達する深さまで注入して絶縁
領域を形成して素子分離する工程と、コレクタ電極を前
記コレクタ層の両端側の前記サブコレクタ層上に形成す
る工程と、前記絶縁領域で分離され、前記コレクタ電極
が形成されていない側のサブコレクタ層の上に１対の抵
抗電極を形成する工程と、前記抵抗電極の間の前記サブ
コレクタ層を局部的に除去して凹部を形成し、前記Ａｌ
ＧａＡｓ層を露出させる工程と、を有することを特徴と
するヘテロバイポーラトランジスタを有する半導体装置
の製造方法。 - 【請求項２】 前記ＡｌＧａＡｓ層を露出させる工程の
後に、前記サブコレクタ層及びＡｌＧａＡｓ層の上に層
間絶縁膜を形成する工程と、前記エミッタ電極、コレク
タ電極及び抵抗電極のスルーホールを形成する工程と、
前記スルーホールを埋め込む配線層を形成する工程と、
を有することを特徴とする請求項１に記載のヘテロバイ
ポーラトランジスタを有する半導体装置の製造方法。 - 【請求項３】 半絶縁性基板の上にバッファ層、ｎ型Ｇ
ａＡｓ層、ｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓサブコレ
クタ層、コレクタ層、ベース層、エミッタ層及びキャッ
プ層を形成する工程と、前記キャップ層の上にエミッタ
電極を形成する工程と、前記エミッタ電極を残して前記
ベース層を露出させ、前記ベース層の上の両端側にベー
ス電極を形成する工程と、前記ベース電極を残して前記
サブコレクタ層を露出させ、前記サブコレクタ層側から
イオンを前記バッファ層に達する深さまで注入して絶縁
領域を形成して素子分離する工程と、コレクタ電極を前
記コレクタ層の両端側の前記サブコレクタ層上に形成す
る工程と、前記絶縁領域で分離され、前記コレクタ電極
が形成されていない側のサブコレクタ層の一部を除去し
て凹部を形成し、前記ＡｌＧａＡｓ層を露出させる工程
と、除去されずに残存するサブコレクタ層の上にカソー
ド電極を形成する工程と、前記サブコレクタ層及び凹部
の上に層間絶縁膜を形成する工程と、前記凹部に形成さ
れた層間絶縁膜を局部的に除去してアノード電極を形成
する工程と、を有することを特徴とするヘテロバイポー
ラトランジスタを有する半導体装置の製造方法。 - 【請求項４】 半絶縁性基板の上にバッファ層、ｎ型Ｇ
ａＡｓ層、ｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓサブコレ
クタ層、コレクタ層、ベース層、エミッタ層及びキャッ
プ層を形成する工程と、前記キャップ層の上にエミッタ
電極を形成する工程と、前記エミッタ電極を残して前記
ベース層を露出させ、前記ベース層の上の両端側にベー
ス電極を形成する工程と、前記ベース電極を残して前記
サブコレクタ層を露出させ、前記サブコレクタ層側から
イオンを前記バッファ層に達する深さまで注入して絶縁
領域を形成して素子分離する工程と、前記サブコレクタ
層の上の前記コレクタ層を挟む位置にコレクタ電極及び
第１の抵抗電極を形成すると共に、前記第１の抵抗電極
と対をなす第２の抵抗電極を前記コレクタ電極の反対側
に形成する工程と、前記抵抗電極の間の前記サブコレク
タ層を局部的に除去し、凹部を形成し、前記ＡｌＧａＡ
ｓ層を露出させる工程と、を有することを特徴とするヘ
テロバイポーラトランジスタを有する半導体装置の製造
方法。 - 【請求項５】 前記バッファ層、ｎ型ＧａＡｓ層、ｎ型
ＡｌＧａＡｓ層、サブコレクタ層、コレクタ層、ベース
層、エミッタ層及びキャップ層は、分子線エピタキシャ
ル成長法により形成されていることを特徴とする請求項
１、３又は４のいずれか１項に記載のヘテロバイポーラ
トランジスタを有する半導体装置の製造方法。 - 【請求項６】 前記バッファ層、ｎ型ＧａＡｓ層、ｎ型
ＡｌＧａＡｓ層、サブコレクタ層、コレクタ層、ベース
層、エミッタ層及びキャップ層は、有機金属化学的気相
成長法により形成されていることを特徴とする請求項
１、３又は４のいずれか１項に記載のヘテロバイポーラ
トランジスタを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755898A JP3235574B2 (ja) | 1998-11-09 | 1998-11-09 | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755898A JP3235574B2 (ja) | 1998-11-09 | 1998-11-09 | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150530A JP2000150530A (ja) | 2000-05-30 |
| JP3235574B2 true JP3235574B2 (ja) | 2001-12-04 |
Family
ID=18089607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31755898A Expired - Fee Related JP3235574B2 (ja) | 1998-11-09 | 1998-11-09 | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235574B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4933024B2 (ja) * | 2003-11-26 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2009289861A (ja) * | 2008-05-28 | 2009-12-10 | Sharp Corp | 半導体装置およびその製造方法 |
| JP6965819B2 (ja) * | 2018-04-23 | 2021-11-10 | 日本電信電話株式会社 | 集積回路およびその製造方法 |
-
1998
- 1998-11-09 JP JP31755898A patent/JP3235574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150530A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789643A (en) | Method of manufacturing a heterojunction bipolar transistor involving etch and refill | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| JP2001177060A (ja) | モノリシック集積回路装置及びその製造方法 | |
| US5097312A (en) | Heterojunction bipolar transistor and integration of same with field effect device | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US5757039A (en) | Collector up heterojunction bipolar transistor | |
| US20100187571A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7029965B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| EP0305121B1 (en) | Heterojunction bipolar transistor | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| KR950011786B1 (ko) | 헤테로접합형 화합물 반도체장치 및 그 제조방법 | |
| US7038244B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100205018B1 (ko) | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법 | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JP3042853B2 (ja) | 集積回路 | |
| JP2904981B2 (ja) | 半導体集積回路装置 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |