JPS63252475A - ヘテロ接合型バイポ−ラトランジスタ - Google Patents
ヘテロ接合型バイポ−ラトランジスタInfo
- Publication number
- JPS63252475A JPS63252475A JP8755987A JP8755987A JPS63252475A JP S63252475 A JPS63252475 A JP S63252475A JP 8755987 A JP8755987 A JP 8755987A JP 8755987 A JP8755987 A JP 8755987A JP S63252475 A JPS63252475 A JP S63252475A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合型バイポーラトランジスタに関す
る。
る。
本発明は、ヘテロ接合型バイポーラトランジスタにおい
て、ベース領域下部に接し且つコレクタ又はエミッタ領
域の活性領域に隣接するベース領域と同導電形不純物領
域を設けることによって、外部ベース抵抗を低減して高
周波特性を向上し、併せて容易に精度よく製造できるよ
うにしたものである。
て、ベース領域下部に接し且つコレクタ又はエミッタ領
域の活性領域に隣接するベース領域と同導電形不純物領
域を設けることによって、外部ベース抵抗を低減して高
周波特性を向上し、併せて容易に精度よく製造できるよ
うにしたものである。
ヘテロ接合型バイポーラトランジスタは、シリコンなど
によるホモ接合型バイポーラトランジスタが有する欠点
を克服することができるトランジスタである。即ち、エ
ミッタ（Ｅ）にＮｌＧａＡｓ、ベース（Ｂ）及びコレク
タ（Ｃ）にＧａＡｓを用いた場合のへテロ接合型バイポ
ーラトランジスタを例にとると、ベース中の多数キャリ
アである正孔は、Ｅ ８間のバンドギャップ差（ΔＥ
ｇ）のエネルギー障壁のためエミッタ中に拡散すること
ができず、ベース電流は減少し、エミッタからベースへ
の電子の注入効率が増加する。従って、ベース濃度を大
きくし、エミッタ濃度を小さくしても増中度（β−１ｃ
／Ｉｓ）を大きくすることができる。
によるホモ接合型バイポーラトランジスタが有する欠点
を克服することができるトランジスタである。即ち、エ
ミッタ（Ｅ）にＮｌＧａＡｓ、ベース（Ｂ）及びコレク
タ（Ｃ）にＧａＡｓを用いた場合のへテロ接合型バイポ
ーラトランジスタを例にとると、ベース中の多数キャリ
アである正孔は、Ｅ ８間のバンドギャップ差（ΔＥ
ｇ）のエネルギー障壁のためエミッタ中に拡散すること
ができず、ベース電流は減少し、エミッタからベースへ
の電子の注入効率が増加する。従って、ベース濃度を大
きくし、エミッタ濃度を小さくしても増中度（β−１ｃ
／Ｉｓ）を大きくすることができる。
これは高速性に関係するベース抵抗とＥ−Ｂ間接合容量
を小さくできることを意味し、シリコン・バイポーラト
ランジスタより高速であることが理論的にも実験的にも
示されている。第３図及び第４図は従来のへテロ接合型
バイポーラトランジスタの例を示す。第３図の例では、
ｎ”−ＧａＡｓ基板（１）上にコレクタ領域（２）とな
るｎ −ＧａＡｓＪｉｉ、ベース領域（３）となるｐ
−ＧａＡｓ層、エミッタ領域（４）となるｎ−ＭＧａＡ
ｓ層及びキー１’７１層（５）となる、ｎ＋−ＧａＡｓ
層を順次エピタキシャル成長した後、エミッタ領域を残
すようにｎ” −ＧａＡｓのキャップ層（５）をエツチ
ング除去し、ＳｉＯ２をマスクとして例えば）’Ｉｇを
イオン注入した後アニール処理によって外部ベース領域
（６）を形成して構成される。（７）はエミッタ電極、
（８）はベース電極、（９）はコレクタ電極である。
を小さくできることを意味し、シリコン・バイポーラト
ランジスタより高速であることが理論的にも実験的にも
示されている。第３図及び第４図は従来のへテロ接合型
バイポーラトランジスタの例を示す。第３図の例では、
ｎ”−ＧａＡｓ基板（１）上にコレクタ領域（２）とな
るｎ −ＧａＡｓＪｉｉ、ベース領域（３）となるｐ
−ＧａＡｓ層、エミッタ領域（４）となるｎ−ＭＧａＡ
ｓ層及びキー１’７１層（５）となる、ｎ＋−ＧａＡｓ
層を順次エピタキシャル成長した後、エミッタ領域を残
すようにｎ” −ＧａＡｓのキャップ層（５）をエツチ
ング除去し、ＳｉＯ２をマスクとして例えば）’Ｉｇを
イオン注入した後アニール処理によって外部ベース領域
（６）を形成して構成される。（７）はエミッタ電極、
（８）はベース電極、（９）はコレクタ電極である。
第４図の例はｎ” −ＧａＡｓ基板１）上にコレクタ領
域（２）となるｎ −ＧａＡｓ層、ベース領域（３）と
なるｐ−ＧａＡｓ層、エミッタ領域（４）となるｎ
ＭＧａＡｓ層及びキャップ層（５）となるｎ −ＧａＡ
ｓ層をエピタキシャル成長した後、エミッタ領域を残す
ようにｎ” −ＧａＡｓのキャップ層（５）及びｎ”−
ＧａＡｓのエミッタ領域（４）をメサエッチングして、
電極取出の外部ベース領域を臨ましめ、次でエミッタ電
極（７）、ベース電極（８）及びコレクタ電極（９）を
形成して構成される。
域（２）となるｎ −ＧａＡｓ層、ベース領域（３）と
なるｐ−ＧａＡｓ層、エミッタ領域（４）となるｎ
ＭＧａＡｓ層及びキャップ層（５）となるｎ −ＧａＡ
ｓ層をエピタキシャル成長した後、エミッタ領域を残す
ようにｎ” −ＧａＡｓのキャップ層（５）及びｎ”−
ＧａＡｓのエミッタ領域（４）をメサエッチングして、
電極取出の外部ベース領域を臨ましめ、次でエミッタ電
極（７）、ベース電極（８）及びコレクタ電極（９）を
形成して構成される。
ヘテロ接合型バイポーラトランジスタにおいて、外部ベ
ース抵抗を小さくすることは高周波特性を良くする為に
必要なことである。しかるに、上述の第３図の場合即ち
ベース領域（３）及びエミッタ領域（４）をエピタキシ
ャル成長した後、イオン注入して外部ベース領域（６）
を形成する方法では、イオン注入後のアニールの熱処理
で活性領域の再分布が生じ、またエミッタ領域（４）を
横切る為に深いイオン注入層を必要とする等の問題があ
った。又、第４図のイオン注入を行わずにメサエッチン
グでベース領域（３）の一部即ち外部ベース領域を臨ま
しめる場合には、エツチングの終点制御が難かしいこと
、外部ベース抵抗が大きい等の問題点があった。
ース抵抗を小さくすることは高周波特性を良くする為に
必要なことである。しかるに、上述の第３図の場合即ち
ベース領域（３）及びエミッタ領域（４）をエピタキシ
ャル成長した後、イオン注入して外部ベース領域（６）
を形成する方法では、イオン注入後のアニールの熱処理
で活性領域の再分布が生じ、またエミッタ領域（４）を
横切る為に深いイオン注入層を必要とする等の問題があ
った。又、第４図のイオン注入を行わずにメサエッチン
グでベース領域（３）の一部即ち外部ベース領域を臨ま
しめる場合には、エツチングの終点制御が難かしいこと
、外部ベース抵抗が大きい等の問題点があった。
本発明は、上述の点に鑑み、外部ベース抵抗を小さくし
て高周波特性を向上し、しかも容易且つ精度よく製造で
きるヘテロ接合型バイポーラトランジスタを提供するも
のである。
て高周波特性を向上し、しかも容易且つ精度よく製造で
きるヘテロ接合型バイポーラトランジスタを提供するも
のである。
本発明は、ベース領域のバンドギャップよりエミッタ領
域のバンドギャップが大であるヘテロ接合型バイポーラ
トランジスタにおいて、ベース領域の下部に接しかつコ
レクタ領域又はエミッタ領域の活性領域に隣接するベー
ス領域と同導電形の不純物領域を形成して構成する。
域のバンドギャップが大であるヘテロ接合型バイポーラ
トランジスタにおいて、ベース領域の下部に接しかつコ
レクタ領域又はエミッタ領域の活性領域に隣接するベー
ス領域と同導電形の不純物領域を形成して構成する。
ベース領域の下部に接してベース領域と同導電形の不純
物領域が設けられることによって、この不純物領域が所
謂外部ベース領域として作用し、外部ベース抵抗が小さ
くなる。
物領域が設けられることによって、この不純物領域が所
謂外部ベース領域として作用し、外部ベース抵抗が小さ
くなる。
この不純物領域はベース領域、エミッタ領域（又はコレ
クタ領域）のエピタキシャル成長の前に形成される。こ
のため、従来の外部ベース領域をイオン注入で形成した
場合のようなベース、エミッタ（又はコレクタ）の不純
物の再分布は抑えられる。
クタ領域）のエピタキシャル成長の前に形成される。こ
のため、従来の外部ベース領域をイオン注入で形成した
場合のようなベース、エミッタ（又はコレクタ）の不純
物の再分布は抑えられる。
また、メサ型構造とするためにメサエッチングして外部
ベース部を臨ましめる場合にも不純物領域が設けられて
いるために、エツチングの終点制御が容易となる。
ベース部を臨ましめる場合にも不純物領域が設けられて
いるために、エツチングの終点制御が容易となる。
以下、第１図を参照して本発明によるヘテロ接合型バイ
ポーラトランジスタの実施例をその製法と共に説明する
。この例はｎｐｎ型のシングル・ヘテロ接合バイポーラ
トランジスタである。
ポーラトランジスタの実施例をその製法と共に説明する
。この例はｎｐｎ型のシングル・ヘテロ接合バイポーラ
トランジスタである。
先ず、第１図Ａに示すようにコレクタ電極取出用となる
ｎ” −ＧａＡｓ基板（１）上にコレクタ領域（２）と
なるｎ −ＧａＡｓ層をエピタキシャル成長する。
ｎ” −ＧａＡｓ基板（１）上にコレクタ領域（２）と
なるｎ −ＧａＡｓ層をエピタキシャル成長する。
次に、第１図Ｂに示すようにコレクタ領域（２）の表面
にその活性領域（２ａ）を残して例えばＭｇ、 Ｚｎ等
のｐ形不純物を選択的にイオン注入して外部ベース領域
として作用するｐ形不純物領域（ＩＩ）を形成する０次
に、第１図Ｃに示すようにコレクタ領域（２）の活性領
域（２ａ）及び不純物領域（１１）を含む全面上にベー
ス領域（３）となるｐ −ＧａＡｓ層、エミッタ領域（
４）となるｎ ＡｅＧａＡｓ層及びキャップ層（５）
となるｎ” −ＧａＡｓ層を順次エピタキシャル成長す
る。
にその活性領域（２ａ）を残して例えばＭｇ、 Ｚｎ等
のｐ形不純物を選択的にイオン注入して外部ベース領域
として作用するｐ形不純物領域（ＩＩ）を形成する０次
に、第１図Ｃに示すようにコレクタ領域（２）の活性領
域（２ａ）及び不純物領域（１１）を含む全面上にベー
ス領域（３）となるｐ −ＧａＡｓ層、エミッタ領域（
４）となるｎ ＡｅＧａＡｓ層及びキャップ層（５）
となるｎ” −ＧａＡｓ層を順次エピタキシャル成長す
る。
次に、第１図りに示すようにエミ・ツタ領域を残すよう
にキャップ層（５）及びエミッタ領域（４）をメサエッ
チングし、ベース領域（３）の−郡部ち外部ベース領域
を臨ましめる。この例ではエミッタ領域（４）の＠ｄ２
はコレクタ領域（２）の活性領域（２ａ）の幅６１以上
に形成している。しかる後、キャップ層（５）の上面及
び基板（１）の裏面に夫々例えばＡｕＧｅ／Ｎｉによる
エミッタ電極（７）及びコレクタ電極（９）を形成し、
外部ベース領域上に例えばＴｉ／ Ｐｔ／ Ａｕによる
ベース電極（８）を形成して目的のへテロ接合型バイポ
ーラトランジスタ（１２）を得る。
にキャップ層（５）及びエミッタ領域（４）をメサエッ
チングし、ベース領域（３）の−郡部ち外部ベース領域
を臨ましめる。この例ではエミッタ領域（４）の＠ｄ２
はコレクタ領域（２）の活性領域（２ａ）の幅６１以上
に形成している。しかる後、キャップ層（５）の上面及
び基板（１）の裏面に夫々例えばＡｕＧｅ／Ｎｉによる
エミッタ電極（７）及びコレクタ電極（９）を形成し、
外部ベース領域上に例えばＴｉ／ Ｐｔ／ Ａｕによる
ベース電極（８）を形成して目的のへテロ接合型バイポ
ーラトランジスタ（１２）を得る。
かかる構成によれば、ベース領域（３）下にこれと同導
電形の外部ベース領域として作用する不純物領域（１１
）を形成したことにより、メサ型構造のへテロ接合型バ
イポーラトランジスタにおいてその外部ベース抵抗を小
さくすることができ、高周波特性を向上することができ
る。又、ＩＣの高密度化に伴って活性領域の＠ｄ １を
小ならしめていった場合においても、エミッタ領域（４
）の＠ｄ２を活性領域（２ａ）の幅ｄ１より大となして
おけばエミッタ電極（７）とのコンタクト抵抗を小さく
することができ、高周波特性の劣化を回避することがで
きる。
電形の外部ベース領域として作用する不純物領域（１１
）を形成したことにより、メサ型構造のへテロ接合型バ
イポーラトランジスタにおいてその外部ベース抵抗を小
さくすることができ、高周波特性を向上することができ
る。又、ＩＣの高密度化に伴って活性領域の＠ｄ １を
小ならしめていった場合においても、エミッタ領域（４
）の＠ｄ２を活性領域（２ａ）の幅ｄ１より大となして
おけばエミッタ電極（７）とのコンタクト抵抗を小さく
することができ、高周波特性の劣化を回避することがで
きる。
そして不純物領域（１１）をイオン注入法で形成した後
にベース領域（３）、エミッタ領域（４）等をエピタキ
シャル成長するので、その後のベース、エミッタの不純
物の再分布は抑えられる。即ち、従来（第３図）のよう
な外部ベース領域を形成したときの（すなわちイオン注
入し、その後活性化のための熱処理時での）ベース、エ
ミッタの不純物の再分布は生じない。又不純物領域（１
１）の形成に際して深いイオン注入層を必要とせず浅い
イオン注入層で済むので、ドーパントとして重い元素例
えばＺｎを用いる侍とができる。さらに、エミッタ領域
（４）をメサエッチングする場合に、ベース領域（３）
下に不純物領域（１１）を有するためにエツチングの終
点制御が容易となる。
にベース領域（３）、エミッタ領域（４）等をエピタキ
シャル成長するので、その後のベース、エミッタの不純
物の再分布は抑えられる。即ち、従来（第３図）のよう
な外部ベース領域を形成したときの（すなわちイオン注
入し、その後活性化のための熱処理時での）ベース、エ
ミッタの不純物の再分布は生じない。又不純物領域（１
１）の形成に際して深いイオン注入層を必要とせず浅い
イオン注入層で済むので、ドーパントとして重い元素例
えばＺｎを用いる侍とができる。さらに、エミッタ領域
（４）をメサエッチングする場合に、ベース領域（３）
下に不純物領域（１１）を有するためにエツチングの終
点制御が容易となる。
尚、上例においては、半導体材料としてはＭＧａＡｓ／
ＧａＡｓ系を用いたが、これに限らず、ヘテロ接合を形
成するものであれば他の半導体材料の系を用いることも
できる。
ＧａＡｓ系を用いたが、これに限らず、ヘテロ接合を形
成するものであれば他の半導体材料の系を用いることも
できる。
また、第１図Ｂのイオン注入のドーパントとしては、ベ
ース領域（３）と同じ導電形の不純物領域（１１）を形
成するものであればいずれでもよい。
ース領域（３）と同じ導電形の不純物領域（１１）を形
成するものであればいずれでもよい。
また、上例ではシングル・ヘテロ接合バイポーラトラン
ジスタに適用したが、コレクタ領域（２）を広バンドギ
ャップとしたダブル・ヘテロ接合バイポーラトランジス
タに適用することもできる。また、ＩＣ（集積回路）に
適用する場合には半絶縁性ＧａＡｓ基板の表面にコレク
タ電極取出用のｎ＋−ＧａＡｓ層（１１を全面イオン注
入によって、または選択イオン注入によって形成し、し
かる後、その上にコレクタ領域（２）となるｎ Ｇａ
ＡｓＪｔｉ ｓベース領域（３）となるｐ −ＧａＡｓ
層、エミッタ領域（４）となるｎ−ＭＧａＡｓｊｉｆ及
びキャップ層（５）となるｎ”−ＧａＡｓ層を順次エピ
タキシャル成長させて製作することができる。
ジスタに適用したが、コレクタ領域（２）を広バンドギ
ャップとしたダブル・ヘテロ接合バイポーラトランジス
タに適用することもできる。また、ＩＣ（集積回路）に
適用する場合には半絶縁性ＧａＡｓ基板の表面にコレク
タ電極取出用のｎ＋−ＧａＡｓ層（１１を全面イオン注
入によって、または選択イオン注入によって形成し、し
かる後、その上にコレクタ領域（２）となるｎ Ｇａ
ＡｓＪｔｉ ｓベース領域（３）となるｐ −ＧａＡｓ
層、エミッタ領域（４）となるｎ−ＭＧａＡｓｊｉｆ及
びキャップ層（５）となるｎ”−ＧａＡｓ層を順次エピ
タキシャル成長させて製作することができる。
上例ではエミッタトップ型のへテロ接合バイポーラトラ
ンジスタに適用したが、エミッタとコレクタを逆にした
コレクタトップ型のへテロ接合バイポーラトランジスタ
にも適用できる。さらに、製法としては、第２図に示す
ようにイオン注入により不純物領域（１１）を形成した
後、ＳｉＮ又は５ｉ０２等のマスク（１３）を用いてベ
ース領域（３）、エミッタ領域（４）及びキャップ層（
５）を選択的に成長させてもよい。
ンジスタに適用したが、エミッタとコレクタを逆にした
コレクタトップ型のへテロ接合バイポーラトランジスタ
にも適用できる。さらに、製法としては、第２図に示す
ようにイオン注入により不純物領域（１１）を形成した
後、ＳｉＮ又は５ｉ０２等のマスク（１３）を用いてベ
ース領域（３）、エミッタ領域（４）及びキャップ層（
５）を選択的に成長させてもよい。
本発明によれば、ベース領域の下方に接し、かつコレク
タ領域又はエミッタ領域の活性領域に隣接してベース領
域と同導電形の不純物領域を設けることによって、外部
ベース抵抗が小さくなり、高周波特性の良いヘテロ接合
型バイポーラトランジスタを提供することができる。
タ領域又はエミッタ領域の活性領域に隣接してベース領
域と同導電形の不純物領域を設けることによって、外部
ベース抵抗が小さくなり、高周波特性の良いヘテロ接合
型バイポーラトランジスタを提供することができる。
そして、製造に際して、不純物領域はベース領域、エミ
ッタ領域（又はコレクタ領域）のエピタキシャル成長前
に形成されるため、ベース、エミッタ（又はコレクタ）
の不純物の再分布を抑えることができる。又、不純物領
域をイオン注入法で形成する場合には浅いイオン注入層
で済み、イオン注入エネルギー、イオン注入のイオン種
の選択の自由度が大きくなる。さらにメサエッチングし
て外部ベース部を臨ましめる場合にはベース領域下部に
不純物領域が設けられているためそのエツチングの終点
制御が容易となる。従って、この種のへテロ接合型バイ
ポーラトランジスタを精度よく製作することができる。
ッタ領域（又はコレクタ領域）のエピタキシャル成長前
に形成されるため、ベース、エミッタ（又はコレクタ）
の不純物の再分布を抑えることができる。又、不純物領
域をイオン注入法で形成する場合には浅いイオン注入層
で済み、イオン注入エネルギー、イオン注入のイオン種
の選択の自由度が大きくなる。さらにメサエッチングし
て外部ベース部を臨ましめる場合にはベース領域下部に
不純物領域が設けられているためそのエツチングの終点
制御が容易となる。従って、この種のへテロ接合型バイ
ポーラトランジスタを精度よく製作することができる。
第１図Ａ−Ｄは本発明によるヘテロ接合型バイポーラト
ランジスタの製造工程順の断面図、第２図は本発明に係
るヘテロ接合型バイポーラトランジスタの製法例を示す
断面図、第３図及び第４図は夫々従来のへテロ接合型バ
イポーラトランジスタの例を示す断面図である。
ランジスタの製造工程順の断面図、第２図は本発明に係
るヘテロ接合型バイポーラトランジスタの製法例を示す
断面図、第３図及び第４図は夫々従来のへテロ接合型バ
イポーラトランジスタの例を示す断面図である。
Claims (1)
- ベース領域のバンドギャップよりエミッタ領域のバンド
ギャツプが大であるヘテロ接合型バイポーラトランジス
タにおいて、上記ベース領域下部に接し、かつコレクタ
領域又はエミッタ領域の活性領域に隣接する上記ベース
領域と同導電形の不純物領域を有して成るヘテロ接合型
バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8755987A JPS63252475A (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合型バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8755987A JPS63252475A (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合型バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252475A true JPS63252475A (ja) | 1988-10-19 |
Family
ID=13918347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8755987A Pending JPS63252475A (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合型バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229197B1 (en) * | 1993-04-30 | 2001-05-08 | Texas Instruments Incorporated | Epitaxial overgrowth method and devices |
-
1987
- 1987-04-09 JP JP8755987A patent/JPS63252475A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229197B1 (en) * | 1993-04-30 | 2001-05-08 | Texas Instruments Incorporated | Epitaxial overgrowth method and devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789643A (en) | Method of manufacturing a heterojunction bipolar transistor involving etch and refill | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0194197B1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| KR950014277B1 (ko) | 헤테로 접합형 바이폴러트랜지스터 | |
| JPH01175265A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JPS61137364A (ja) | 半導体装置 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS62221151A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0812911B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0666420B2 (ja) | 半導体集積回路装置及びその製造方法 |