JPH0611059B2 - ヘテロ接合バイポ−ラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタ及びその製造方法Info
- Publication number
- JPH0611059B2 JPH0611059B2 JP24061686A JP24061686A JPH0611059B2 JP H0611059 B2 JPH0611059 B2 JP H0611059B2 JP 24061686 A JP24061686 A JP 24061686A JP 24061686 A JP24061686 A JP 24061686A JP H0611059 B2 JPH0611059 B2 JP H0611059B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタ及びその製
造方法に関する。
造方法に関する。
近年の半導体の結晶成長技術の進展に伴って、優れた電
流駆動能力及び高速又は高周波特性に優れたヘテロ接合
バイポーラトランジスタの研究開発が盛んに行われてい
る。このようなヘテロ接合バイポーラトランジスタにお
いて、高速又は高周波特性を表わす１つの指標として最
大発振周波数maxがあり、これは次式で表わされる。
流駆動能力及び高速又は高周波特性に優れたヘテロ接合
バイポーラトランジスタの研究開発が盛んに行われてい
る。このようなヘテロ接合バイポーラトランジスタにお
いて、高速又は高周波特性を表わす１つの指標として最
大発振周波数maxがあり、これは次式で表わされる。
ここで、Ｔは電流利得遮断周波数、ＲＢはベース抵
抗、ＣＢＣは能動領域のベース・コレクタ接合量、Ｃｂ
ｃはベース・コレクタ接合の能動領域以外の部分の寄生
容量である。式(1)から分かるように、maxを増加して
ヘテロ接合バイポーラトランジスタの高速又は高周波特
性を向上するには、ベース・コレクタ接合の寄生容量Ｃ
ｂｃを低減する必要がある。
抗、ＣＢＣは能動領域のベース・コレクタ接合量、Ｃｂ
ｃはベース・コレクタ接合の能動領域以外の部分の寄生
容量である。式(1)から分かるように、maxを増加して
ヘテロ接合バイポーラトランジスタの高速又は高周波特
性を向上するには、ベース・コレクタ接合の寄生容量Ｃ
ｂｃを低減する必要がある。
従来のトランジスタは、ベース層の引出し部分の下に選
択的に高エネルギーで酸素イオンなどを注入しベース・
コレクタ接合部を半絶縁化することによりベース・コレ
クタ接合の寄生容量Ｂｂｃを低減していた。
択的に高エネルギーで酸素イオンなどを注入しベース・
コレクタ接合部を半絶縁化することによりベース・コレ
クタ接合の寄生容量Ｂｂｃを低減していた。
第５図は従来のヘテロ接合バイポーラトランジスタの一
例の断面図である。
例の断面図である。
この従来例は、裏面に金属層８を有する半絶縁性基板１
上にGaAsのコレクタ層２、GaAsのベース層３及びAlGaAs
のエミッタ層４を順次設け、更にベース・コレクタ接合
の寄生容量Ｃｂｃを低減するために選択的に酸素イオン
を注入して形成した酸素注入層１０からなる半絶縁層
を、ベース引出し電極部分の下のベース・コレクタ接合
部分に設けている。
上にGaAsのコレクタ層２、GaAsのベース層３及びAlGaAs
のエミッタ層４を順次設け、更にベース・コレクタ接合
の寄生容量Ｃｂｃを低減するために選択的に酸素イオン
を注入して形成した酸素注入層１０からなる半絶縁層
を、ベース引出し電極部分の下のベース・コレクタ接合
部分に設けている。
しかし上述した従来のヘテロ接合バイポーラトランジス
タは、ベース層３上から酸素イオンを注入して半絶縁性
の酸素注入層１０を形成するので、このときベース層３
に結晶欠陥を形成しこれが熱処理を行った後でも一部残
ってしまい、ベース層３のキャリアはトラップされて、
その結果ベース抵抗ＲＢが大幅に増大する。このため、
式(1)に示すように、Ｃｂｃを低減してもベース抵抗Ｒ
Ｂが増大することにより低減効果が相殺されて高速又は
高周波特性の大幅な改善が期待できないという欠点があ
った。
タは、ベース層３上から酸素イオンを注入して半絶縁性
の酸素注入層１０を形成するので、このときベース層３
に結晶欠陥を形成しこれが熱処理を行った後でも一部残
ってしまい、ベース層３のキャリアはトラップされて、
その結果ベース抵抗ＲＢが大幅に増大する。このため、
式(1)に示すように、Ｃｂｃを低減してもベース抵抗Ｒ
Ｂが増大することにより低減効果が相殺されて高速又は
高周波特性の大幅な改善が期待できないという欠点があ
った。
本発明の目的は、ベース抵抗ＲＢを増大せずにベース・
コレクタ接合の寄生容量を大幅に低減し高速又は高周波
特性の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
コレクタ接合の寄生容量を大幅に低減し高速又は高周波
特性の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
本発明のヘテロ接合バイポーラトランジスタは、半絶縁
性基板上に第１導電型のコレクタ層、第２導電型のベー
ス層及び第１導電型のエミッタ層を順次堆積し該エミッ
タ層上にエミッタ電極を、該ベース層上にベース電極を
設けてなるヘテロ接合バイポーラトランジスタにおい
て、前記ベース電極直下のコレクタ層を選択的に除去し
て前記ベース及びコレクタ層の接合面積を低減して成
る。
性基板上に第１導電型のコレクタ層、第２導電型のベー
ス層及び第１導電型のエミッタ層を順次堆積し該エミッ
タ層上にエミッタ電極を、該ベース層上にベース電極を
設けてなるヘテロ接合バイポーラトランジスタにおい
て、前記ベース電極直下のコレクタ層を選択的に除去し
て前記ベース及びコレクタ層の接合面積を低減して成
る。
本発明のヘテロ接合バイポーラトランジスタの製造方法
は、半絶縁性基板上に第１導電型のコレクタ層、第２導
電型のベース層及び第１導電型のエミッタ層を順次堆積
し前記エミッタ層上にエミッタ電極を、前記ベース層上
にベース電極を設けてなるヘテロ接合バイポーラトラン
ジスタの製造方法において、前記エミッタ層上に所定の
パターンの前記エミッタ電極を形成する工程及び前記ベ
ース電極直下のコレクタ層を選択的に除去する工程を含
む前記ベース及びコレクタ層の接合面積を低減して成
る。
は、半絶縁性基板上に第１導電型のコレクタ層、第２導
電型のベース層及び第１導電型のエミッタ層を順次堆積
し前記エミッタ層上にエミッタ電極を、前記ベース層上
にベース電極を設けてなるヘテロ接合バイポーラトラン
ジスタの製造方法において、前記エミッタ層上に所定の
パターンの前記エミッタ電極を形成する工程及び前記ベ
ース電極直下のコレクタ層を選択的に除去する工程を含
む前記ベース及びコレクタ層の接合面積を低減して成
る。
本発明では、ベース層の引出し部分の下のコレクタ層を
選択的に除去するので、ベース抵抗を増大せずにベース
・コレクタ接合の寄生の容量を大幅に低減して、ヘテロ
接合バイポーラトランジスタの高速又は高周波特性を非
常に改善できる。
選択的に除去するので、ベース抵抗を増大せずにベース
・コレクタ接合の寄生の容量を大幅に低減して、ヘテロ
接合バイポーラトランジスタの高速又は高周波特性を非
常に改善できる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のヘテロ接合バイポーラトランジスタの
第１の実施例の断面図である。
第１の実施例の断面図である。
この実施例は、裏面に金属層８ａを備えたGaAsの半絶縁
性基板１ａの上にｎ−GaAs材料からなるコレクタ層２
ａ，Ｐ−GaAs材料からなるベース層３ａ及びｎ−AlGaAs
材料からなるエミッタ層４ａを設け、AuGeからなるエミ
ッタ電極５ａ，AuZnからなるベース電極６ａ及びコレク
タ電極７ａ，をそれぞれエミッタ、ベース及びコレクタ
層の表面に設け、更にベース層の引出し部分の下の金属
層８ａ，半絶縁性基板１ａ及びコレクタ層２ａを除去し
て、ベース抵抗の増大を伴わずにベース・エミッタ接合
の寄生容量を大幅に低減した構造になっている。
性基板１ａの上にｎ−GaAs材料からなるコレクタ層２
ａ，Ｐ−GaAs材料からなるベース層３ａ及びｎ−AlGaAs
材料からなるエミッタ層４ａを設け、AuGeからなるエミ
ッタ電極５ａ，AuZnからなるベース電極６ａ及びコレク
タ電極７ａ，をそれぞれエミッタ、ベース及びコレクタ
層の表面に設け、更にベース層の引出し部分の下の金属
層８ａ，半絶縁性基板１ａ及びコレクタ層２ａを除去し
て、ベース抵抗の増大を伴わずにベース・エミッタ接合
の寄生容量を大幅に低減した構造になっている。
第２図は本発明のヘテロ接合バイポーラトランジスタの
第２の実施例の断面図である。
第２の実施例の断面図である。
この実施例は、第１の実施例とちがって、エミッタ電極
５ｂ及びベース電極６ｂだけが表面に設けられ、コレク
タ電極７ｂは半絶縁性基板１ｂの裏面側からコンタクト
ホールを開孔して設けている。
５ｂ及びベース電極６ｂだけが表面に設けられ、コレク
タ電極７ｂは半絶縁性基板１ｂの裏面側からコンタクト
ホールを開孔して設けている。
第３図(a)〜(c)は本発明のヘテロ接合バイポーラトラン
ジスタの製造方法の第１の実施例を説明するための工程
順に示した半導体チップの断面図である。
ジスタの製造方法の第１の実施例を説明するための工程
順に示した半導体チップの断面図である。
この実施例は、先ず、第３図(a)に示すように、GaAsの
半絶縁性基板１ａの上にｎ−GaAs層からなるコレクタ層
２ａ，ｐ−GaAs層からなるベース層３ａ及びｎ−AlGaAs
層からなるエミッタ層４を順次形成する。
半絶縁性基板１ａの上にｎ−GaAs層からなるコレクタ層
２ａ，ｐ−GaAs層からなるベース層３ａ及びｎ−AlGaAs
層からなるエミッタ層４を順次形成する。
次に、第３図(b)に示すように、AuGeからなるエミッタ
電極５ａを形成した後に、エッチングによってベース層
３ａの表面を露出してAuZnからなるベース電極６ａを形
成し、更に、エッチングによってコレクタ層２ａの表面
を露出してAuGeからなるコレクタ電極７ａを形成する。
電極５ａを形成した後に、エッチングによってベース層
３ａの表面を露出してAuZnからなるベース電極６ａを形
成し、更に、エッチングによってコレクタ層２ａの表面
を露出してAuGeからなるコレクタ電極７ａを形成する。
次に、第３図(c)に示すように、半絶縁性基板１ａを裏
面研磨した後に、裏面の金属層８ａと所定のパターンの
ホトレジスト膜９ａを順次形成してホトレジスト膜９ａ
をマスクとして金属層８ａ，半絶縁性基板１ａ及びコレ
クタ層２ａを順次エッチングして金属層８ａからベース
層３ａの裏面に達する貫通孔（以降バイアホールと称
す）を形成してベース電極６ａの下のコレクタ層２ａを
除去する。
面研磨した後に、裏面の金属層８ａと所定のパターンの
ホトレジスト膜９ａを順次形成してホトレジスト膜９ａ
をマスクとして金属層８ａ，半絶縁性基板１ａ及びコレ
クタ層２ａを順次エッチングして金属層８ａからベース
層３ａの裏面に達する貫通孔（以降バイアホールと称
す）を形成してベース電極６ａの下のコレクタ層２ａを
除去する。
最後に、ホトレジスト膜９ａを除去すれば、第１図に示
すようなヘテロ接合バイポーラトランジスタが出来る。
すようなヘテロ接合バイポーラトランジスタが出来る。
第４図(a)〜(c)は本発明のヘテロ接合バイポーラトラン
ジスタの製造方法の第２の実施例を説明するための工程
順に示した半導体チップの断面図である。
ジスタの製造方法の第２の実施例を説明するための工程
順に示した半導体チップの断面図である。
この実施例は、先ず、第４図(a)に示すように、GaAsの
半絶縁性基板１ｂの上にｎ−GaAs層からなるコレクタ２
ｂ，ｐ−GaAs層からなるベース層３ｂ及びｎ−AlGaAs層
からなるエミッタ層４ｂを順次形成する。
半絶縁性基板１ｂの上にｎ−GaAs層からなるコレクタ２
ｂ，ｐ−GaAs層からなるベース層３ｂ及びｎ−AlGaAs層
からなるエミッタ層４ｂを順次形成する。
次に、第４図(b)に示すように、AuGeからなるエミッタ
電極５ｂを形成した後にエッチングによてベース層３ｂ
の表面を露出し、AuZnからなるベース電極６ｂを形成す
る。
電極５ｂを形成した後にエッチングによてベース層３ｂ
の表面を露出し、AuZnからなるベース電極６ｂを形成す
る。
次に、第４図(c)に示すように、半絶縁性基板１ｂの裏
面を研磨した後に選択的にエッチングして半絶縁性基板
１ｂの裏面側からコレクタ層２ｂに達するコンタクトホ
ールを形成してコレクタ層２ｂの裏面を露出させ、AuGe
からなるコレクタ電極７ｂ形成しその後に所定のパター
ンのホトレジスト膜９ｂを形成してこれをマスクとして
半絶縁性基板１ｂの裏面側からベース層の裏面に達する
寄生容量低減用のバイアホールをエッチングにより形成
する。
面を研磨した後に選択的にエッチングして半絶縁性基板
１ｂの裏面側からコレクタ層２ｂに達するコンタクトホ
ールを形成してコレクタ層２ｂの裏面を露出させ、AuGe
からなるコレクタ電極７ｂ形成しその後に所定のパター
ンのホトレジスト膜９ｂを形成してこれをマスクとして
半絶縁性基板１ｂの裏面側からベース層の裏面に達する
寄生容量低減用のバイアホールをエッチングにより形成
する。
最後に、ホトレジスト膜９ｂを除去すれば、第２図に示
すようなヘテロ接合バイポーラトランジスタが得られ
る。
すようなヘテロ接合バイポーラトランジスタが得られ
る。
以上説明したように本発明は、少くとも表面にベース電
極が設けられたベース層の引出し部分の下のコレクタ層
を除去することによって、従来の方法のように酸素イオ
ンを注入してベース・コレクタ接合の界面に半絶縁性の
層を形成する場合に比べて低コストで、しかもベース抵
抗を増大させることなくベース・コレクタ接合の寄生容
量を低減した高速又は高周波特性の優れたヘテロ接合バ
イポーラトランジスタを実現することが出来るという効
果がある。
極が設けられたベース層の引出し部分の下のコレクタ層
を除去することによって、従来の方法のように酸素イオ
ンを注入してベース・コレクタ接合の界面に半絶縁性の
層を形成する場合に比べて低コストで、しかもベース抵
抗を増大させることなくベース・コレクタ接合の寄生容
量を低減した高速又は高周波特性の優れたヘテロ接合バ
イポーラトランジスタを実現することが出来るという効
果がある。
第１図及び第２図はそれぞれ本発明のヘテロ接合バイポ
ーラトランジスタの第１及び第２の実施例の断面図、第
３図及び第４図(a)〜(c)はそれぞれ本発明のヘテロ接合
バイポーラトランジスタの製造方法の第１及び第２の実
施例を説明するための工程順に示した半導体チップの断
面図、第５図は従来のヘテロ接合バイポーラトランジス
タの一例の断面図である。 １，１ａ，１ｂ……半絶縁性基板、２，２ａ，２ｂ……
コレクタ層、３，３ａ，３ｂ……ベース層、４，４ａ，
４ｂ……エミッタ層、５，５ａ，５ｂ……エミッタ電
極、６，６ａ，６ｂ……ベース電極、７，７ａ，７ｂ…
…コレクタ電極、８，８ａ……金属層、９ａ，９ｂ……
ホトレジスト膜、１０……酸素注入層。
ーラトランジスタの第１及び第２の実施例の断面図、第
３図及び第４図(a)〜(c)はそれぞれ本発明のヘテロ接合
バイポーラトランジスタの製造方法の第１及び第２の実
施例を説明するための工程順に示した半導体チップの断
面図、第５図は従来のヘテロ接合バイポーラトランジス
タの一例の断面図である。 １，１ａ，１ｂ……半絶縁性基板、２，２ａ，２ｂ……
コレクタ層、３，３ａ，３ｂ……ベース層、４，４ａ，
４ｂ……エミッタ層、５，５ａ，５ｂ……エミッタ電
極、６，６ａ，６ｂ……ベース電極、７，７ａ，７ｂ…
…コレクタ電極、８，８ａ……金属層、９ａ，９ｂ……
ホトレジスト膜、１０……酸素注入層。
Claims (2)
- 【請求項１】半絶縁性基板上に第１導電型のコレクタ
層、第２導電型のベース層及び第１導電型のエミッタ層
を順次堆積し該エミッタ層上にエミッタ電極を、該ベー
ス層上にベース電極を設けてなるヘテロ接合バイパーラ
トランジスタにおいて、前記ベース電極直下のコレクタ
層を選択的に除去して前記ベース及びコレクタ層の接合
面積を低減したことを特徴とするヘテロ接合バイポーラ
トランジスタ。 - 【請求項２】半絶縁性基板上に第１導電型のコレクタ
層、第２導電型のベース層及び第１導電型のエミッタ層
を順次堆積し前記エミッタ層上にエミッタ電極を、前記
ベース層上にベース電極を設けてなるヘテロ接合バイポ
ーラトランジスタの製造方法において、前記エミッタ層
上に所定のパターンの前記エミッタ電極を形成する工程
及び前記ベース電極直下のコレクタ層を選択的に除去す
る工程を含み前記ベース及びコレクタ層の接合面積を低
減したことを特徴とするヘテロ接合バイポーラトランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24061686A JPH0611059B2 (ja) | 1986-10-08 | 1986-10-08 | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24061686A JPH0611059B2 (ja) | 1986-10-08 | 1986-10-08 | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394678A JPS6394678A (ja) | 1988-04-25 |
| JPH0611059B2 true JPH0611059B2 (ja) | 1994-02-09 |
Family
ID=17062147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24061686A Expired - Lifetime JPH0611059B2 (ja) | 1986-10-08 | 1986-10-08 | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611059B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957875A (en) * | 1988-08-01 | 1990-09-18 | International Business Machines Corporation | Vertical bipolar transistor |
| JP3874919B2 (ja) * | 1998-02-27 | 2007-01-31 | 富士通株式会社 | 化合物半導体装置 |
| JP6386486B2 (ja) * | 2016-02-25 | 2018-09-05 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1986
- 1986-10-08 JP JP24061686A patent/JPH0611059B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6394678A (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPH0513377B2 (ja) | ||
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPH0666322B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPH06291134A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0620073B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH07120665B2 (ja) | 半導体装置 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ |