JP2570770B2 - バイポーラ・トランジスタ - Google Patents
バイポーラ・トランジスタInfo
- Publication number
- JP2570770B2 JP2570770B2 JP62249447A JP24944787A JP2570770B2 JP 2570770 B2 JP2570770 B2 JP 2570770B2 JP 62249447 A JP62249447 A JP 62249447A JP 24944787 A JP24944787 A JP 24944787A JP 2570770 B2 JP2570770 B2 JP 2570770B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- base
- semiconductor layer
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ・トランジスタに関し、特に横型
構造を有するバイポーラ・トランジスタの改良に関す
る。
構造を有するバイポーラ・トランジスタの改良に関す
る。
第３図は従来横型バイポーラ・トランジスタの一例を
示す断面図で、例えば、ｐ型砒化カリウム（以下GaAsと
記す）により形成されたベース領域１の側面に隣接し
て、例えば、ｎ型のGaAsからなるエミッタ領域５とコレ
クタ領域６とがそれぞれ配設されて形成されている。こ
こで、７半絶縁性GaAs基板であり、8,9,10はそれぞれベ
ース電極、エミッタ電極、コレクタ電極である。
示す断面図で、例えば、ｐ型砒化カリウム（以下GaAsと
記す）により形成されたベース領域１の側面に隣接し
て、例えば、ｎ型のGaAsからなるエミッタ領域５とコレ
クタ領域６とがそれぞれ配設されて形成されている。こ
こで、７半絶縁性GaAs基板であり、8,9,10はそれぞれベ
ース電極、エミッタ電極、コレクタ電極である。
上記した従来技術による横型バイポーラ・トランジス
タにおいては、ｐ型GaAs層からなるベース領域１の幅
（すなわち、ベース長）を薄くすることによりトランジ
スタの電流利得を大きくすることができる。しかしなが
ら、ベース領域１の幅の短縮によりベース長を薄くしよ
うとすると、ベース電極８の幅も同時に短縮しなければ
ならず、したがって、結果的にベース抵抗が増大し、特
に高周波の電流利得が上がらない欠点があった。また、
電極材料の加工技術の点からも実現できるベース長には
限界があり、ベース長の短縮とともに素子の歩留まりが
著しく低下し高集積化が困難となる欠点があった。
タにおいては、ｐ型GaAs層からなるベース領域１の幅
（すなわち、ベース長）を薄くすることによりトランジ
スタの電流利得を大きくすることができる。しかしなが
ら、ベース領域１の幅の短縮によりベース長を薄くしよ
うとすると、ベース電極８の幅も同時に短縮しなければ
ならず、したがって、結果的にベース抵抗が増大し、特
に高周波の電流利得が上がらない欠点があった。また、
電極材料の加工技術の点からも実現できるベース長には
限界があり、ベース長の短縮とともに素子の歩留まりが
著しく低下し高集積化が困難となる欠点があった。
本発明の目的は、上記の状況に鑑み、ベース長の微細
化とベース抵抗の低減を同時に達成し得る横型バイポー
ラ・トランジスタを提供することである。
化とベース抵抗の低減を同時に達成し得る横型バイポー
ラ・トランジスタを提供することである。
前述の問題点を解決するために本発明が提供するバイ
ポーラ・トランジスタは、絶縁性乃至半絶縁性半導体基
板上に形成される第１の導電型を有する第１の半導体層
と、前記第１の半導体層の上に配設される前記第１の半
導体層よりも不純物濃度の大なる第１の導電型を有する
第２の半導体層と、前記第１および第２の半導体構造か
らなるベース領域を挾んで配設される第２の導電型を有
する第３の半導体からなるエミッタ領域およびコレクタ
領域と、前記第２の半導体層と前記第３の半導体層との
全ての境界部分に配設される第４の半導体層からなる高
抵抗領域とが、前記絶縁性乃至半絶縁性半導体基板上に
配設されてなることを特徴とするものである。以下図面
を参照して本発明を詳細に説明する。
ポーラ・トランジスタは、絶縁性乃至半絶縁性半導体基
板上に形成される第１の導電型を有する第１の半導体層
と、前記第１の半導体層の上に配設される前記第１の半
導体層よりも不純物濃度の大なる第１の導電型を有する
第２の半導体層と、前記第１および第２の半導体構造か
らなるベース領域を挾んで配設される第２の導電型を有
する第３の半導体からなるエミッタ領域およびコレクタ
領域と、前記第２の半導体層と前記第３の半導体層との
全ての境界部分に配設される第４の半導体層からなる高
抵抗領域とが、前記絶縁性乃至半絶縁性半導体基板上に
配設されてなることを特徴とするものである。以下図面
を参照して本発明を詳細に説明する。
第１図は本発明に係る横型バイポーラ・トランジスタ
の構造を示す断面図である。図において、２および３は
真性ベース領域および外部ベース領域をそれぞれ表わ
す。本発明によれば、真性ベース領域２の幅より大きな
幅を有し且つ該真性ベース領域２の導電型を有して且つ
該真性ベース領域２より高い不純物濃度を有する外部ベ
ース領域３が該真性ベース領域２の上部に形成される。
したがって、前記真性ベース領域２の幅をたとえサブミ
クロン以下の寸法にまで微細化した場合においても、前
記外部ベース領域３の幅はベース抵抗の低減が十分に図
れるだけの大きな寸法に設定することができる。このよ
うに、本発明によれば、実効的なベース幅の短縮とは独
立にベース抵抗の低減を図ることが可能となる。また、
本発明においては、エミッタ領域５およびコレクタ領域
６と外部ベース領域３との境界に高抵抗領域12が配設さ
れているため、エミッター外部ベース間およびコレクタ
ー外部ベース間の寄生容量成分が大幅に低減されてい
る。これにより、高周波においても高い電流利得を有す
るバイポーラ・トランジスタの形成が可能となる。
の構造を示す断面図である。図において、２および３は
真性ベース領域および外部ベース領域をそれぞれ表わ
す。本発明によれば、真性ベース領域２の幅より大きな
幅を有し且つ該真性ベース領域２の導電型を有して且つ
該真性ベース領域２より高い不純物濃度を有する外部ベ
ース領域３が該真性ベース領域２の上部に形成される。
したがって、前記真性ベース領域２の幅をたとえサブミ
クロン以下の寸法にまで微細化した場合においても、前
記外部ベース領域３の幅はベース抵抗の低減が十分に図
れるだけの大きな寸法に設定することができる。このよ
うに、本発明によれば、実効的なベース幅の短縮とは独
立にベース抵抗の低減を図ることが可能となる。また、
本発明においては、エミッタ領域５およびコレクタ領域
６と外部ベース領域３との境界に高抵抗領域12が配設さ
れているため、エミッター外部ベース間およびコレクタ
ー外部ベース間の寄生容量成分が大幅に低減されてい
る。これにより、高周波においても高い電流利得を有す
るバイポーラ・トランジスタの形成が可能となる。
上記実施例の横型バイポーラ・トランジスタの構造は
つぎの製造工程で製造し得る。これによって本発明の構
成は更に明らかになるであろう。以下GaAs基板を用いた
npnバイポーラ・トランジスタを例として説明するが、
第電型がpnpの場合についても同様の原理が適用できる
ことは言うまでもない。また、半導体の種類についても
GaAsに限定されるものではなく、例えばInP,InGaAs,InG
aAsP等についても同様に適用可能である。
つぎの製造工程で製造し得る。これによって本発明の構
成は更に明らかになるであろう。以下GaAs基板を用いた
npnバイポーラ・トランジスタを例として説明するが、
第電型がpnpの場合についても同様の原理が適用できる
ことは言うまでもない。また、半導体の種類についても
GaAsに限定されるものではなく、例えばInP,InGaAs,InG
aAsP等についても同様に適用可能である。
第２図（ａ）〜（ｅ）は上記実施例の横型バイポーラ
・トランジスタを製造するための一工程順序図である。
まず、選択イオン注入技術を用いて、例えばシリコン
（Si）イオンを半絶縁性GaAs基板７に注入し、ｎ型領域
11を形成する（第２図（ａ）参照）。この場合のイオン
注入条件としては、例えば、加速電圧200keV、ドース量
１×1013cm-2とすることができる。ｎ型領域11の活性化
には、例えば800℃で20分の電気炉熱処理が使用できる
が短時間熱処理を使用しても勿論構わない。次に、ガリ
ウム（Ga）イオンを前記ｎ型領域11の上部から注入し、
ｎ型領域11の一部に高抵抗領域12を形成する。（第２図
（ｂ）参照）。このガリウム（Ga）イオン注入にはマス
クレスの集束イオン・ビームを用いると簡単に行える
が、ホトリソグラフィと通常イオン注入により従来から
の技術を用いても勿論構わない。このときのガリウム
（Ga）イオン注入条件としては、例えば、加速電圧200k
eV,ドース量１×1014cm-3とすることができる。次に真
性ベース領域２のためのイオン注入をマスクレスのベリ
ウム（Be）集束イオン・ビームを用いて行う（第２図
（ｃ）参照）。この時のベリリウム（Be）集束イオン・
ビームの加速電圧は、先に形成したｎ型領域11の深さよ
りも真性ベース領域２の深さの方が大きくなるように選
ぶ。続いて、ベリリウム（Be）イオン或いはマグネシウ
ム（Mg）イオンを用いて、真性ベース領域２の上部に外
部ベース領域３のためのイオン注入を行う。外部ベース
領域３の深さは高抵抗領域12の深さよりも浅くなるよう
に選び、例えば、ベリリウム（Be）イオンを用いた場合
の外部ベース領域３のためのイオン注入条件としては、
加速電圧25keV、ドース量１×1014cm-2とすることがで
きる。打ち込まれたイオンの活性化には、例えば、750
℃で５秒の短時間処理を用い、真性ベース領域２および
外部ベース領域３をそれぞれ形成する。以上の工程によ
り、ベース長が0.5ミクロン以下の真性ベース領域２、
およびこの真性ベース領域２を挾んでエミッタ領域５お
よびコレクタ領域６がそれそれ形成される（第２図
（ｄ）参照）。その後、通常のホトリソグラフィ技術と
蒸着法を用いて、ベース電極８、エミッタ電極９および
コレクタ電極10を形成する（第２図（ｅ）参照）。ベー
ス電極としてはAuZn（金亜鉛）、エミッタ電極９および
コレクタ電極10としてはAuGe−Ni（金ゲルマニウム−ニ
ッケル）をそれぞれ用いることができる。
・トランジスタを製造するための一工程順序図である。
まず、選択イオン注入技術を用いて、例えばシリコン
（Si）イオンを半絶縁性GaAs基板７に注入し、ｎ型領域
11を形成する（第２図（ａ）参照）。この場合のイオン
注入条件としては、例えば、加速電圧200keV、ドース量
１×1013cm-2とすることができる。ｎ型領域11の活性化
には、例えば800℃で20分の電気炉熱処理が使用できる
が短時間熱処理を使用しても勿論構わない。次に、ガリ
ウム（Ga）イオンを前記ｎ型領域11の上部から注入し、
ｎ型領域11の一部に高抵抗領域12を形成する。（第２図
（ｂ）参照）。このガリウム（Ga）イオン注入にはマス
クレスの集束イオン・ビームを用いると簡単に行える
が、ホトリソグラフィと通常イオン注入により従来から
の技術を用いても勿論構わない。このときのガリウム
（Ga）イオン注入条件としては、例えば、加速電圧200k
eV,ドース量１×1014cm-3とすることができる。次に真
性ベース領域２のためのイオン注入をマスクレスのベリ
ウム（Be）集束イオン・ビームを用いて行う（第２図
（ｃ）参照）。この時のベリリウム（Be）集束イオン・
ビームの加速電圧は、先に形成したｎ型領域11の深さよ
りも真性ベース領域２の深さの方が大きくなるように選
ぶ。続いて、ベリリウム（Be）イオン或いはマグネシウ
ム（Mg）イオンを用いて、真性ベース領域２の上部に外
部ベース領域３のためのイオン注入を行う。外部ベース
領域３の深さは高抵抗領域12の深さよりも浅くなるよう
に選び、例えば、ベリリウム（Be）イオンを用いた場合
の外部ベース領域３のためのイオン注入条件としては、
加速電圧25keV、ドース量１×1014cm-2とすることがで
きる。打ち込まれたイオンの活性化には、例えば、750
℃で５秒の短時間処理を用い、真性ベース領域２および
外部ベース領域３をそれぞれ形成する。以上の工程によ
り、ベース長が0.5ミクロン以下の真性ベース領域２、
およびこの真性ベース領域２を挾んでエミッタ領域５お
よびコレクタ領域６がそれそれ形成される（第２図
（ｄ）参照）。その後、通常のホトリソグラフィ技術と
蒸着法を用いて、ベース電極８、エミッタ電極９および
コレクタ電極10を形成する（第２図（ｅ）参照）。ベー
ス電極としてはAuZn（金亜鉛）、エミッタ電極９および
コレクタ電極10としてはAuGe−Ni（金ゲルマニウム−ニ
ッケル）をそれぞれ用いることができる。
本実施例では、エミッタ領域５およびコレクタ領域６
の形成法として一回のイオン注入工程により形成したｎ
型領域11を用いたが、それぞれ別々のイオン注入工程を
用いて、エミッタ領域５およびコレクタ領域６の不純物
濃度を独立に設定しても良いことは勿論である。
の形成法として一回のイオン注入工程により形成したｎ
型領域11を用いたが、それぞれ別々のイオン注入工程を
用いて、エミッタ領域５およびコレクタ領域６の不純物
濃度を独立に設定しても良いことは勿論である。
以上のようにして形成された横型バイポーラ・トラン
ジスタにおいては、エミッタ領域５から真性ベース領域
２に注入さた電子が真性ベース領域２の中を拡散によっ
て走行してコレクタ領域６に達する。すなわち、本構造
は、第３図に示した従来の横型バイポーラ・トランジス
タと同様にバイポーラ・トランジスタとしての機能を有
する。しかしながら、第１図に示す本発明に係る横型バ
イポーラ・トランジスタにおいては、真性ベース領域２
の上部に外部ベース領域３が形成されているため、真性
ベース領域２の幅（すなわち、ベース長）を十分に薄く
した場合においても、外部ベース領域３の上に容易に低
抵抗のベース電極８を形成することができる。このた
め、第３図で述べた従来の横型バイポーラ・トランジス
タの場合に比べて、ベース長の微細化とベース抵抗の低
減を同時に図ることが可能となる。したがって、本発明
に係る横型バイポーラ・トランジスタによれば、バイポ
ーラ・トランジスタの高速性としての機能が第３図で述
べた従来の横型バイポーラ・トランジスタに比べて格段
に改善される。
ジスタにおいては、エミッタ領域５から真性ベース領域
２に注入さた電子が真性ベース領域２の中を拡散によっ
て走行してコレクタ領域６に達する。すなわち、本構造
は、第３図に示した従来の横型バイポーラ・トランジス
タと同様にバイポーラ・トランジスタとしての機能を有
する。しかしながら、第１図に示す本発明に係る横型バ
イポーラ・トランジスタにおいては、真性ベース領域２
の上部に外部ベース領域３が形成されているため、真性
ベース領域２の幅（すなわち、ベース長）を十分に薄く
した場合においても、外部ベース領域３の上に容易に低
抵抗のベース電極８を形成することができる。このた
め、第３図で述べた従来の横型バイポーラ・トランジス
タの場合に比べて、ベース長の微細化とベース抵抗の低
減を同時に図ることが可能となる。したがって、本発明
に係る横型バイポーラ・トランジスタによれば、バイポ
ーラ・トランジスタの高速性としての機能が第３図で述
べた従来の横型バイポーラ・トランジスタに比べて格段
に改善される。
以上説明したように、本発明によれば、横型バイポー
ラ・トランジスタにおいて、極めて薄いベース領域と低
いベース抵抗を同時に実現することが可能となる。ま
た、外部ベース領域とエミッタ域はコレクタ各領域の境
界部分に高抵抗領域が配設されているため、外部ベース
−エミッタ間および外部ベース−コレクタ間の寄生容量
の大幅な低減が可能となる。したがって、本発明によれ
ば、高周波においても高電流利得を有する高速な横型バ
イポーラ・トランジスタを提供することてできる。ま
た、本発明に係る横型バイポーラ・トランジスタにおい
ては、エミッタ、ベース、コレクタの各電極の導出がプ
レーナ状態で行われており、したがって、バイポーラ・
トランジスタの集積化を図る上では大変有利である。
ラ・トランジスタにおいて、極めて薄いベース領域と低
いベース抵抗を同時に実現することが可能となる。ま
た、外部ベース領域とエミッタ域はコレクタ各領域の境
界部分に高抵抗領域が配設されているため、外部ベース
−エミッタ間および外部ベース−コレクタ間の寄生容量
の大幅な低減が可能となる。したがって、本発明によれ
ば、高周波においても高電流利得を有する高速な横型バ
イポーラ・トランジスタを提供することてできる。ま
た、本発明に係る横型バイポーラ・トランジスタにおい
ては、エミッタ、ベース、コレクタの各電極の導出がプ
レーナ状態で行われており、したがって、バイポーラ・
トランジスタの集積化を図る上では大変有利である。
第１図は本発明に係る横型バイポーラ・トランジスタの
構造を示す断面図、第２図（（ａ）〜（ｅ）は上記一実
施例の横型のバイポーラ・トランジスタを製造するため
の工程順序図、第３図は従来横型バイポーラ・トランジ
スタの一例を示す断面図である。 １……ベース領域、２……真性ベース領域、３……外部
ベース領域、５……エミッタ領域、６……コレクタ領
域、７……半絶縁性GaAs基板、８……ベース電極、９…
…エミッタ電極、10……コレクタ電極、11……ｎ型領
域、12……高抵抗領域。
構造を示す断面図、第２図（（ａ）〜（ｅ）は上記一実
施例の横型のバイポーラ・トランジスタを製造するため
の工程順序図、第３図は従来横型バイポーラ・トランジ
スタの一例を示す断面図である。 １……ベース領域、２……真性ベース領域、３……外部
ベース領域、５……エミッタ領域、６……コレクタ領
域、７……半絶縁性GaAs基板、８……ベース電極、９…
…エミッタ電極、10……コレクタ電極、11……ｎ型領
域、12……高抵抗領域。
Claims (1)
- 【請求項１】絶縁性乃至半絶縁性半導体基板上に形成さ
れる第１の導電型を有する第１の半導体層と、前記第１
の半導体層の上に配設される前記第１の半導体層よりも
不純物濃度の大なる第１の導電型を有する第２の半導体
層と、前記第１および第２の半導体積層構造からなるベ
ース領域を挾んで配設される第２の導電型を有する第３
の半導体からなるエミッタ領域およびコレクタ領域と、
前記第２の半導体層と前記第３の半導体層との全ての境
界部分に配設される第４の半導体層からなる高抵抗領域
とが、前記絶縁性乃至絶縁性半導体基板上に配設されて
なることを特徴とするバイポーラ・トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249447A JP2570770B2 (ja) | 1987-10-01 | 1987-10-01 | バイポーラ・トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249447A JP2570770B2 (ja) | 1987-10-01 | 1987-10-01 | バイポーラ・トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6490556A JPS6490556A (en) | 1989-04-07 |
| JP2570770B2 true JP2570770B2 (ja) | 1997-01-16 |
Family
ID=17193102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249447A Expired - Lifetime JP2570770B2 (ja) | 1987-10-01 | 1987-10-01 | バイポーラ・トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570770B2 (ja) |
-
1987
- 1987-10-01 JP JP62249447A patent/JP2570770B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6490556A (en) | 1989-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| JPH10177953A (ja) | 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 | |
| JPH0795596B2 (ja) | サイリスタ及びその製造方法 | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61137364A (ja) | 半導体装置 | |
| JP2815642B2 (ja) | 電界効果トランジスタ | |
| JPS6281759A (ja) | ヘテロ接合型バイポ−ラ・トランジスタ構造 | |
| JPS63307777A (ja) | バイポ−ラ・トランジスタ | |
| JP2000216168A (ja) | バイポ―ラトランジスタとその製造方法 | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPH0191457A (ja) | 横型バイポーラ・トランジスタ | |
| JPH0460340B2 (ja) | ||
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| JPS6348859A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS6179253A (ja) | ホツトエレクトロントランジスタ | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ |