JP2000216168A - バイポ―ラトランジスタとその製造方法 - Google Patents
バイポ―ラトランジスタとその製造方法Info
- Publication number
- JP2000216168A JP2000216168A JP11016926A JP1692699A JP2000216168A JP 2000216168 A JP2000216168 A JP 2000216168A JP 11016926 A JP11016926 A JP 11016926A JP 1692699 A JP1692699 A JP 1692699A JP 2000216168 A JP2000216168 A JP 2000216168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- emitter
- conductivity type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 素子絶縁イオン注入等の過程で取り込まれる
水素がベース層まで拡散し、ベースドーパントを不活性
化するのを防止したバイポーラトランジスタを提供す
る。 【解決手段】 半絶縁性基板１上に第１導電型の第１の
半導体からなるサブコレクタ層２、第１導電型の第２の
半導体からなるコレクタ層３、第２導電型の第３の半導
体からなるベース層４、第１導電型の第４の半導体から
なるエミッタ層５、第１導電型の第５の半導体からなる
エミッタキャップ層が順次積層され、且つ、素子間絶縁
領域７を水素イオン注入により形成したバイポーラトラ
ンジスタにおいて、前記サブコレクタ層２とコレクタ層
３の間に高濃度に炭素ドープされた第６の半導体からな
る水素のゲッタリング層１３を設けたことを特徴とす
る。
水素がベース層まで拡散し、ベースドーパントを不活性
化するのを防止したバイポーラトランジスタを提供す
る。 【解決手段】 半絶縁性基板１上に第１導電型の第１の
半導体からなるサブコレクタ層２、第１導電型の第２の
半導体からなるコレクタ層３、第２導電型の第３の半導
体からなるベース層４、第１導電型の第４の半導体から
なるエミッタ層５、第１導電型の第５の半導体からなる
エミッタキャップ層が順次積層され、且つ、素子間絶縁
領域７を水素イオン注入により形成したバイポーラトラ
ンジスタにおいて、前記サブコレクタ層２とコレクタ層
３の間に高濃度に炭素ドープされた第６の半導体からな
る水素のゲッタリング層１３を設けたことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタとその製造方法に係わり、特に、トランジスタ動
作時の特性変動を抑制し、安定した動作を可能にしたバ
イポーラトランジスタとその製造方法に関する。
ジスタとその製造方法に係わり、特に、トランジスタ動
作時の特性変動を抑制し、安定した動作を可能にしたバ
イポーラトランジスタとその製造方法に関する。
【０００２】
【従来の技術】ＡｌＧａＡｓ／ＧａＡｓ系を中心とする
化合物半導体を用いたヘテロ接合バイポーラトランジス
タ（ＨＢＴ）は高速性と電流駆動能力に優れることか
ら、マイクロ波・ミリ波ワイヤレス通信システムや光伝
送システムのキーデバイスとしての応用が期待されてい
る。これらの実用にはデバイス特性の向上はもとより、
デバイス動作時の信頼性の確保が必須である。開発初期
のＨＢＴでは、動作時に電流利得が大きく変動するとい
う報告が相次ぎ、実用化への障壁となっていた。図１４
は、従来のＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの一例を示
す断面図である。このＨＢＴは、ＧａＡｓ半絶縁性基板
１、ｎ−ＧａＡｓサブコレクタ層２、ｎ−ＧａＡｓコレ
クタ層３、ｐ−ＧａＡｓベース層４、ｎ−Ａｌ0.25Ｇａ
0.75Ａｓエミッタ層５、ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：
０．２５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミ
ッタキャップ層６、素子間分離層７、エミッタ電極８、
ベース電極９、コレクタ電極１０により構成されてい
る。ベース層のドーパントには広くベリリウム（Ｂｅ）
が用いられてきたが、トランジスタ動作時にＢｅがエミ
ッタ層側へ拡散することにより電流利得が低下するとい
う信頼性上の問題が生じていた。そのため近年、ベース
層のドーパントとして拡散係数が比較的小さい炭素
（Ｃ）が用いられるようになってきている。しかしなが
ら、このＣドーブＨＢＴにおいてもトランジスタ動作時
の特性変動が生じている。特性変動の例としては、トラ
ンジスタ通電開始初期段階での電流利得の増加、あるい
は長期通電下での電流利得の減少などがある。こうした
特性変動の発生機構は必ずしも明らかとはなっていない
が、ひとつの原因として、ベースドーパントの炭素が水
素と結合して不活性化される現象が関係していると考え
られている。何らかの経路で結晶中に取り込まれた水素
がベースドーパントの炭素との間でＣ−Ｈ結合を形成す
る結果、ドーパントとしての炭素は不活性化され、ベー
ス中の実質的な多数キャリア密度が減少する。
化合物半導体を用いたヘテロ接合バイポーラトランジス
タ（ＨＢＴ）は高速性と電流駆動能力に優れることか
ら、マイクロ波・ミリ波ワイヤレス通信システムや光伝
送システムのキーデバイスとしての応用が期待されてい
る。これらの実用にはデバイス特性の向上はもとより、
デバイス動作時の信頼性の確保が必須である。開発初期
のＨＢＴでは、動作時に電流利得が大きく変動するとい
う報告が相次ぎ、実用化への障壁となっていた。図１４
は、従来のＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの一例を示
す断面図である。このＨＢＴは、ＧａＡｓ半絶縁性基板
１、ｎ−ＧａＡｓサブコレクタ層２、ｎ−ＧａＡｓコレ
クタ層３、ｐ−ＧａＡｓベース層４、ｎ−Ａｌ0.25Ｇａ
0.75Ａｓエミッタ層５、ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：
０．２５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミ
ッタキャップ層６、素子間分離層７、エミッタ電極８、
ベース電極９、コレクタ電極１０により構成されてい
る。ベース層のドーパントには広くベリリウム（Ｂｅ）
が用いられてきたが、トランジスタ動作時にＢｅがエミ
ッタ層側へ拡散することにより電流利得が低下するとい
う信頼性上の問題が生じていた。そのため近年、ベース
層のドーパントとして拡散係数が比較的小さい炭素
（Ｃ）が用いられるようになってきている。しかしなが
ら、このＣドーブＨＢＴにおいてもトランジスタ動作時
の特性変動が生じている。特性変動の例としては、トラ
ンジスタ通電開始初期段階での電流利得の増加、あるい
は長期通電下での電流利得の減少などがある。こうした
特性変動の発生機構は必ずしも明らかとはなっていない
が、ひとつの原因として、ベースドーパントの炭素が水
素と結合して不活性化される現象が関係していると考え
られている。何らかの経路で結晶中に取り込まれた水素
がベースドーパントの炭素との間でＣ−Ｈ結合を形成す
る結果、ドーパントとしての炭素は不活性化され、ベー
ス中の実質的な多数キャリア密度が減少する。
【０００３】多数キャリアの変動はベース抵抗と電流利
得に影響する。この場合はベース抵抗の増加と電流利得
の増加を招くことになる。従ってトランジスタ通電初期
段階で生じる電流利得の増加は、水素による炭素の不活
性化が原因である可能性がある。逆に、不活性状態の炭
素がＣ−Ｈ結合がはずれたことで活性化した場合には、
ベース層中の実質的な多数キャリア密度は増加し、長期
の通電中に見られるような電流利得の減少を生じさせる
ことになる。こうした特性変動に関わる水素の供給源の
ひとつとして、素子絶縁のために一般的に行われている
水素イオン注入が挙げられる。この水素イオン注入工程
の実施状況を説明するために、図１５に従来のＨＢＴの
製造方法の一例を示した。まず、半絶縁性基板１上にサ
ブコレクタ層２、コレクタ層３、ベース層４、エミッタ
層５、エミッタキャップ層６を順次積層した後、エミッ
タコンタクト層６上に所定のパターンに加工したエミッ
タ電極８を形成し（図１５（ａ））、これをマスクとし
て、エミッタコンタクト層６、エミッタ層５をエッチン
グしエミッタメサを形成する（図１５（ｂ））。次に不
要なベース層を除去したうえで、素子間絶縁領域７の形
成のために水素イオン注入を行う（図１５（ｃ））。次
に、露出したベース層４上にベース電極９を形成し、ま
たサブコレクタ層２を表出させ、その上にコレクタ電極
１０を形成したＨＢＴを完成させる（図１５（ｄ））。
前述の水素イオン注入においては、高濃度のサブコレク
タ層２までを完全に絶縁化する必要がある。従って、イ
オン分布のピークがサブコレクター基板界面に来るよう
に注入深さを非常に深く設定する結果、高い注入エネル
ギーを必要とすることになる。図１４に示すような一般
的なＨＢＴでは、サブコレクタ層２、コレクタ層３の層
厚はいずれも５００ｎｍ程度であり、イオン注入深さは
１μｍを超えることになり１５０ｋｅＶ程度のエネルギ
ーが必要となる。またサブコレクタ層２、コレクタ層３
の不純物濃度をそれぞれ３×１０18ｃｍ-3、５×１０16
ｃｍ-3とした場合に、注入ドーズ量は３×１０15ｃｍ-2
程度が必要である。こうして打ち込まれた水素がトラン
ジスタの形成過程や動作時に拡散し、ベース層に到達
し、ドーパントの炭素に影響を及ぼすと考えられる。こ
の問題を解決する手段としては、注入種の水素以外の安
定なイオンを用いる方法も検討されているが、前述の通
り１μｍ以上の注入深さを必要とするために、水素より
も重い原子を用いた場合にはさらに莫大な注入エネルギ
ーを必要としてしまい現実的な解決策とはなりがたい。
得に影響する。この場合はベース抵抗の増加と電流利得
の増加を招くことになる。従ってトランジスタ通電初期
段階で生じる電流利得の増加は、水素による炭素の不活
性化が原因である可能性がある。逆に、不活性状態の炭
素がＣ−Ｈ結合がはずれたことで活性化した場合には、
ベース層中の実質的な多数キャリア密度は増加し、長期
の通電中に見られるような電流利得の減少を生じさせる
ことになる。こうした特性変動に関わる水素の供給源の
ひとつとして、素子絶縁のために一般的に行われている
水素イオン注入が挙げられる。この水素イオン注入工程
の実施状況を説明するために、図１５に従来のＨＢＴの
製造方法の一例を示した。まず、半絶縁性基板１上にサ
ブコレクタ層２、コレクタ層３、ベース層４、エミッタ
層５、エミッタキャップ層６を順次積層した後、エミッ
タコンタクト層６上に所定のパターンに加工したエミッ
タ電極８を形成し（図１５（ａ））、これをマスクとし
て、エミッタコンタクト層６、エミッタ層５をエッチン
グしエミッタメサを形成する（図１５（ｂ））。次に不
要なベース層を除去したうえで、素子間絶縁領域７の形
成のために水素イオン注入を行う（図１５（ｃ））。次
に、露出したベース層４上にベース電極９を形成し、ま
たサブコレクタ層２を表出させ、その上にコレクタ電極
１０を形成したＨＢＴを完成させる（図１５（ｄ））。
前述の水素イオン注入においては、高濃度のサブコレク
タ層２までを完全に絶縁化する必要がある。従って、イ
オン分布のピークがサブコレクター基板界面に来るよう
に注入深さを非常に深く設定する結果、高い注入エネル
ギーを必要とすることになる。図１４に示すような一般
的なＨＢＴでは、サブコレクタ層２、コレクタ層３の層
厚はいずれも５００ｎｍ程度であり、イオン注入深さは
１μｍを超えることになり１５０ｋｅＶ程度のエネルギ
ーが必要となる。またサブコレクタ層２、コレクタ層３
の不純物濃度をそれぞれ３×１０18ｃｍ-3、５×１０16
ｃｍ-3とした場合に、注入ドーズ量は３×１０15ｃｍ-2
程度が必要である。こうして打ち込まれた水素がトラン
ジスタの形成過程や動作時に拡散し、ベース層に到達
し、ドーパントの炭素に影響を及ぼすと考えられる。こ
の問題を解決する手段としては、注入種の水素以外の安
定なイオンを用いる方法も検討されているが、前述の通
り１μｍ以上の注入深さを必要とするために、水素より
も重い原子を用いた場合にはさらに莫大な注入エネルギ
ーを必要としてしまい現実的な解決策とはなりがたい。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、素子絶縁イオン注
入等の過程で取り込まれる水素がベース層まで拡散し、
ベースドーパントを不活性化するのを防ぐために、水素
の拡散経路の途中に炭素ドープ層を形成し、この層で水
素をゲッタリングさせるようにした新規なバイポーラト
ランジスタとその製造方法を提供するものである。
した従来技術の欠点を改良し、特に、素子絶縁イオン注
入等の過程で取り込まれる水素がベース層まで拡散し、
ベースドーパントを不活性化するのを防ぐために、水素
の拡散経路の途中に炭素ドープ層を形成し、この層で水
素をゲッタリングさせるようにした新規なバイポーラト
ランジスタとその製造方法を提供するものである。
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるバ
イポーラトランジスタの第１態様は、半絶縁性基板上に
第１導電型の第１の半導体からなるサブコレクタ層、第
１導電型の第２の半導体からなるコレクタ層、第２導電
型の第３の半導体からなるベース層、第１導電型の第４
の半導体からなるエミッタ層、第１導電型の第５の半導
体からなるエミッタキャップ層が順次積層され、且つ、
素子間絶縁領域を水素イオン注入により形成したバイポ
ーラトランジスタにおいて、前記サブコレクタ層とコレ
クタ層の間に高濃度に炭素ドープされた第６の半導体か
らなる水素のゲッタリング層を設けたことを特徴とする
ものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるバ
イポーラトランジスタの第１態様は、半絶縁性基板上に
第１導電型の第１の半導体からなるサブコレクタ層、第
１導電型の第２の半導体からなるコレクタ層、第２導電
型の第３の半導体からなるベース層、第１導電型の第４
の半導体からなるエミッタ層、第１導電型の第５の半導
体からなるエミッタキャップ層が順次積層され、且つ、
素子間絶縁領域を水素イオン注入により形成したバイポ
ーラトランジスタにおいて、前記サブコレクタ層とコレ
クタ層の間に高濃度に炭素ドープされた第６の半導体か
らなる水素のゲッタリング層を設けたことを特徴とする
ものである。
【０００６】さて、一般的にはベースおよびコレクタの
各電極は引き出しパッドを取り出すために、図２のＨＢ
Ｔの上面図に示すような形で素子間絶縁領域７上にも形
成されることが多く、この場合、上記構成では、図２中
のＢ−ｂ方向からコレクタ層を経由して拡散する水素に
対しては効果が小さい。そこで、プロトン注入領域のコ
レクタ層を完全に除去してしまう構成が、次の第２の態
様である。この場合、生じた段差は絶縁膜を埋め込むこ
とで解消する。このようにして、コレクタ層側からのベ
ース層への水素の拡散を防ぐことができる。
各電極は引き出しパッドを取り出すために、図２のＨＢ
Ｔの上面図に示すような形で素子間絶縁領域７上にも形
成されることが多く、この場合、上記構成では、図２中
のＢ−ｂ方向からコレクタ層を経由して拡散する水素に
対しては効果が小さい。そこで、プロトン注入領域のコ
レクタ層を完全に除去してしまう構成が、次の第２の態
様である。この場合、生じた段差は絶縁膜を埋め込むこ
とで解消する。このようにして、コレクタ層側からのベ
ース層への水素の拡散を防ぐことができる。
【０００７】即ち、第２態様は、半絶縁性基板上に第１
導電型の第１の半導体からなるサブコレクタ層、第１導
電型の第２の半導体からなるコレクタ層、第２導電型の
第３の半導体からなるベース層、第１導電型の第４の半
導体からなるエミッタ層、第１導電型の第５の半導体か
らなるエミッタキャップ層が順次積層され、且つ、素子
間絶縁領域を水素イオン注入により形成したバイポーラ
トランジスタにおいて、前記サブコレクタ層とコレクタ
層の間に高濃度に炭素ドープされた第６の半導体からな
る水素のゲッタリング層が形成され、且つ、素子間絶縁
領域上の前記コレクタ層が完全に除去されていることを
特徴とするものである。
導電型の第１の半導体からなるサブコレクタ層、第１導
電型の第２の半導体からなるコレクタ層、第２導電型の
第３の半導体からなるベース層、第１導電型の第４の半
導体からなるエミッタ層、第１導電型の第５の半導体か
らなるエミッタキャップ層が順次積層され、且つ、素子
間絶縁領域を水素イオン注入により形成したバイポーラ
トランジスタにおいて、前記サブコレクタ層とコレクタ
層の間に高濃度に炭素ドープされた第６の半導体からな
る水素のゲッタリング層が形成され、且つ、素子間絶縁
領域上の前記コレクタ層が完全に除去されていることを
特徴とするものである。
【０００８】又、第３態様は、半絶縁性基板上に第１導
電型の第１の半導体からなるサブコレクタ層、第１導電
型の第２の半導体からなるコレクタ層、第２導電型の第
３の半導体からなるベース層、第１導電型の第４の半導
体からなるエミッタ層、第１導電型の第５の半導体から
なるエミッタキャップ層が順次積層され、且つ、素子間
絶縁領域を水素イオン注入により形成したバイポーラト
ランジスタにおいて、前記コレクタ層の間に高濃度に炭
素ドープされた第６の半導体からなる水素のゲッタリン
グ層が設けられていることを特徴とするものである。
電型の第１の半導体からなるサブコレクタ層、第１導電
型の第２の半導体からなるコレクタ層、第２導電型の第
３の半導体からなるベース層、第１導電型の第４の半導
体からなるエミッタ層、第１導電型の第５の半導体から
なるエミッタキャップ層が順次積層され、且つ、素子間
絶縁領域を水素イオン注入により形成したバイポーラト
ランジスタにおいて、前記コレクタ層の間に高濃度に炭
素ドープされた第６の半導体からなる水素のゲッタリン
グ層が設けられていることを特徴とするものである。
【０００９】又、本発明に係わるバイポーラトランジス
タの製造方法の第１態様は、半絶縁性基板上に第１導電
型の第１の半導体からなるサブコレクタ層、高濃度に炭
素ドープされた第６の半導体からなるゲッタリング層、
第１導電型の第２の半導体からなるコレクタ層、第２導
電型の第３の半導体からなるベース層、第１導電型の第
４の半導体からなるエミッタ層、第１導電型の第５の半
導体からなるエミッタキャップ層が順次積層する工程
と、前記エミッタキャップ層上に所定のパターンに加工
したエミッタ電極と第１の絶縁膜とを形成する工程と、
前記第１の絶縁膜をマスクとして、前記エミッタキャッ
プ層、エミッタ層の一部をエッチングし除去する工程
と、トランジスタ動作に不要な領域の前記エミッタ層の
一部とベース層をエッチングで除去する工程と、素子間
絶縁のためにトランジスタ形成領域外の領域に水素イオ
ン注入を施し素子間絶縁領域を形成する工程と、全面に
第２の絶縁膜を形成する工程と、所定のパタンに形成し
たホトレジストをマスクにして、前記第２の絶縁膜をエ
ッチングし、所望の領域の前記第２の絶縁膜を除去する
と共に前記エミッタキャップ層、エミッタ層からなるメ
サの側面に前記第２の絶縁膜からなる側壁を形成する工
程と、前記第２の絶縁膜をマスクとして露出しているＧ
ａＡｓ結晶面をエッチングして前記エミッタ層の残りを
除去し、前記ベース層の表面を露出させる工程と、露出
した前記ベース層上にベース電極を形成する工程と、前
記サブコレクタ層を表出させその上にコレクタ電極を形
成する工程と、を含むことを特徴とするものであり、
又、第２態様は、半絶縁性基板上に第１導電型の第１の
半導体からなるサブコレクタ層、高濃度に炭素ドープさ
れた第６の半導体からなるゲッタリング層、第１導電型
の第２の半導体からなるコレクタ層、第２導電型の第３
の半導体からなるベース層、第１導電型の第４の半導体
からなるエミッタ層、第１導電型の第５の半導体からな
るエミッタキャップ層が順次積層する工程と、前記エミ
ッタキャップ層上に所定のパターンに加工したエミッタ
電極と第１の絶縁膜とを形成する工程と、前記第１の絶
縁膜をマスクとして、前記エミッタキャップ層、エミッ
タ層の一部をエッチングし除去する工程と、トランジス
タ動作に不要な領域の前記エミッタ層の一部、ベース層
およびコレクタ層をエッチングし除去する工程と、素子
間絶縁のためにトランジスタ形成領域外の領域に水素イ
オン注入を施し素子間絶縁領域を形成する工程と、全面
に前記コレクタ層と同程度の層厚の第２の絶縁膜を形成
する工程と、所定のパタンに形成したホトレジストをマ
スクにして、前記第２の絶縁膜をエッチングし、所望の
領域の前記第２の絶縁膜を除去すると共に前記エミッタ
キャップ層、エミッタ層からなるメサの側面に前記第２
の絶縁膜からなる側壁を、また素子間絶縁領域上には前
記第２の絶縁膜からなる埋め込み絶縁層を形成する工程
と、前記第２の絶縁膜をマスクとして露出しているＧａ
Ａｓ結晶面をエッチングして前記エミッタ層の残りを除
去し、前記ベース層の表面を露出させる工程と、露出し
た前記ベース層上にベース電極を形成する工程と、前記
サブコレクタ層を表出させその上にコレクタ電極を形成
する工程と、を含むことを特徴とするものであり、又、
第３態様は、半絶縁性基板上に第１導電型の第１の半導
体からなるサブコレクタ層、第１導電型の第７の半導体
からなるコレクタ層、高濃度に炭素ドープされた第６の
半導体からなるゲッタリング層、第１導電型の第８の半
導体からなるコレクタ層、第２導電型の第３の半導体か
らなるベース層、第１導電型の第４の半導体からなるエ
ミッタ層、第１導電型の第５の半導体からなるエミッタ
キャップ層を順次積層する工程と、前記エミッタキャッ
プ層上に所定のパターンに加工したエミッタ電極と第１
の絶縁膜とを形成する工程と、前記第１の絶縁膜をマス
クとして、前記エミッタキャップ層、エミッタ層の一部
をエッチングし除去する工程と、トランジスタ動作に不
要な領域の前記エミッタ層の一部、ベース層、およびコ
レクタ層をエッチングし除去する工程と、素子間絶縁の
ためにトランジスタ形成領域外の領域に水素イオン注入
を施し素子間絶縁領域を形成する工程と、全面に第２の
絶縁膜を形成する工程と、所定のパタンに形成したホト
レジストをマスクにして、前記第２の絶縁膜をエッチン
グ加工し、所望の領域の前記第２の絶縁膜を除去すると
共に前記エミッタキャップ層、エミッタ層からなるメサ
の側面には前記第２の絶縁膜からなる側壁を、また素子
間絶縁領域上には前記第２の絶縁膜からなる埋め込み絶
縁層を形成する工程と、前記第２の絶縁膜をマスクとし
て露出しているＧａＡｓ結晶面をエッチングして前記エ
ミッタ層の残りを除去し、前記ベース層の表面を露出さ
せる工程と、露出した前記ベース層上および埋め込み絶
縁層上にベース電極を形成する工程と、前記サブコレク
タ層を表出させその上にコレクタ電極を形成する工程
と、を含むことを特徴とするものである。
タの製造方法の第１態様は、半絶縁性基板上に第１導電
型の第１の半導体からなるサブコレクタ層、高濃度に炭
素ドープされた第６の半導体からなるゲッタリング層、
第１導電型の第２の半導体からなるコレクタ層、第２導
電型の第３の半導体からなるベース層、第１導電型の第
４の半導体からなるエミッタ層、第１導電型の第５の半
導体からなるエミッタキャップ層が順次積層する工程
と、前記エミッタキャップ層上に所定のパターンに加工
したエミッタ電極と第１の絶縁膜とを形成する工程と、
前記第１の絶縁膜をマスクとして、前記エミッタキャッ
プ層、エミッタ層の一部をエッチングし除去する工程
と、トランジスタ動作に不要な領域の前記エミッタ層の
一部とベース層をエッチングで除去する工程と、素子間
絶縁のためにトランジスタ形成領域外の領域に水素イオ
ン注入を施し素子間絶縁領域を形成する工程と、全面に
第２の絶縁膜を形成する工程と、所定のパタンに形成し
たホトレジストをマスクにして、前記第２の絶縁膜をエ
ッチングし、所望の領域の前記第２の絶縁膜を除去する
と共に前記エミッタキャップ層、エミッタ層からなるメ
サの側面に前記第２の絶縁膜からなる側壁を形成する工
程と、前記第２の絶縁膜をマスクとして露出しているＧ
ａＡｓ結晶面をエッチングして前記エミッタ層の残りを
除去し、前記ベース層の表面を露出させる工程と、露出
した前記ベース層上にベース電極を形成する工程と、前
記サブコレクタ層を表出させその上にコレクタ電極を形
成する工程と、を含むことを特徴とするものであり、
又、第２態様は、半絶縁性基板上に第１導電型の第１の
半導体からなるサブコレクタ層、高濃度に炭素ドープさ
れた第６の半導体からなるゲッタリング層、第１導電型
の第２の半導体からなるコレクタ層、第２導電型の第３
の半導体からなるベース層、第１導電型の第４の半導体
からなるエミッタ層、第１導電型の第５の半導体からな
るエミッタキャップ層が順次積層する工程と、前記エミ
ッタキャップ層上に所定のパターンに加工したエミッタ
電極と第１の絶縁膜とを形成する工程と、前記第１の絶
縁膜をマスクとして、前記エミッタキャップ層、エミッ
タ層の一部をエッチングし除去する工程と、トランジス
タ動作に不要な領域の前記エミッタ層の一部、ベース層
およびコレクタ層をエッチングし除去する工程と、素子
間絶縁のためにトランジスタ形成領域外の領域に水素イ
オン注入を施し素子間絶縁領域を形成する工程と、全面
に前記コレクタ層と同程度の層厚の第２の絶縁膜を形成
する工程と、所定のパタンに形成したホトレジストをマ
スクにして、前記第２の絶縁膜をエッチングし、所望の
領域の前記第２の絶縁膜を除去すると共に前記エミッタ
キャップ層、エミッタ層からなるメサの側面に前記第２
の絶縁膜からなる側壁を、また素子間絶縁領域上には前
記第２の絶縁膜からなる埋め込み絶縁層を形成する工程
と、前記第２の絶縁膜をマスクとして露出しているＧａ
Ａｓ結晶面をエッチングして前記エミッタ層の残りを除
去し、前記ベース層の表面を露出させる工程と、露出し
た前記ベース層上にベース電極を形成する工程と、前記
サブコレクタ層を表出させその上にコレクタ電極を形成
する工程と、を含むことを特徴とするものであり、又、
第３態様は、半絶縁性基板上に第１導電型の第１の半導
体からなるサブコレクタ層、第１導電型の第７の半導体
からなるコレクタ層、高濃度に炭素ドープされた第６の
半導体からなるゲッタリング層、第１導電型の第８の半
導体からなるコレクタ層、第２導電型の第３の半導体か
らなるベース層、第１導電型の第４の半導体からなるエ
ミッタ層、第１導電型の第５の半導体からなるエミッタ
キャップ層を順次積層する工程と、前記エミッタキャッ
プ層上に所定のパターンに加工したエミッタ電極と第１
の絶縁膜とを形成する工程と、前記第１の絶縁膜をマス
クとして、前記エミッタキャップ層、エミッタ層の一部
をエッチングし除去する工程と、トランジスタ動作に不
要な領域の前記エミッタ層の一部、ベース層、およびコ
レクタ層をエッチングし除去する工程と、素子間絶縁の
ためにトランジスタ形成領域外の領域に水素イオン注入
を施し素子間絶縁領域を形成する工程と、全面に第２の
絶縁膜を形成する工程と、所定のパタンに形成したホト
レジストをマスクにして、前記第２の絶縁膜をエッチン
グ加工し、所望の領域の前記第２の絶縁膜を除去すると
共に前記エミッタキャップ層、エミッタ層からなるメサ
の側面には前記第２の絶縁膜からなる側壁を、また素子
間絶縁領域上には前記第２の絶縁膜からなる埋め込み絶
縁層を形成する工程と、前記第２の絶縁膜をマスクとし
て露出しているＧａＡｓ結晶面をエッチングして前記エ
ミッタ層の残りを除去し、前記ベース層の表面を露出さ
せる工程と、露出した前記ベース層上および埋め込み絶
縁層上にベース電極を形成する工程と、前記サブコレク
タ層を表出させその上にコレクタ電極を形成する工程
と、を含むことを特徴とするものである。
【００１０】
【発明の実施の形態】ヘテロ接合バイポーラトランジス
タ（ＨＢＴ）においては、信頼性向上の目的からベース
ドーパントとして拡散係数の小さい炭素が用いられるケ
ースが多くなっている。しかしながら、他のドーパント
と比べて、炭素は結晶中に取り込まれている水素と結合
しやすい。Ｃ−Ｈ結合を形成した炭素はドーパントとし
ては不活性であり、ベース層の実質的な多数キャリア密
度は低下することになる。このように炭素ドープのベー
ス層を用いたＨＢＴでは、ベース層への水素の出入りに
よって、特性が大きく変動する恐れがある。本発明は、
このような水素が炭素と結びつきやすい性質を逆に積極
的に利用したものである。即ち、水素の侵入経路の途中
に高濃度に炭素ドープした層を設置することで、この層
が水素を捕獲・凝集するゲッタリング層として働き、ベ
ース層への水素の侵入を抑制することができる。本発明
では、コレクタ層とサブコレクタ層（コレクタコンタク
ト層）の間、もしくはコレクタ層中にゲッタリング層と
なる高濃度の炭素ドープＧａＡｓ層を設けた。このゲッ
タリング層はキャリア電子の走行を妨げない程度に薄層
としておけば、トランジスタ特性への影響は小さい。
タ（ＨＢＴ）においては、信頼性向上の目的からベース
ドーパントとして拡散係数の小さい炭素が用いられるケ
ースが多くなっている。しかしながら、他のドーパント
と比べて、炭素は結晶中に取り込まれている水素と結合
しやすい。Ｃ−Ｈ結合を形成した炭素はドーパントとし
ては不活性であり、ベース層の実質的な多数キャリア密
度は低下することになる。このように炭素ドープのベー
ス層を用いたＨＢＴでは、ベース層への水素の出入りに
よって、特性が大きく変動する恐れがある。本発明は、
このような水素が炭素と結びつきやすい性質を逆に積極
的に利用したものである。即ち、水素の侵入経路の途中
に高濃度に炭素ドープした層を設置することで、この層
が水素を捕獲・凝集するゲッタリング層として働き、ベ
ース層への水素の侵入を抑制することができる。本発明
では、コレクタ層とサブコレクタ層（コレクタコンタク
ト層）の間、もしくはコレクタ層中にゲッタリング層と
なる高濃度の炭素ドープＧａＡｓ層を設けた。このゲッ
タリング層はキャリア電子の走行を妨げない程度に薄層
としておけば、トランジスタ特性への影響は小さい。
【００１１】
【実施例】以下に、本発明に係わるバイポーラトランジ
スタとその製造方法の具体例を図面を参照しながら詳細
に説明する。 （第１の具体例）図１乃至図３及び図８、９は、本発明
に係わるバイポーラトランジスタの第１の具体例の構造
を示す図であって、これらの図には、半絶縁性基板１上
に第１導電型の第１の半導体からなるサブコレクタ層
２、第１導電型の第２の半導体からなるコレクタ層３、
第２導電型の第３の半導体からなるベース層４、第１導
電型の第４の半導体からなるエミッタ層５、第１導電型
の第５の半導体からなるエミッタキャップ層（エミッタ
コンタクト層）６が順次積層され、且つ、素子間絶縁領
域７を水素イオン注入により形成したバイポーラトラン
ジスタにおいて、前記サブコレクタ層２とコレクタ層３
の間に高濃度に炭素ドープされた第６の半導体からなる
水素のゲッタリング層１３を設けたバイポーラトランジ
スタが示されている。
スタとその製造方法の具体例を図面を参照しながら詳細
に説明する。 （第１の具体例）図１乃至図３及び図８、９は、本発明
に係わるバイポーラトランジスタの第１の具体例の構造
を示す図であって、これらの図には、半絶縁性基板１上
に第１導電型の第１の半導体からなるサブコレクタ層
２、第１導電型の第２の半導体からなるコレクタ層３、
第２導電型の第３の半導体からなるベース層４、第１導
電型の第４の半導体からなるエミッタ層５、第１導電型
の第５の半導体からなるエミッタキャップ層（エミッタ
コンタクト層）６が順次積層され、且つ、素子間絶縁領
域７を水素イオン注入により形成したバイポーラトラン
ジスタにおいて、前記サブコレクタ層２とコレクタ層３
の間に高濃度に炭素ドープされた第６の半導体からなる
水素のゲッタリング層１３を設けたバイポーラトランジ
スタが示されている。
【００１２】以下に、第１の具体例を更に詳細に説明す
る。図１は本発明の第１の具体例であるバイポーラトラ
ンジスタの断面図である。このバイポーラトランジスタ
は、ＧａＡｓ半絶縁性基板１、ｎ−ＧａＡｓサブコレク
タ層（不純物濃度：３×１０18ｃｍ-3、膜厚：５００ｎ
ｍ）２、ゲッタリング層１３、ｎ−ＧａＡｓコレクタ層
（５×１０16ｃｍ-3、５００ｎｍ）３、ｐ−ＧａＡｓベ
ース層（４×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−
Ａｌ0.25Ｇａ 0.75Ａｓエミッタ層（３×１０17ｃｍ-3、
５００ｎｍ）５、ｎ−Ａｌx Ｇａ1-xＡｓ（ｘ：０．２
５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａｓ
（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミッ
タキャップ層６、素子間絶縁層７、エミッタ電極８、ベ
ース電極９、コレクタ電極１０、ＳｉＯ2 膜などの絶縁
膜１１、１２により構成されている。ゲッタリング層１
３は、サブクレクタ層２とコレクタ層３との間に位置
し、高濃度炭素ドープＧａＡｓ薄層で構成される。炭素
ドーピング濃度は多数の水素原子を捕獲するためにでき
るだけ高いことが望ましい。また、層厚はキャリア電子
の走行を妨げないように薄いものが望ましい。本具体例
では一例として炭素ドーピング４×１０19ｃｍ-3、層厚
５０ｎｍのＧａＡｓ層をゲッタリング層１３として採用
した。但しゲッタリング層１３はＧａＡｓに限るもので
はなく、例えばＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａ
Ｐ、あるいはこれらの多層構造であっても良い。
る。図１は本発明の第１の具体例であるバイポーラトラ
ンジスタの断面図である。このバイポーラトランジスタ
は、ＧａＡｓ半絶縁性基板１、ｎ−ＧａＡｓサブコレク
タ層（不純物濃度：３×１０18ｃｍ-3、膜厚：５００ｎ
ｍ）２、ゲッタリング層１３、ｎ−ＧａＡｓコレクタ層
（５×１０16ｃｍ-3、５００ｎｍ）３、ｐ−ＧａＡｓベ
ース層（４×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−
Ａｌ0.25Ｇａ 0.75Ａｓエミッタ層（３×１０17ｃｍ-3、
５００ｎｍ）５、ｎ−Ａｌx Ｇａ1-xＡｓ（ｘ：０．２
５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａｓ
（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミッ
タキャップ層６、素子間絶縁層７、エミッタ電極８、ベ
ース電極９、コレクタ電極１０、ＳｉＯ2 膜などの絶縁
膜１１、１２により構成されている。ゲッタリング層１
３は、サブクレクタ層２とコレクタ層３との間に位置
し、高濃度炭素ドープＧａＡｓ薄層で構成される。炭素
ドーピング濃度は多数の水素原子を捕獲するためにでき
るだけ高いことが望ましい。また、層厚はキャリア電子
の走行を妨げないように薄いものが望ましい。本具体例
では一例として炭素ドーピング４×１０19ｃｍ-3、層厚
５０ｎｍのＧａＡｓ層をゲッタリング層１３として採用
した。但しゲッタリング層１３はＧａＡｓに限るもので
はなく、例えばＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａ
Ｐ、あるいはこれらの多層構造であっても良い。
【００１３】次に、図１に示したバイポーラトランジス
タの製造方法を図８及び図９を用いて説明する。まず半
絶縁性基板１上にサブコレクタ層２、ゲッタリング層１
３、コレクタ層３、ベース層４、エミッタ層５、エミッ
タキャップ層６を順次積層した後、エミッタコンタクト
層６上に所定のパターンに加工したエミッタ電極８、Ｓ
ｉＯ2 膜１１を形成する（図８（ａ））。次に、上記Ｓ
ｉＯ2 膜１１をマスクとして、エミッタコンタクト層
６、エミッタ層５の一部までをエッチングし除去する
（図８（ｂ））。次に、トランジスタ動作に不要な領域
のエミッタ層５の残りとベース層４をエッチングで除去
した後、素子絶縁のためにトランジスタ部以外の領域に
エネルギー１５０ｋｅＶ、ドース量３×１０15ｃｍ-2の
水素イオン注入を施し素子絶縁層７を形成する（図８
（ｃ））。次に、全面にＳｉＯ2 膜１２を形成した後、
図８（ｄ）に示すような所定のパタンに形成したホトレ
ジストをマスクにして、ＳｉＯ2 膜１２をドライエッチ
ングにより加工することにより、所望の領域のＳｉＯ2
膜１２を除去するとともにエミッタキャップ層６、エミ
ッタ層５からなるメサの側面にＳｉＯ2 膜１２からなる
側壁を形成する（図９（ａ））。続いて、このＳｉＯ2
膜１２をマスクとして露出しているＧａＡｓ結晶面をエ
ッチングしエミッタ層５の残りを除去し、ベース層４の
表面を露出させる。露出したベース層４上にベース電極
９を形成する（図９（ｂ））。また、サブコレクタ層６
を表出させその上にコレクタ電極１０を形成すると最終
的に図９（ｃ）に示すような本発明のＨＢＴが得られ
る。
タの製造方法を図８及び図９を用いて説明する。まず半
絶縁性基板１上にサブコレクタ層２、ゲッタリング層１
３、コレクタ層３、ベース層４、エミッタ層５、エミッ
タキャップ層６を順次積層した後、エミッタコンタクト
層６上に所定のパターンに加工したエミッタ電極８、Ｓ
ｉＯ2 膜１１を形成する（図８（ａ））。次に、上記Ｓ
ｉＯ2 膜１１をマスクとして、エミッタコンタクト層
６、エミッタ層５の一部までをエッチングし除去する
（図８（ｂ））。次に、トランジスタ動作に不要な領域
のエミッタ層５の残りとベース層４をエッチングで除去
した後、素子絶縁のためにトランジスタ部以外の領域に
エネルギー１５０ｋｅＶ、ドース量３×１０15ｃｍ-2の
水素イオン注入を施し素子絶縁層７を形成する（図８
（ｃ））。次に、全面にＳｉＯ2 膜１２を形成した後、
図８（ｄ）に示すような所定のパタンに形成したホトレ
ジストをマスクにして、ＳｉＯ2 膜１２をドライエッチ
ングにより加工することにより、所望の領域のＳｉＯ2
膜１２を除去するとともにエミッタキャップ層６、エミ
ッタ層５からなるメサの側面にＳｉＯ2 膜１２からなる
側壁を形成する（図９（ａ））。続いて、このＳｉＯ2
膜１２をマスクとして露出しているＧａＡｓ結晶面をエ
ッチングしエミッタ層５の残りを除去し、ベース層４の
表面を露出させる。露出したベース層４上にベース電極
９を形成する（図９（ｂ））。また、サブコレクタ層６
を表出させその上にコレクタ電極１０を形成すると最終
的に図９（ｃ）に示すような本発明のＨＢＴが得られ
る。
【００１４】このように、本発明の第１の具体例のバイ
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
高濃度に炭素ドープされた第６の半導体からなるゲッタ
リング層１３、第１導電型の第２の半導体からなるコレ
クタ層３、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１とを形成する工程と、前記第１の絶縁膜１１を
マスクとして、前記エミッタキャップ層６、エミッタ層
５の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層５の一部とベース層
４をエッチングで除去する工程と、素子間絶縁のために
トランジスタ形成領域外の領域に水素イオン注入を施し
素子間絶縁領域７を形成する工程と、全面に第２の絶縁
膜１２を形成する工程と、所定のパタンに形成したホト
レジストをマスクにして、前記第２の絶縁膜１２をエッ
チングし、所望の領域の前記第２の絶縁膜１２を除去す
ると共に前記エミッタキャップ層６、エミッタ層５から
なるメサの側面に前記第２の絶縁膜１２からなる側壁を
形成する工程と、前記第２の絶縁膜１２をマスクとして
露出しているＧａＡｓ結晶面をエッチングして前記エミ
ッタ層５の残りを除去し、前記ベース層４の表面を露出
させる工程と、露出した前記ベース層４上にベース電極
９を形成する工程と、前記サブコレクタ層２を表出させ
その上にコレクタ電極１０を形成する工程と、を含むこ
とを特徴とするものである。
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
高濃度に炭素ドープされた第６の半導体からなるゲッタ
リング層１３、第１導電型の第２の半導体からなるコレ
クタ層３、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１とを形成する工程と、前記第１の絶縁膜１１を
マスクとして、前記エミッタキャップ層６、エミッタ層
５の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層５の一部とベース層
４をエッチングで除去する工程と、素子間絶縁のために
トランジスタ形成領域外の領域に水素イオン注入を施し
素子間絶縁領域７を形成する工程と、全面に第２の絶縁
膜１２を形成する工程と、所定のパタンに形成したホト
レジストをマスクにして、前記第２の絶縁膜１２をエッ
チングし、所望の領域の前記第２の絶縁膜１２を除去す
ると共に前記エミッタキャップ層６、エミッタ層５から
なるメサの側面に前記第２の絶縁膜１２からなる側壁を
形成する工程と、前記第２の絶縁膜１２をマスクとして
露出しているＧａＡｓ結晶面をエッチングして前記エミ
ッタ層５の残りを除去し、前記ベース層４の表面を露出
させる工程と、露出した前記ベース層４上にベース電極
９を形成する工程と、前記サブコレクタ層２を表出させ
その上にコレクタ電極１０を形成する工程と、を含むこ
とを特徴とするものである。
【００１５】（第２の具体例）図４、５及び図１０、１
１は、本発明の第２の具体例の構造を示す図であって、
これらの図には、半絶縁性基板１上に第１導通型の第１
の半導体からなるサブコレクタ層２、第１導電型の第２
の半導体からなるコレクタ層３、第２導電型の第３の半
導体からなるベース層４、第１導電型の第４の半導体か
らなるエミッタ層５、第１導電型の第５の半導体からな
るエミッタキャップ層６が順次積層され、且つ、素子間
絶縁領域７を水素イオン注入により形成したバイポーラ
トランジスタにおいて、前記サブコレクタ層２とコレク
タ層３の間に高濃度に炭素ドープされた第６の半導体か
らなる水素のゲッタリング層１３が形成され、且つ、素
子間絶縁領域７上の前記コレクタ層が完全に除去されて
いるバイポーラトランジスタが示されている。
１は、本発明の第２の具体例の構造を示す図であって、
これらの図には、半絶縁性基板１上に第１導通型の第１
の半導体からなるサブコレクタ層２、第１導電型の第２
の半導体からなるコレクタ層３、第２導電型の第３の半
導体からなるベース層４、第１導電型の第４の半導体か
らなるエミッタ層５、第１導電型の第５の半導体からな
るエミッタキャップ層６が順次積層され、且つ、素子間
絶縁領域７を水素イオン注入により形成したバイポーラ
トランジスタにおいて、前記サブコレクタ層２とコレク
タ層３の間に高濃度に炭素ドープされた第６の半導体か
らなる水素のゲッタリング層１３が形成され、且つ、素
子間絶縁領域７上の前記コレクタ層が完全に除去されて
いるバイポーラトランジスタが示されている。
【００１６】以下に、第２の具体例を更に詳細に説明す
る。第１の具体例のＨＢＴにおいて、一般的にはベース
およびコレクタの各電極は引き出しパッドを取り出すた
めに、図２のＨＢＴの上面図に示すような形で素子間絶
縁領域７上にも形成されることが多い。このとき、図２
中のＡ−ａ方向の断面は図１に相当するが、Ｂ−ｂ方向
の断面は図３のようになる。素子間絶縁領域７中の水素
の分布はサブコレクタ層２と基板１との界面付近にピー
クを持つため、図３のような状況であってもゲッタリン
グ層１３は、素子絶縁領域中の水素の大部分に対してベ
ース層への拡散を防ぐ効果が期待できる。しかしながら
素子間絶縁領域中のコレクタ層部分からの水素に対して
はその拡散を防ぐことが難しい。そこで、この点を改良
し、さらにベース層への水素の拡散を有効に抑制するた
めに、素子間絶縁領域７中のコレクタ層を完全に除去
し、絶縁層１４で置き換えたものが本発明の第２の具体
例のバイポーラトランジスタであり、そのＡ−ａ方向の
断面を図４に、Ｂ−ｂ方向の断面を図５に示した。この
バイポーラトランジスタはＧａＡｓ半絶縁性基板１、ｎ
−ＧａＡｓサブコレクタ層（３×１０18ｃｍ -3、５００
ｎｍ）２、ゲッタリング層１３、ｎ−ＧａＡｓコレクタ
層（５×１０ 16ｃｍ-3、５００ｎｍ）３、ｐ−ＧａＡｓ
ベース層（４×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ
−Ａｌ0.25Ｇａ0.75Ａｓエミッタ層（３×１０17ｃ
ｍ-3、５００ｎｍ）５、ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：
０．２５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミ
ッタキャップ層６、素子絶縁領域７、エミッタ電極８、
ベース電極９、コレクタ電極１０、ＳｉＯ2 膜などの絶
縁膜１１、１２、１４により構成されている。ゲッタリ
ング層１３の構成は第１の具体例と同様である。
る。第１の具体例のＨＢＴにおいて、一般的にはベース
およびコレクタの各電極は引き出しパッドを取り出すた
めに、図２のＨＢＴの上面図に示すような形で素子間絶
縁領域７上にも形成されることが多い。このとき、図２
中のＡ−ａ方向の断面は図１に相当するが、Ｂ−ｂ方向
の断面は図３のようになる。素子間絶縁領域７中の水素
の分布はサブコレクタ層２と基板１との界面付近にピー
クを持つため、図３のような状況であってもゲッタリン
グ層１３は、素子絶縁領域中の水素の大部分に対してベ
ース層への拡散を防ぐ効果が期待できる。しかしながら
素子間絶縁領域中のコレクタ層部分からの水素に対して
はその拡散を防ぐことが難しい。そこで、この点を改良
し、さらにベース層への水素の拡散を有効に抑制するた
めに、素子間絶縁領域７中のコレクタ層を完全に除去
し、絶縁層１４で置き換えたものが本発明の第２の具体
例のバイポーラトランジスタであり、そのＡ−ａ方向の
断面を図４に、Ｂ−ｂ方向の断面を図５に示した。この
バイポーラトランジスタはＧａＡｓ半絶縁性基板１、ｎ
−ＧａＡｓサブコレクタ層（３×１０18ｃｍ -3、５００
ｎｍ）２、ゲッタリング層１３、ｎ−ＧａＡｓコレクタ
層（５×１０ 16ｃｍ-3、５００ｎｍ）３、ｐ−ＧａＡｓ
ベース層（４×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ
−Ａｌ0.25Ｇａ0.75Ａｓエミッタ層（３×１０17ｃ
ｍ-3、５００ｎｍ）５、ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：
０．２５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミ
ッタキャップ層６、素子絶縁領域７、エミッタ電極８、
ベース電極９、コレクタ電極１０、ＳｉＯ2 膜などの絶
縁膜１１、１２、１４により構成されている。ゲッタリ
ング層１３の構成は第１の具体例と同様である。
【００１７】次に、図４、図５に示したバイポーラトラ
ンジスタの製造方法を図１０及び図１１を用いて説明す
る。まず、半絶縁性基板１上にサブコレクタ層２、ゲッ
タリング層１３、コレクタ層３、ベース層４、エミッタ
層５、エミッタキャップ層６を順次積層した後、エミッ
タコンタクト層６上に所定のパターンに加工したエミッ
タ電極８、ＳｉＯ2 膜１１を形成する（図１０
（ａ））。次に、上記ＳｉＯ2膜１１をマスクとして、
エミッタコンタクト層６、エミッタ層５の一部までをエ
ッチングし除去する（図１０（ｂ））。
ンジスタの製造方法を図１０及び図１１を用いて説明す
る。まず、半絶縁性基板１上にサブコレクタ層２、ゲッ
タリング層１３、コレクタ層３、ベース層４、エミッタ
層５、エミッタキャップ層６を順次積層した後、エミッ
タコンタクト層６上に所定のパターンに加工したエミッ
タ電極８、ＳｉＯ2 膜１１を形成する（図１０
（ａ））。次に、上記ＳｉＯ2膜１１をマスクとして、
エミッタコンタクト層６、エミッタ層５の一部までをエ
ッチングし除去する（図１０（ｂ））。
【００１８】次に、トランジスタ動作に不要な領域のエ
ミッタ層５の残り、ベース層４およびコレクタ層５をエ
ッチングで除去した後、素子間絶縁のためにトランジス
タ部以外の領域にエネルギー７５ｋｅＶ、ドース量３×
１０15ｃｍ-2の水素イオン注入を施し素子間絶縁領域７
を形成する（図１０（ｃ））。次に、全面にコレクタ層
と同程度の層厚のＳｉＯ2 膜１２を形成した後、図１０
（ｄ）に示すような所定のパタンに形成したホトレジス
トをマスクにして、ＳｉＯ2 膜１２をドライエッチング
により所望の領域のＳｉＯ2 膜１２を除去すると共に、
エミッタキャップ層６、エミッタ層５からなるメサの側
面にはＳｉＯ2 膜１２からなる側壁を、また素子間絶縁
領域７上にはＳｉＯ2 膜１２からなる埋込み絶縁層１４
を形成する（図１１（ａ））。続いて、このＳｉＯ2 膜
１２をマスクとして露出しているＧａＡｓ結晶面をエッ
チングし、エミッタ層５の残りを除去し、ベース層４の
表面を露出させる。露出したベース層４上にベース電極
９を形成する（図１１（ｂ））。ベース電極９の一部は
埋め込み絶縁層１４上に形成される。また、サブコレク
タ層２を表出させ、その上にコレクタ電極１０を形成す
ると最終的に図１１（ｃ）に示すような本発明のＨＢＴ
が得られる。
ミッタ層５の残り、ベース層４およびコレクタ層５をエ
ッチングで除去した後、素子間絶縁のためにトランジス
タ部以外の領域にエネルギー７５ｋｅＶ、ドース量３×
１０15ｃｍ-2の水素イオン注入を施し素子間絶縁領域７
を形成する（図１０（ｃ））。次に、全面にコレクタ層
と同程度の層厚のＳｉＯ2 膜１２を形成した後、図１０
（ｄ）に示すような所定のパタンに形成したホトレジス
トをマスクにして、ＳｉＯ2 膜１２をドライエッチング
により所望の領域のＳｉＯ2 膜１２を除去すると共に、
エミッタキャップ層６、エミッタ層５からなるメサの側
面にはＳｉＯ2 膜１２からなる側壁を、また素子間絶縁
領域７上にはＳｉＯ2 膜１２からなる埋込み絶縁層１４
を形成する（図１１（ａ））。続いて、このＳｉＯ2 膜
１２をマスクとして露出しているＧａＡｓ結晶面をエッ
チングし、エミッタ層５の残りを除去し、ベース層４の
表面を露出させる。露出したベース層４上にベース電極
９を形成する（図１１（ｂ））。ベース電極９の一部は
埋め込み絶縁層１４上に形成される。また、サブコレク
タ層２を表出させ、その上にコレクタ電極１０を形成す
ると最終的に図１１（ｃ）に示すような本発明のＨＢＴ
が得られる。
【００１９】このように、本発明の第２の具体例のバイ
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
高濃度に炭素ドープされた第６の半導体からなるゲッタ
リング層１３、第１導電型の第２の半導体からなるコレ
クタ層３、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１を形成する工程と、前記第１の絶縁膜１１をマ
スクとして、前記エミッタキャップ層６、エミッタ層５
の一部をエッチングし除去する工程と、トランジスタ動
作に不要な領域の前記エミッタ層５の一部、ベース層４
およびコレクタ層３をエッチングし除去する工程と、素
子間絶縁のためにトランジスタ形成領域外の領域に水素
イオン注入を施し素子間絶縁領域７を形成する工程と、
全面に前記コレクタ層３と同程度の層厚の第２の絶縁膜
１２を形成する工程と、所定のパタンに形成したホトレ
ジストをマスクにして、前記第２の絶縁膜１２をエッチ
ングし、所望の領域の前記第２の絶縁膜１２を除去する
と共に前記エミッタキャップ層６、エミッタ層５からな
るメサの側面に前記第２の絶縁膜１２からなる側壁を、
また素子間絶縁領域７上には前記第２の絶縁膜１２から
なる埋込み絶縁層１４を形成する工程と、前記第２の絶
縁膜１２をマスクとして露出しているＧａＡｓ結晶面を
エッチングして前記エミッタ層５の残りを除去し、前記
ベース層４の表面を露出させる工程と、露出した前記ベ
ース層４上にベース電極９を形成する工程と、前記サブ
コレクタ層６を表出させその上にコレクタ電極１０を形
成する工程とを含むことを特徴とするものである。
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
高濃度に炭素ドープされた第６の半導体からなるゲッタ
リング層１３、第１導電型の第２の半導体からなるコレ
クタ層３、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１を形成する工程と、前記第１の絶縁膜１１をマ
スクとして、前記エミッタキャップ層６、エミッタ層５
の一部をエッチングし除去する工程と、トランジスタ動
作に不要な領域の前記エミッタ層５の一部、ベース層４
およびコレクタ層３をエッチングし除去する工程と、素
子間絶縁のためにトランジスタ形成領域外の領域に水素
イオン注入を施し素子間絶縁領域７を形成する工程と、
全面に前記コレクタ層３と同程度の層厚の第２の絶縁膜
１２を形成する工程と、所定のパタンに形成したホトレ
ジストをマスクにして、前記第２の絶縁膜１２をエッチ
ングし、所望の領域の前記第２の絶縁膜１２を除去する
と共に前記エミッタキャップ層６、エミッタ層５からな
るメサの側面に前記第２の絶縁膜１２からなる側壁を、
また素子間絶縁領域７上には前記第２の絶縁膜１２から
なる埋込み絶縁層１４を形成する工程と、前記第２の絶
縁膜１２をマスクとして露出しているＧａＡｓ結晶面を
エッチングして前記エミッタ層５の残りを除去し、前記
ベース層４の表面を露出させる工程と、露出した前記ベ
ース層４上にベース電極９を形成する工程と、前記サブ
コレクタ層６を表出させその上にコレクタ電極１０を形
成する工程とを含むことを特徴とするものである。
【００２０】（第３の具体例）図６、７及び図１２、１
３は、本発明の第３の具体例の構造を示す図であって、
これらの図には、半絶縁性基板１上に第１導電型の第１
の半導体からなるサブコレクタ層２、第１導電型の第２
の半導体からなるコレクタ層１５、１６、第２導電型の
第３の半導体からなるベース層４、第１導電型の第４の
半導体からなるエミッタ層５、第１導電型の第５の半導
体からなるエミッタキャップ層６が順次積層され、且
つ、素子間絶縁領域７を水素イオン注入により形成した
バイポーラトランジスタにおいて、前記コレクタ層１
５、１６の間に高濃度に炭素ドープされた第６の半導体
からなる水素のゲッタリング層１３が設けられているバ
イポーラトランジスタが示されている。
３は、本発明の第３の具体例の構造を示す図であって、
これらの図には、半絶縁性基板１上に第１導電型の第１
の半導体からなるサブコレクタ層２、第１導電型の第２
の半導体からなるコレクタ層１５、１６、第２導電型の
第３の半導体からなるベース層４、第１導電型の第４の
半導体からなるエミッタ層５、第１導電型の第５の半導
体からなるエミッタキャップ層６が順次積層され、且
つ、素子間絶縁領域７を水素イオン注入により形成した
バイポーラトランジスタにおいて、前記コレクタ層１
５、１６の間に高濃度に炭素ドープされた第６の半導体
からなる水素のゲッタリング層１３が設けられているバ
イポーラトランジスタが示されている。
【００２１】以下に、第３の具体例を更に詳細に説明す
る。第２の具体例のＨＢＴは、第１の具体例のＨＢＴに
おける問題を改善するために、素子間絶縁領域７中のコ
レクタ層を除去し、それにより生じたこの部分の段差を
解消するために埋め込み絶縁層１４を形成した。コレク
タ層厚が比較的薄い場合には、第２の具体例の方法で上
述の段差は容易に解消される。しかしながら、高耐圧が
必要となる高出力ＨＢＴなどの場合には非常に厚いコレ
クタ層を用いるケースもあり、この場合にはコレクタ層
を除去した後の大きな段差を第２の具体例のような方法
で解消することは難しくなってくる。そこで以上の問題
を解決するために、ゲッタリング層１３をコレクタ層と
サブコレクタ層の界面ではなく、コレクタ層中に挿入し
たものが本発明の第３の具体例のバイポーラトランジス
タであり、そのＡ−ａ方向の断面を図６に、Ｂ−ｂ方向
の断面を図７に示した。このバイポーラトランジスタは
ＧａＡｓ半絶縁性基板１、ｎ−ＧａＡｓサブコレクタ層
（３×１０18ｃｍ-3、５００ｎｍ）２、２層に分かれた
ｎ−ＧａＡｓコレクタ層（５×１０16ｃｍ-3、５００ｎ
ｍ）１５、１６、コレクタ層１５、１６中に挿入された
ゲッタリング層１３、ｐ−ＧａＡｓベース層（４×１０
19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−Ａｌ0.25Ｇａ0.75
Ａｓエミッタ層（３×１０17ｃｍ-3、５００ｎｍ）５、
ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：０．２５−０）／ｎ−Ｇ
ａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ：０−０．５）／
ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミッタキャップ層６、素子
間絶縁領域７、エミッタ電極８、ベース電極９、コレク
タ電極１０、ＳｉＯ2 膜などの絶縁膜１１、１２により
構成されている。ゲッタリング層１３の構成は第１の具
体例と同様である。
る。第２の具体例のＨＢＴは、第１の具体例のＨＢＴに
おける問題を改善するために、素子間絶縁領域７中のコ
レクタ層を除去し、それにより生じたこの部分の段差を
解消するために埋め込み絶縁層１４を形成した。コレク
タ層厚が比較的薄い場合には、第２の具体例の方法で上
述の段差は容易に解消される。しかしながら、高耐圧が
必要となる高出力ＨＢＴなどの場合には非常に厚いコレ
クタ層を用いるケースもあり、この場合にはコレクタ層
を除去した後の大きな段差を第２の具体例のような方法
で解消することは難しくなってくる。そこで以上の問題
を解決するために、ゲッタリング層１３をコレクタ層と
サブコレクタ層の界面ではなく、コレクタ層中に挿入し
たものが本発明の第３の具体例のバイポーラトランジス
タであり、そのＡ−ａ方向の断面を図６に、Ｂ−ｂ方向
の断面を図７に示した。このバイポーラトランジスタは
ＧａＡｓ半絶縁性基板１、ｎ−ＧａＡｓサブコレクタ層
（３×１０18ｃｍ-3、５００ｎｍ）２、２層に分かれた
ｎ−ＧａＡｓコレクタ層（５×１０16ｃｍ-3、５００ｎ
ｍ）１５、１６、コレクタ層１５、１６中に挿入された
ゲッタリング層１３、ｐ−ＧａＡｓベース層（４×１０
19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−Ａｌ0.25Ｇａ0.75
Ａｓエミッタ層（３×１０17ｃｍ-3、５００ｎｍ）５、
ｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ：０．２５−０）／ｎ−Ｇ
ａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ：０−０．５）／
ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミッタキャップ層６、素子
間絶縁領域７、エミッタ電極８、ベース電極９、コレク
タ電極１０、ＳｉＯ2 膜などの絶縁膜１１、１２により
構成されている。ゲッタリング層１３の構成は第１の具
体例と同様である。
【００２２】次に、図６、図７に示したバイポーラトラ
ンジスタの製造方法を図１２及び図１３を用いて説明す
る。まず、半絶縁性基板１上にサブコレクタ層２、第１
のコレクタ層１５、ゲッタリング層１３、第２のコレク
タ層１６、ベース層４、エミッタ層５、エミッタキャッ
プ層６を順次積層した後、エミッタコンタクト層６上に
所定のパターンに加工したエミッタ電極８、ＳｉＯ2 膜
１１を形成する（図１２（ａ））。次に、上記ＳｉＯ2
膜１１をマスクとして、エミッタコンタクト層６、エミ
ッタ層５の一部までをエッチングし除去する（図１２
（ｂ））。次に、トランジスタ動作に不要な領域のエミ
ッタ層５の残り、ベース層４および第２のコレクタ層１
６をエッチングで除去した後、素子絶縁のためにトラン
ジスタ部以外の領域にエネルギー１５０ｋｅＶ、ドース
量３×１０15ｃｍ-2の水素イオン注入を施し素子間絶縁
領域７を形成する（図１２（ｃ））。次に、全面にベー
ス層４と第２のコレクタ層１６をあわせた程度の層厚の
ＳｉＯ2 膜１２を形成した後、図１２（ｄ）に示すよう
な所定のパタンに形成したホトレジストをマスクにし
て、ＳｉＯ2 膜１２をドライエッチングにより加工する
ことにより、所望の領域のＳｉＯ2 膜１２を除去すると
共に、エミッタキャップ層６、エミッタ層５からなるメ
サの側面にはＳｉＯ2 膜１２からなる側壁を、また素子
絶縁領域７上にはＳｉＯ2 膜１２からなる埋込み絶縁層
１４を形成する（図１３（ａ））。続いて、このＳｉＯ
2 膜をマスクとして露出しているＧａＡｓ結晶面をエッ
チングし、エミッタ層５の残りを除去しベース層４の表
面を露出させる。露出したベース層４上にベース電極９
を形成する（図１３（ｂ））。ベース電極９の一部は埋
め込み絶縁層１４上に形成される。またサブコレクタ層
６を表出させ、その上にコレクタ電極１０を形成すると
最終的に図１３（ｃ）に示すような本発明のＨＢＴが得
られる。
ンジスタの製造方法を図１２及び図１３を用いて説明す
る。まず、半絶縁性基板１上にサブコレクタ層２、第１
のコレクタ層１５、ゲッタリング層１３、第２のコレク
タ層１６、ベース層４、エミッタ層５、エミッタキャッ
プ層６を順次積層した後、エミッタコンタクト層６上に
所定のパターンに加工したエミッタ電極８、ＳｉＯ2 膜
１１を形成する（図１２（ａ））。次に、上記ＳｉＯ2
膜１１をマスクとして、エミッタコンタクト層６、エミ
ッタ層５の一部までをエッチングし除去する（図１２
（ｂ））。次に、トランジスタ動作に不要な領域のエミ
ッタ層５の残り、ベース層４および第２のコレクタ層１
６をエッチングで除去した後、素子絶縁のためにトラン
ジスタ部以外の領域にエネルギー１５０ｋｅＶ、ドース
量３×１０15ｃｍ-2の水素イオン注入を施し素子間絶縁
領域７を形成する（図１２（ｃ））。次に、全面にベー
ス層４と第２のコレクタ層１６をあわせた程度の層厚の
ＳｉＯ2 膜１２を形成した後、図１２（ｄ）に示すよう
な所定のパタンに形成したホトレジストをマスクにし
て、ＳｉＯ2 膜１２をドライエッチングにより加工する
ことにより、所望の領域のＳｉＯ2 膜１２を除去すると
共に、エミッタキャップ層６、エミッタ層５からなるメ
サの側面にはＳｉＯ2 膜１２からなる側壁を、また素子
絶縁領域７上にはＳｉＯ2 膜１２からなる埋込み絶縁層
１４を形成する（図１３（ａ））。続いて、このＳｉＯ
2 膜をマスクとして露出しているＧａＡｓ結晶面をエッ
チングし、エミッタ層５の残りを除去しベース層４の表
面を露出させる。露出したベース層４上にベース電極９
を形成する（図１３（ｂ））。ベース電極９の一部は埋
め込み絶縁層１４上に形成される。またサブコレクタ層
６を表出させ、その上にコレクタ電極１０を形成すると
最終的に図１３（ｃ）に示すような本発明のＨＢＴが得
られる。
【００２３】このように、本発明の第３の具体例のバイ
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
第１導電型の第７の半導体からなるコレクタ層１５、高
濃度に炭素ドープされた第６の半導体からなるゲッタリ
ング層１３、第１導電型の第８の半導体からなるコレク
タ層１６、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１とを形成する工程と、前記第１の絶縁膜１１を
マスクとして、前記エミッタキャップ層６、エミッタ層
５の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層５の一部、ベース層
４、およびコレクタ層１６をエッチングし除去する工程
と、素子間絶縁のためにトランジスタ形成領域外の領域
に水素イオン注入を施し素子間絶縁領域７を形成する工
程と、全面に第２の絶縁膜１２を形成する工程と、所定
のパタンに形成したホトレジストをマスクにして、前記
第２の絶縁膜１２をエッチング加工し、所望の領域の前
記第２の絶縁膜１２を除去すると共に前記エミッタキャ
ップ層６、エミッタ層５からなるメサの側面には前記第
２の絶縁膜１２からなる側壁を、また素子間絶縁領域７
上には前記第２の絶縁膜１２からなる埋め込み絶縁層１
４を形成する工程と、前記第２の絶縁膜１２をマスクと
して露出しているＧａＡｓ結晶面をエッチングして前記
エミッタ層３の残りを除去し、前記ベース層４の表面を
露出させる工程と、露出した前記ベース層４上および埋
め込み絶縁層１４上にベース電極９を形成する工程と、
前記サブコレクタ層６を表出させその上にコレクタ電極
１０を形成する工程と、を含むことを特徴とするもので
ある。
ポーラトランジスタの製造方法は、半絶縁性基板１上に
第１導電型の第１の半導体からなるサブコレクタ層２、
第１導電型の第７の半導体からなるコレクタ層１５、高
濃度に炭素ドープされた第６の半導体からなるゲッタリ
ング層１３、第１導電型の第８の半導体からなるコレク
タ層１６、第２導電型の第３の半導体からなるベース層
４、第１導電型の第４の半導体からなるエミッタ層５、
第１導電型の第５の半導体からなるエミッタキャップ層
６を順次積層する工程と、前記エミッタキャップ層６上
に所定のパターンに加工したエミッタ電極８と第１の絶
縁膜１１とを形成する工程と、前記第１の絶縁膜１１を
マスクとして、前記エミッタキャップ層６、エミッタ層
５の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層５の一部、ベース層
４、およびコレクタ層１６をエッチングし除去する工程
と、素子間絶縁のためにトランジスタ形成領域外の領域
に水素イオン注入を施し素子間絶縁領域７を形成する工
程と、全面に第２の絶縁膜１２を形成する工程と、所定
のパタンに形成したホトレジストをマスクにして、前記
第２の絶縁膜１２をエッチング加工し、所望の領域の前
記第２の絶縁膜１２を除去すると共に前記エミッタキャ
ップ層６、エミッタ層５からなるメサの側面には前記第
２の絶縁膜１２からなる側壁を、また素子間絶縁領域７
上には前記第２の絶縁膜１２からなる埋め込み絶縁層１
４を形成する工程と、前記第２の絶縁膜１２をマスクと
して露出しているＧａＡｓ結晶面をエッチングして前記
エミッタ層３の残りを除去し、前記ベース層４の表面を
露出させる工程と、露出した前記ベース層４上および埋
め込み絶縁層１４上にベース電極９を形成する工程と、
前記サブコレクタ層６を表出させその上にコレクタ電極
１０を形成する工程と、を含むことを特徴とするもので
ある。
【００２４】
【発明の効果】本発明に係わるバイポーラトランジスタ
は、イオン注入をした素子絶縁領域とベース層との間に
ゲッタリング層を設けることで、イオン注入領域からベ
ース層への水素の侵入を防ぐことができる。また、結晶
中に取り込まれた水素、例えば、ＭＯＣＶＤを用いたエ
ピタキシャル層成長中にキャリアガスとして使用してい
る水素や、トランジスタ形成過程での絶縁膜形成のため
のプラズマＣＶＤや結晶のドライエッチングなどの処理
の際に結晶に照射されるプラズマに含まれている水素な
どに対しても、その一部をゲッタリング層が捕獲するた
め、ベース層中へ取り込まれる水素の量は低減される。
は、イオン注入をした素子絶縁領域とベース層との間に
ゲッタリング層を設けることで、イオン注入領域からベ
ース層への水素の侵入を防ぐことができる。また、結晶
中に取り込まれた水素、例えば、ＭＯＣＶＤを用いたエ
ピタキシャル層成長中にキャリアガスとして使用してい
る水素や、トランジスタ形成過程での絶縁膜形成のため
のプラズマＣＶＤや結晶のドライエッチングなどの処理
の際に結晶に照射されるプラズマに含まれている水素な
どに対しても、その一部をゲッタリング層が捕獲するた
め、ベース層中へ取り込まれる水素の量は低減される。
【００２５】以上の理由から、本発明によれば、ベース
ドーパントである炭素は水素による不活性化の影響を受
けにくくなり、トランジスタ動作時に生じていた特性変
動が効果的に抑制される。
ドーパントである炭素は水素による不活性化の影響を受
けにくくなり、トランジスタ動作時に生じていた特性変
動が効果的に抑制される。
【図１】本発明のバイポーラトランジスタの第１の具体
例の構造を説明するための素子断面図である。
例の構造を説明するための素子断面図である。
【図２】本発明のバイポーラトランジスタにおいて、電
極のレイアウトの例を説明するための素子の上面図であ
る。
極のレイアウトの例を説明するための素子の上面図であ
る。
【図３】本発明のバイポーラトランジスタの第１の具体
例の、図２中のＢ−ｂ断面図である。
例の、図２中のＢ−ｂ断面図である。
【図４】本発明のバイポーラトランジスタの第２の具体
例の構造を説明するための素子断面図（図２中のＡ−ａ
断面）である。
例の構造を説明するための素子断面図（図２中のＡ−ａ
断面）である。
【図５】第２の具体例のＢ−ｂ断面図である。
【図６】本発明のバイポーラトランジスタの第３の具体
例の構造を説明するための素子の断面図（図２中のＡ−
ａ断面）である。
例の構造を説明するための素子の断面図（図２中のＡ−
ａ断面）である。
【図７】第３の具体例のＢ−ｂ断面図である。
【図８】図１のバイポーラトランジスタの製造工程を説
明するための素子の断面図である。
明するための素子の断面図である。
【図９】図８の続きの工程を示す断面図である。
【図１０】図４、５のバイポーラトランジスタの製造工
程を説明するための素子の断面図である。
程を説明するための素子の断面図である。
【図１１】図１０の続きの工程を示す断面図である。
【図１２】図６、７のバイポーラトランジスタの製造工
程を説明するための素子の断面図である。
程を説明するための素子の断面図である。
【図１３】図１２の続きの工程を示す断面図である。
【図１４】従来のバイポーラトランジスタの断面図であ
る。
る。
【図１５】図１４のバイポーラトランジスタの製造工程
を説明するための断面図である。
を説明するための断面図である。
１ 半絶縁性基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタキャップ層 ７ 素子絶縁領域 ８ エミッタ電極 ９ ベース電極 １０ コレクタ電極 １１、１２、１４ 絶縁膜（ＳｉＯ2 膜） １５ 第１のコレクタ層 １６ 第２のコレクタ層
Claims (6)
- 【請求項１】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、第１導電型の第２の半導
体からなるコレクタ層、第２導電型の第３の半導体から
なるベース層、第１導電型の第４の半導体からなるエミ
ッタ層、第１導電型の第５の半導体からなるエミッタキ
ャップ層が順次積層され、且つ、素子間絶縁領域を水素
イオン注入により形成したバイポーラトランジスタにお
いて、 前記サブコレクタ層とコレクタ層の間に高濃度に炭素ド
ープされた第６の半導体からなる水素のゲッタリング層
を設けたことを特徴とするバイポーラトランジスタ。 - 【請求項２】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、第１導電型の第２の半導
体からなるコレクタ層、第２導電型の第３の半導体から
なるベース層、第１導電型の第４の半導体からなるエミ
ッタ層、第１導電型の第５の半導体からなるエミッタキ
ャップ層が順次積層され、且つ、素子間絶縁領域を水素
イオン注入により形成したバイポーラトランジスタにお
いて、 前記サブコレクタ層とコレクタ層の間に高濃度に炭素ド
ープされた第６の半導体からなる水素のゲッタリング層
が形成され、且つ、素子間絶縁領域上の前記コレクタ層
が完全に除去されていることを特徴とするバイポーラト
ランジスタ。 - 【請求項３】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、第１導電型の第２の半導
体からなるコレクタ層、第２導電型の第３の半導体から
なるベース層、第１導電型の第４の半導体からなるエミ
ッタ層、第１導電型の第５の半導体からなるエミッタキ
ャップ層が順次積層され、且つ、素子間絶縁領域を水素
イオン注入により形成したバイポーラトランジスタにお
いて、 前記コレクタ層の間に高濃度に炭素ドープされた第６の
半導体からなる水素のゲッタリング層が設けられている
ことを特徴とするバイポーラトランジスタ。 - 【請求項４】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、高濃度に炭素ドープされ
た第６の半導体からなるゲッタリング層、第１導電型の
第２の半導体からなるコレクタ層、第２導電型の第３の
半導体からなるベース層、第１導電型の第４の半導体か
らなるエミッタ層、第１導電型の第５の半導体からなる
エミッタキャップ層が順次積層する工程と、前記エミッ
タキャップ層上に所定のパターンに加工したエミッタ電
極と第１の絶縁膜とを形成する工程と、前記第１の絶縁
膜をマスクとして、前記エミッタキャップ層、エミッタ
層の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層の一部とベース層を
エッチングで除去する工程と、素子間絶縁のためにトラ
ンジスタ形成領域外の領域に水素イオン注入を施し素子
間絶縁領域を形成する工程と、全面に第２の絶縁膜を形
成する工程と、所定のパタンに形成したホトレジストを
マスクにして、前記第２の絶縁膜をエッチングし、所望
の領域の前記第２の絶縁膜を除去すると共に前記エミッ
タキャップ層、エミッタ層からなるメサの側面に前記第
２の絶縁膜からなる側壁を形成する工程と、前記第２の
絶縁膜をマスクとして露出しているＧａＡｓ結晶面をエ
ッチングして前記エミッタ層の残りを除去し、前記ベー
ス層の表面を露出させる工程と、露出した前記ベース層
上にベース電極を形成する工程と、前記サブコレクタ層
を表出させその上にコレクタ電極を形成する工程と、を
含むことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項５】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、高濃度に炭素ドープされ
た第６の半導体からなるゲッタリング層、第１導電型の
第２の半導体からなるコレクタ層、第２導電型の第３の
半導体からなるベース層、第１導電型の第４の半導体か
らなるエミッタ層、第１導電型の第５の半導体からなる
エミッタキャップ層が順次積層する工程と、前記エミッ
タキャップ層上に所定のパターンに加工したエミッタ電
極と第１の絶縁膜とを形成する工程と、前記第１の絶縁
膜をマスクとして、前記エミッタキャップ層、エミッタ
層の一部をエッチングし除去する工程と、トランジスタ
動作に不要な領域の前記エミッタ層の一部、ベース層お
よびコレクタ層をエッチングし除去する工程と、素子間
絶縁のためにトランジスタ形成領域外の領域に水素イオ
ン注入を施し素子間絶縁領域を形成する工程と、全面に
前記コレクタ層と同程度の層厚の第２の絶縁膜を形成す
る工程と、所定のパタンに形成したホトレジストをマス
クにして、前記第２の絶縁膜をエッチングし、所望の領
域の前記第２の絶縁膜を除去すると共に前記エミッタキ
ャップ層、エミッタ層からなるメサの側面に前記第２の
絶縁膜からなる側壁を、また素子間絶縁領域上には前記
第２の絶縁膜からなる埋め込み絶縁層を形成する工程
と、前記第２の絶縁膜をマスクとして露出しているＧａ
Ａｓ結晶面をエッチングして前記エミッタ層の残りを除
去し、前記ベース層の表面を露出させる工程と、露出し
た前記ベース層上にベース電極を形成する工程と、前記
サブコレクタ層を表出させその上にコレクタ電極を形成
する工程と、を含むことを特徴とするバイポーラトラン
ジスタの製造方法。 - 【請求項６】 半絶縁性基板上に第１導電型の第１の半
導体からなるサブコレクタ層、第１導電型の第７の半導
体からなるコレクタ層、高濃度に炭素ドープされた第６
の半導体からなるゲッタリング層、第１導電型の第８の
半導体からなるコレクタ層、第２導電型の第３の半導体
からなるベース層、第１導電型の第４の半導体からなる
エミッタ層、第１導電型の第５の半導体からなるエミッ
タキャップ層を順次積層する工程と、前記エミッタキャ
ップ層上に所定のパターンに加工したエミッタ電極と第
１の絶縁膜とを形成する工程と、前記第１の絶縁膜をマ
スクとして、前記エミッタキャップ層、エミッタ層の一
部をエッチングし除去する工程と、トランジスタ動作に
不要な領域の前記エミッタ層の一部、ベース層、および
コレクタ層をエッチングし除去する工程と、素子間絶縁
のためにトランジスタ形成領域外の領域に水素イオン注
入を施し素子間絶縁領域を形成する工程と、全面に第２
の絶縁膜を形成する工程と、所定のパタンに形成したホ
トレジストをマスクにして、前記第２の絶縁膜をエッチ
ング加工し、所望の領域の前記第２の絶縁膜を除去する
と共に前記エミッタキャップ層、エミッタ層からなるメ
サの側面には前記第２の絶縁膜からなる側壁を、また素
子間絶縁領域上には前記第２の絶縁膜からなる埋め込み
絶縁層を形成する工程と、前記第２の絶縁膜をマスクと
して露出しているＧａＡｓ結晶面をエッチングして前記
エミッタ層の残りを除去し、前記ベース層の表面を露出
させる工程と、露出した前記ベース層上および埋め込み
絶縁層上にベース電極を形成する工程と、前記サブコレ
クタ層を表出させその上にコレクタ電極を形成する工程
と、を含むことを特徴とするバイポーラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01692699A JP3298535B2 (ja) | 1999-01-26 | 1999-01-26 | バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01692699A JP3298535B2 (ja) | 1999-01-26 | 1999-01-26 | バイポーラトランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216168A true JP2000216168A (ja) | 2000-08-04 |
| JP3298535B2 JP3298535B2 (ja) | 2002-07-02 |
Family
ID=11929746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01692699A Expired - Fee Related JP3298535B2 (ja) | 1999-01-26 | 1999-01-26 | バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298535B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090989A1 (de) * | 2003-04-10 | 2004-10-21 | Infineon Technologies Ag | Bipolar-transistor |
| JP2011014922A (ja) * | 2010-09-02 | 2011-01-20 | Sumitomo Chemical Co Ltd | 化合物半導体ウェーハの製造方法及び化合物半導体素子 |
| US8030184B2 (en) * | 2007-12-13 | 2011-10-04 | Sumco Corporation | Epitaxial wafer and method of producing the same |
| US9064796B2 (en) | 2012-08-13 | 2015-06-23 | Infineon Technologies Ag | Semiconductor device and method of making the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018101652A (ja) * | 2016-12-19 | 2018-06-28 | 株式会社村田製作所 | バイポーラトランジスタ及びその製造方法 |
-
1999
- 1999-01-26 JP JP01692699A patent/JP3298535B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090989A1 (de) * | 2003-04-10 | 2004-10-21 | Infineon Technologies Ag | Bipolar-transistor |
| US7420228B2 (en) | 2003-04-10 | 2008-09-02 | Infineon Technologies Ag | Bipolar transistor comprising carbon-doped semiconductor |
| US8030184B2 (en) * | 2007-12-13 | 2011-10-04 | Sumco Corporation | Epitaxial wafer and method of producing the same |
| US8568537B2 (en) | 2007-12-13 | 2013-10-29 | Sumco Corporation | Epitaxial wafer and method of producing the same |
| JP2011014922A (ja) * | 2010-09-02 | 2011-01-20 | Sumitomo Chemical Co Ltd | 化合物半導体ウェーハの製造方法及び化合物半導体素子 |
| US9064796B2 (en) | 2012-08-13 | 2015-06-23 | Infineon Technologies Ag | Semiconductor device and method of making the same |
| US9269807B2 (en) | 2012-08-13 | 2016-02-23 | Infineon Technologies Ag | Semiconductor device and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3298535B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP3298535B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPS607771A (ja) | 半導体装置 | |
| JP2918275B2 (ja) | 半導体装置 | |
| US5389562A (en) | Double heterojunction bipolar transistor and the method of manufacture therefor | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2005259835A (ja) | 半導体素子及びその製造方法 | |
| JP4933024B2 (ja) | 半導体装置及びその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3438124B2 (ja) | 半導体装置 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4836334B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2000349091A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH11288947A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |