JP2005259835A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005259835A JP2005259835A JP2004066688A JP2004066688A JP2005259835A JP 2005259835 A JP2005259835 A JP 2005259835A JP 2004066688 A JP2004066688 A JP 2004066688A JP 2004066688 A JP2004066688 A JP 2004066688A JP 2005259835 A JP2005259835 A JP 2005259835A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- region
- semiconductor layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 37
- 238000001312 dry etching Methods 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 5
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000000779 depleting effect Effects 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- YWYZEGXAUVWDED-UHFFFAOYSA-N triammonium citrate Chemical compound [NH4+].[NH4+].[NH4+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O YWYZEGXAUVWDED-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 238000002513 implantation Methods 0.000 description 13
- 239000000969 carrier Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002779 inactivation Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】 イオン注入によりベース・コレクタ間容量が低減されており且つトランジスタ特性の劣化がない高性能なＨＢＴを、工程数を増大させることなく実現する。
【解決手段】 半絶縁性基板１００の上に、第１のコレクタ層１０１、第２のコレクタ層１０２、ベース層１０３、第１のエミッタ層１０４及び第２のエミッタ層１０５を順次形成する。第２のエミッタ層１０５をパターン化した後、第２のコレクタ層１０２における第２のエミッタ層１０５の外側の領域に対してイオン注入を行なって不活性化領域１０９を形成する。第２のエミッタ層１０５に対してサイドエッチングを行ない、それにより、第２のエミッタ層１０５の端と不活性化領域１０９の端とを離間させると共に、第１のエミッタ層１０４における第２のエミッタ層１０５の端と不活性化領域１０９の端との間に空乏化領域１１１を形成する。
【選択図】 図１
【解決手段】 半絶縁性基板１００の上に、第１のコレクタ層１０１、第２のコレクタ層１０２、ベース層１０３、第１のエミッタ層１０４及び第２のエミッタ層１０５を順次形成する。第２のエミッタ層１０５をパターン化した後、第２のコレクタ層１０２における第２のエミッタ層１０５の外側の領域に対してイオン注入を行なって不活性化領域１０９を形成する。第２のエミッタ層１０５に対してサイドエッチングを行ない、それにより、第２のエミッタ層１０５の端と不活性化領域１０９の端とを離間させると共に、第１のエミッタ層１０４における第２のエミッタ層１０５の端と不活性化領域１０９の端との間に空乏化領域１１１を形成する。
【選択図】 図１
Description
本発明は、エピタキシャル層が設けられた基板を用いたヘテロ接合型バイポーラトランジスタ（以下ＨＢＴと呼ぶ）及びその製造方法に関するものである。
ＨＢＴにおけるベース領域の直下に位置するコレクタ領域の一部分を、イオン注入法を用いて不活性化することにより、ベース・コレクタ間の寄生容量を低減し、それによって高性能なＨＢＴを実現するプロセスが従来より用いられている（例えば非特許文献１参照）。
しかし、前述のプロセスにおいては、イオン注入されたドーパントがエミッタ表面からベース領域を通過してコレクタ領域に達するため、エミッタ層及びベース層のそれぞれの結晶性、並びにエミッタ層とベース層との界面の結晶性にダメージが生じる結果、トランジスタ特性（電流増幅率ｈＦＥ＝コレクタ電流／ベース電流）が劣化するという問題があった。
それに対して、山口（富士通）による方法（特許文献１参照）においては、エミッタの側面に、酸化膜よりなるサイドウォールを形成することによって、前述の問題の発生を回避している。
倉田衛、バイポーラトランジスタの動作理論、近代科学社、1980年 特開平６−２３２１４８号公報
倉田衛、バイポーラトランジスタの動作理論、近代科学社、1980年
しかしながら、特許文献１に記載された方法には、イオン注入に起因するダメージを防止するために酸化膜サイドウォールを形成する工程と、イオン注入後に酸化膜サイドウォールを除去する工程とを行なう必要があるため、工程数の増大が避けられず、製造コストが増大してしまうという問題がある。
前記に鑑み、本発明は、イオン注入によりベース・コレクタ間容量が低減されており且つトランジスタ特性の劣化がない高性能なＨＢＴを、工程数を増大させることなく実現できるようにすることを目的とする。
本願発明者らは、種々の検討を行なった結果、イオン注入法を用いてコレクタ層に不活性化領域を形成した後に、エミッタをサイドエッチングするという簡易な工程を追加するだけで、前記の目的を達成できることを見出した。以下、その経緯について説明する。
従来、ＨＢＴの最大発振周波数の向上を図るために、ベース・コレクタ間容量を低減する技術として、イオン注入法や n/iコレクタ層が用いられてきた。イオン注入法によると、ベース直下のコレクタ層を空乏化することができる一方、この注入に起因して、エミッタ層とベース層との界面における注入端（イオン注入領域の端）でトラップ中心が発生する。その結果、トランジスタ動作において、ベース電極から注入されたキャリアがベース層を通ってエミッタ層に到達する際に、数％程度のキャリアが前述のトラップ中心にトラップされてしまう。従って、トランジスタ動作を継続させるためには、トラップされたキャリアを補償するためのベース電流が必要になるため、言い換えると、ベース電流にロスが生じるため、ｈＦＥが低下してしまう。
本願発明者らは、このｈＦＥの低下を抑制するためにはエミッタまでの電流経路とトラップ部とを分離することが重要であることに着目し、エミッタ端（実質的にエミッタとして機能する部分の端）を注入端から引き離すことによって、エミッタ層におけるエミッタ端と注入端との間の部分を空乏化させ、それによってトラップ部方向への電流経路を遮断できるということを見出した。トラップ部方向への電流経路を遮断することにより、ベース電極から注入されたキャリアの大部分がベース層を通ってエミッタ層に到達すると考えられる。
尚、エミッタ端と注入端との分離は、エミッタに対するサイドエッチング、つまりエミッタ側壁部をウェットエッチング又はドライエッチングにより除去することによって実現することができる。但し、前述の分離つまりエミッタ形状の加工をドライエッチングにより実施した場合、新たに形成したエミッタ端面はドライエッチングによるダメージを受けることとなり、該ダメージは、ベースからエミッタへのリーク電流の増大を引き起こす。それに対しては、ドライエッチング後に、該エミッタ端面に対してウェットエッチングを行なうことにより、ドライエッチングによるダメージ領域を除去でき、それによってリーク電流を低減できるという効果が生じる。
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係るヘテロ接合型バイポーラトランジスタは、コレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成されたエミッタ層とを備えたヘテロ接合型バイポーラトランジスタであって、エミッタ層は、ベース層の上面全体を覆う第１の半導体層と、第１の半導体層における所定の部分の上に形成された第２の半導体層とを有し、コレクタ層におけるベース層の下側の領域で且つ第２の半導体層の外側の領域には、イオン注入により不活性化領域が設けられており、不活性化領域の端と第２の半導体層の端とは離間しており、第１の半導体層における不活性化領域の端と第２の半導体層の端との間の領域は空乏化している。
また、本発明に係るヘテロ接合型バイポーラトランジスタの製造方法は、コレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成されたエミッタ層とを備えたヘテロ接合型バイポーラトランジスタの製造方法であって、ベース層の上に、エミッタ層となる第１の半導体層及び第２の半導体層を順次形成する工程と、第２の半導体層を所定の形状にパターン化する工程と、コレクタ層におけるパターン化された第２の半導体層の外側の領域に対してイオン注入を行なって不活性化領域を形成する工程と、パターン化された第２の半導体層に対してサイドエッチングを行ない、それにより、該第２の半導体層の端と不活性化領域の端とを離間させると共に、第１の半導体層における該第２の半導体層の端と不活性化領域の端との間の領域を空乏化させる工程とを備えている。
本発明によると、ベース直下のコレクタ領域にイオン注入により不活性化領域が設けられるため、ベース・コレクタ間容量を低減できるので、高性能なＨＢＴを実現できる。また、エミッタ層となる第２の半導体層の端（エミッタ端）と、不活性化領域の端（注入端）とを離間させるため、次のような効果が得られる。すなわち、不活性化領域を形成するためのイオン注入のダメージにより第１の半導体層（エミッタ層の一部）とベース層との界面に発生したトラップ準位によって、ベース電極からエミッタ電極へ向かうキャリアが捕獲されることを防止できる。このため、トランジスタ特性、つまりｈＦＥの劣化を防止することができる。さらに、エミッタ端と注入端との分離を、エミッタ層である第２の半導体層に対するサイドエッチングの実施のみよって達成するので、工程数を増大させることなく高性能なＨＢＴを実現することができる。
尚、本発明において、エミッタ端と注入端との離間距離は、０．１μｍ以上であることが好ましい。このようにすると、前述の効果が確実に得られる。また、エミッタ端と注入端との離間距離は、０．４μｍ以下であることが好ましい。このようにすると、ｈＦＥ回復効果が得られる。
本発明によると、イオン注入によりコレクタ層の一部を不活性してベース・コレクタ間の寄生容量を低減する際に、エミッタをサイドエッチングするという簡易な工程を追加してエミッタ端と注入端とを分離することにより、電流増幅率ｈＦＥの劣化を回避できる。従って、トランジスタ特性の劣化がない高性能なＨＢＴを低コストで製造できる。
以下、本発明の一実施形態に係るヘテロ接合型バイポーラトランジスタ（ＨＢＴ）及びその製造方法について、図面を参照しながら説明する。
図１は、本実施形態に係るＨＢＴの断面構造図である。図１に示すように、例えばＧａＡｓよりなる半絶縁性基板１００の上に、例えばＳｉドープ高濃度ｎ型（ｎ＋型）ＧａＡｓ層よりなる第１のコレクタ層１０１が形成されている。第１のコレクタ層１０１の上には、第１のコレクタ層１０１のコレクタ電極形成領域が露出するように、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のコレクタ層１０２、例えばＣドープｐ型ＧａＡｓ層よりなるベース層１０３、及び例えばＳｉドープＩｎ0.48ＧａＰ層よりなる第１のエミッタ層１０４が順次形成されている。第１のエミッタ層１０４の上には、第１のエミッタ層１０４のベース電極形成領域が露出するように、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のエミッタ層１０５、例えばＳｅドープｎ＋型Ｉｎ0.5 ＧａＡｓ層よりなるコンタクト層１０６、及びＷＳｉエミッタ層１０７が順次形成されている。ここで、ＷＳｉエミッタ層１０７のベース電極側の端部は、第２のエミッタ層１０５及びコンタクト層１０６の積層構造に対してオーバーハングしている。ＷＳｉエミッタ層１０７の上には、例えばＰｔ／Ｔｉ／Ｐｔ積層構造（下から順にＰｔ層、Ｔｉ層、Ｐｔ層が積層された構造）を持つエミッタ電極１１３が形成されている。ベース層１０３のベース電極形成領域の上には、第１のエミッタ層１０４を貫通し且つ例えばＰｔ／Ｔｉ／Ｐｔ積層構造を持つベース電極１１４が形成されている。第１のコレクタ層１０１のコレクタ電極形成領域の上には、例えばＡｕＧｅ／Ｎｉ／Ａｕ積層構造（下から順にＡｕＧｅ層、Ｎｉ層、Ａｕ層が積層された構造）を持つコレクタ電極１１５が形成されている。
尚、第２のコレクタ層１０２におけるベース電極１１４の下側の領域には、イオン注入により不活性化領域１０９が設けられている。また、ベース層１０３及び第１のエミッタ層１０４における不活性化領域１０９の上側の領域にはそれぞれ、前記のイオン注入に起因して生じたダメージ領域１０３Ａ及び１０４Ａが形成されている。
本実施形態の特徴は、不活性化領域１０９の端つまりダメージ領域１０４Ａの端（注入端）と第２のエミッタ層１０５の端（エミッタ端）とが離間していることである。これにより、第１のエミッタ層１０４における注入端とエミッタ端との間の領域に空乏化領域（本実施形態では空乏化したＩｎＧａＰ層領域）１１１が形成される。
以下、図１に示す本実施形態のＨＢＴの製造方法の一例について説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）は、本実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。
まず、図２（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板１００の上に、例えばＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて、例えばＳｉドープｎ＋型ＧａＡｓ層よりなる第１のコレクタ層１０１、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のコレクタ層１０２、例えばＣドープｐ型ＧａＡｓ層よりなるベース層１０３、例えばＳｉドープＩｎ0.48ＧａＰ層よりなる第１のエミッタ層１０４、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のエミッタ層１０５、例えばＳｅドープｎ＋型Ｉｎ0.5 ＧａＡｓ層よりなるコンタクト層１０６を順次成膜する。続いて、スパッタ法を用いて、半絶縁性基板１００の上に全面に亘って厚さ１００ｎｍ程度のＷＳｉエミッタ層１０７を形成する。
次に、図２（ｂ）に示すように、エミッタ形成領域を覆うレジストパターン１０８をマスクとして、ＷＳｉエミッタ層１０７に対して、例えばＣＦ4 ガスとＳＦ6 ガスとの混合ガスを用いたドライエッチングを行なう。続いて、レジストパターン１０８をマスクとして、コンタクト層１０６及び第２のエミッタ層１０５に対して、例えばＳｉＣｌ4 ガスとＳＦ6 ガスとＮ2 ガスとの混合ガスを用いたドライエッチングを行なう。これによってＨＢＴのエミッタ領域を形成することができる。
次に、図３（ａ）に示すように、例えばエミッタ形成に用いたレジストパターン１０８をマスクとして、第１のエミッタ層１０４、ベース層１０３及び第２のコレクタ層１０２に対して、例えば加速電圧１００ＫｅＶ、ドーズ量２．０×１０11ｃｍ-2の注入条件でＨｅ（ヘリウム）のイオン注入を行なう。これにより、Ｈｅイオンは、第１のエミッタ層（ＩｎＧａＰ層）１０４とベース層（ｐ＋型ＧａＡｓ層）１０３とを通過して第２のコレクタ層（ｎ型ＧａＡｓ層）１０２に到達し、不活性化領域１０９が形成される。不活性化領域１０９においては、結晶ダメージによってトラップ準位が生じており、キャリアは該準位にトラップされてしまう。また、ベース層１０３及び第１のエミッタ層１０４における不活性化領域１０９の上側の領域にはそれぞれダメージ領域１０３Ａ及び１０４Ａが形成される。ここで、第１のエミッタ層（ＩｎＧａＰ層）１０４とベース層（ｐ＋型ＧａＡｓ層）１０３との界面における注入端には、注入ダメージによりトラップ準位１１０が形成される。このトラップ準位１１０は、ベース電極から注入されたキャリアの一部をトラップしてトランジスタ特性の劣化を引き起こす原因となるものであるが、本実施形態では、後述するように該事態を回避することができる。
次に、図３（ｂ）に示すように、例えばエミッタ形成に用いたレジストパターン１０８をマスクとして、例えばリン酸と過酸化水素水と水との混合液（混合体積比は例えばリン酸：過酸化水素水：水＝４：１：９０）を用いたウェットエッチングを、第２のエミッタ層（ｎ型ＧａＡｓ層）１０５及びコンタクト層（ｎ＋型Ｉｎ0.5 ＧａＡｓ層）１０６のそれぞれに対して行なう。これにより、第２のエミッタ層１０５及びコンタクト層１０６がサイドエッチングされて、それぞれの側部が所定の厚さだけ除去される。その結果、第１のエミッタ層１０４におけるダメージ領域１０４Ａ以外の他のＩｎＧａＰ層領域の表面が新たに露出し、該新たに露出した領域は空乏化領域１１１となる。また、不活性化領域１０９の端つまりダメージ領域１０４Ａの端（注入端）と第２のエミッタ層１０５の端（エミッタ端）とが離間する。
次に、図４（ａ）に示すように、エミッタ形成領域を含むベース形成領域を覆うレジストパターン１１２をマスクとして、例えばＣＦ4 ガスとＳＦ6 ガスとの混合ガスを用いたドライエッチングを、第１のエミッタ層１０４、ベース層１０３及び第２のコレクタ層１０２に対して行ない、それによってＨＢＴのベース領域を形成する。
次に、図４（ｂ）に示すように、例えば抵抗加熱蒸着法及びリフトオフ法を用いて、ＷＳｉエミッタ層１０７の上及び第１のエミッタ層１０４のベース電極形成領域（本実施形態ではダメージ領域１０４Ａ）の上にそれぞれエミッタ電極１１３及びベース電極１１４となる例えばＰｔ／Ｔｉ／Ｐｔ積層構造を形成する。また、これとは別に、例えば抵抗加熱蒸着法及びリフトオフ法を用いて、第１のコレクタ層１０１のコレクタ電極形成領域の上に、コレクタ電極１１５となる例えばＡｕＧｅ／Ｎｉ／Ａｕ積層構造を形成する。
尚、前記の各金属積層構造の形成後には、例えば窒素（Ｎ2 ）雰囲気中における３８０℃、１２０秒間のアニールを行なう。これにより、ベース電極１１４となるＰｔ／Ｔｉ／Ｐｔ積層構造のうち第１のエミッタ層（ＩｎＧａＰ層）１０４と接するＰｔ層のＰｔ原子が該ＩｎＧａＰ層中を拡散してベース層（ｐ型ＧａＡｓ層）１０３に到達し、それによってオーミック接合が形成される。また、コレクタ電極１１５となるＡｕＧｅ／Ｎｉ／Ａｕ積層構造と第１のコレクタ層（ｎ＋型ＧａＡｓ層）１０１との間でも合金化反応が生じ、その結果、オーミック接合が形成される。このようにして、エミッタ電極１１３、ベース電極１１４及びコレクタ電極１１５が形成されたＨＢＴが完成する。
以上に説明したように、本実施形態によると、ベース層１０３の直下の第２のコレクタ層１０２にイオン注入により不活性化領域１０９が設けられるため、ベース・コレクタ間容量を低減できるので、高性能なＨＢＴを実現できる。また、第２のエミッタ層１０５の端（エミッタ端）と不活性化領域１０９の端（注入端）とを離間させるため、次のような効果が得られる。すなわち、エミッタ端を注入端から引き離すことにより、第１のエミッタ層１０４における注入端とエミッタ端との間のＩｎＧａＰ領域が空乏化して空乏化領域１１１が形成されるため、第１のエミッタ層１０４とベース層１０３との界面における注入端（ダメージ領域１０３Ａ及び１０４Ａの端）に生じたトラップ準位１１０の方向への電流経路が遮断される。これにより、トランジスタ動作において、図８に示すように、ベース電極１１４から注入されたキャリアの大部分（図中の矢印がキャリアの流れ（電流）を示す）がベース層（ｐ＋型ＧａＡｓ層）１０３を通ってエミッタ層１０４及び１０５に到達すると考えられる。このため、図１０に示すように、トランジスタ特性、つまりｈＦＥの劣化を防止することができる。尚、図１０において、横軸はコレクタ電流ＩC を示し、縦軸はｈＦＥを示す。また、図１０において、「注入無し」は、本実施形態において「不活性化領域１０９を形成するためのイオン注入」と「エミッタ端と注入端とを分離するためのサイドエッチング」とを行なわなかった場合に得られるｈＦＥを表している。また、「注入有り」は、本実施形態において「不活性化領域１０９を形成するためのイオン注入」を行ない且つ「エミッタ端と注入端とを分離するためのサイドエッチング」を行なわなかった場合に得られるｈＦＥを表している。また、「注入有り＋分離」は、本実施形態の方法を行なった場合に得られるｈＦＥ、つまり「不活性化領域１０９を形成するためのイオン注入」と「エミッタ端と注入端とを分離するためのサイドエッチング」とを行なった場合に得られるｈＦＥを表している。図１０に示すように、本実施形態によると、「不活性化領域１０９を形成するためのイオン注入」に起因するｈＦＥの低下分を、「エミッタ端と注入端とを分離するためのサイドエッチング」によって回復させることができる。
また、本実施形態によると、エミッタ端と注入端との分離を、第２のエミッタ層１０５に対するサイドエッチングの実施のみよって達成するので、工程数を増大させることなく高性能なＨＢＴを実現することができる。
尚、本実施形態において、不活性化領域１０９を形成するために第２のコレクタ層１０２にＨｅを注入したが、これに代えて、Ｈ（水素）又はＢ（ホウ素）を注入してもよい。
また、本実施形態において、第２のエミッタ層１０５をエミッタ形状にパターン化する際に、ＳｉＣｌ4 ガスとＳＦ6 ガスとＮ2 ガスとの混合ガスを用いてドライエッチングを行なったが、これに代えて、他のエッチングガス、例えば、ＡｒガスとＣｌ2 ガスとの混合ガスを用いてドライエッチングを行なってもよい。
また、本実施形態において、第２のエミッタ層１０５に対してサイドエッチングを行なう際に、リン酸と過酸化水素水と水とを含むエッチング液を用いてウェットエッチングを行なったが、これに代えて、他のエッチング液、例えば、クエン酸アンモニウムと過酸化水素水と水とを含むエッチング液を用いてウェットエッチングを行なってもよい。
また、本実施形態において、第２のエミッタ層１０５に対してサイドエッチングを行なう際に、ウェットエッチングに代えて、ドライエッチングを用いてもよい。この場合、例えば、ＳｉＣｌ4 ガスとＳＦ6 ガスとを含むエッチングガスを用いてドライエッチングを行なってもよい。
但し、第２のエミッタ層１０５のサイドエッチングをドライエッチングにより実施した場合、新たに形成したエミッタ端面はドライエッチングによるダメージを受けることとなり、該ダメージは、ベースからエミッタへのリーク電流の増大を引き起こす。それに対しては、ドライエッチング後に、該エミッタ端面に対してウェットエッチングを行なうことにより、ドライエッチングによるダメージ領域を除去でき、それによってリーク電流を抑制して良好なＨＢＴ特性を実現することができる。
また、本実施形態において、ＨＢＴを構成する基板、各半導体層及び各電極のそれぞれの材料が特に限定されないことは言うまでもない。
（比較例）
以下、比較例として、エミッタ端と注入端とが分離していないＨＢＴ及びその製造方法並びにその特性について、図面を参照しながら説明する。
以下、比較例として、エミッタ端と注入端とが分離していないＨＢＴ及びその製造方法並びにその特性について、図面を参照しながら説明する。
図５（ａ）、（ｂ）及び図６（ａ）、（ｂ）は、比較例に係るＨＢＴの製造方法の各工程を示す断面図である。
まず、図５（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板２００の上に、例えばＭＯＣＶＤ法を用いて、例えばＳｉドープｎ＋型ＧａＡｓ層よりなる第１のコレクタ層２０１、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のコレクタ層２０２、例えばＣドープｐ型ＧａＡｓ層よりなるベース層２０３、例えばＳｉドープＩｎ0.48ＧａＰ層よりなる第１のエミッタ層２０４、例えばＳｉドープｎ型ＧａＡｓ層よりなる第２のエミッタ層２０５、例えばＳｅドープｎ＋型Ｉｎ0.5 ＧａＡｓ層よりなるコンタクト層２０６を順次成膜する。続いて、スパッタ法を用いて、半絶縁性基板２００の上に全面に亘って厚さ１００ｎｍ程度のＷＳｉエミッタ層２０７を形成する。その後、エミッタ形成領域を覆うレジストパターン２０８をマスクとして、例えばＣＦ4 ガスとＳＦ6 ガスとの混合ガスを用いたドライエッチングを、ＷＳｉエミッタ層２０７、コンタクト層２０６及び第２のエミッタ層２０５に対して行ない、それによってＨＢＴのエミッタ領域を形成する。
次に、図５（ｂ）に示すように、例えばエミッタ形成に用いたレジストパターン２０８をマスクとして、第１のエミッタ層２０４、ベース層２０３及び第２のコレクタ層２０２に対して、例えば加速電圧１００ＫｅＶ、ドーズ量２．０×１０11ｃｍ-2の注入条件でＨｅのイオン注入を行なう。これにより、Ｈｅイオンは、第１のエミッタ層（ＩｎＧａＰ層）２０４とベース層（ｐ＋型ＧａＡｓ層）２０３とを通過して第２のコレクタ層（ｎ型ＧａＡｓ層）２０２に到達し、不活性化領域２０９が形成される。不活性化領域２０９においては、結晶ダメージによってトラップ準位が生じており、キャリアは該準位にトラップされてしまう。また、ベース層２０３及び第１のエミッタ層２０４における不活性化領域２０９の上側の領域にはそれぞれダメージ領域２０３Ａ及び２０４Ａが形成される。ここで、第１のエミッタ層（ＩｎＧａＰ層）２０４とベース層（ｐ＋型ＧａＡｓ層）２０３との界面における注入端には、注入ダメージによりトラップ準位２１０が形成される。このトラップ準位２１０は、ベース電極から注入されたキャリアの一部をトラップしてトランジスタ特性の劣化を引き起こす原因となるものである。
次に、図６（ａ）に示すように、エミッタ形成領域を含むベース形成領域を覆うレジストパターン２１２をマスクとして、例えばＣＦ4 ガスとＳＦ6 ガスとの混合ガスを用いたドライエッチングを、第１のエミッタ層２０４、ベース層２０３及び第２のコレクタ層２０２に対して行ない、それによってＨＢＴのベース領域を形成する。
次に、図６（ｂ）に示すように、例えば抵抗加熱蒸着法及びリフトオフ法を用いて、ＷＳｉエミッタ層２０７の上及び第１のエミッタ層２０４のベース電極形成領域（本実施形態ではダメージ領域１０４Ａ）の上にそれぞれエミッタ電極２１３及びベース電極２１４となる例えばＰｔ／Ｔｉ／Ｐｔ積層構造を形成する。また、これとは別に、例えば抵抗加熱蒸着法及びリフトオフ法を用いて、第１のコレクタ層２０１のコレクタ電極形成領域の上に、コレクタ電極２１５となる例えばＡｕＧｅ／Ｎｉ／Ａｕ積層構造を形成する。
尚、前記の各金属積層構造の形成後には、例えばＮ2 雰囲気中における３８０℃、１２０秒間のアニールを行なう。これにより、ベース電極２１４となるＰｔ／Ｔｉ／Ｐｔ積層構造のうち第１のエミッタ層（ＩｎＧａＰ層）２０４と接するＰｔ層のＰｔ原子が該ＩｎＧａＰ層中を拡散してベース層（ｐ型ＧａＡｓ層）２０３に到達し、それによってオーミック接合が形成される。また、コレクタ電極２１５となるＡｕＧｅ／Ｎｉ／Ａｕ積層構造と第１のコレクタ層（ｎ＋型ＧａＡｓ層）２０１との間でも合金化反応が生じ、その結果、オーミック接合が形成される。このようにして、エミッタ電極２１３、ベース電極２１４及びコレクタ電極２１５が形成されたＨＢＴが完成する。
以上に説明した比較例によると、ベース層２０３の直下の第２のコレクタ層２０２にイオン注入により不活性化領域２０９が設けられるため、ベース・コレクタ間容量を低減できるという効果が得られる。しかしながら、このイオン注入に起因して、第１のエミッタ層（ＩｎＧａＰ層）２０４とベース層（ｐ＋型ＧａＡｓ層）２０３との界面における注入端（ダメージ領域２０３Ａ及び２０４Ａの端）でトラップ準位２１０が発生する。その結果、トランジスタ動作において、図７に示すように、ベース電極２１４から注入されたキャリアがベース層２０３を通ってエミッタ層２０４及び２０５に到達する際に、数％程度のキャリア（図中の矢印がキャリアの流れ（電流）を示す）がトラップ準位２１０によって捕獲されてしまう。従って、トランジスタ動作を継続させるためには、トラップされたキャリアを補償するためのベース電流が必要になるため、言い換えると、ベース電流にロスが生じるため、図９に示すように、ｈＦＥが低下してしまう。尚、図９において、横軸はコレクタ電流ＩC を示し、縦軸はｈＦＥを示す。また、図９において、「注入無し」は、本比較例において「不活性化領域２０９を形成するためのイオン注入」を行なわなかった場合に得られるｈＦＥを表している。また、「注入有り」は、本比較例の方法を行なった場合に得られるｈＦＥ、つまり「不活性化領域２０９を形成するためのイオン注入」を行なった場合に得られるｈＦＥを表している。図９に示すように、本比較例の「不活性化領域２０９を形成するためのイオン注入」に起因してｈＦＥの低下が生じている。
本発明は、ＨＢＴ及びその製造方法に関し、イオン注入によりベース・コレクタ間容量が低減されたＨＢＴに適用した場合に、工程数の増大とトランジスタ特性の劣化とを防止できるという効果が得られ有用である。
１００ 半絶縁性基板
１０１ 第１のコレクタ層
１０２ 第２のコレクタ層
１０３ ベース層
１０３Ａ ダメージ領域
１０４ 第１のエミッタ層
１０４Ａ ダメージ領域
１０５ 第２のエミッタ層
１０６ コンタクト層
１０７ ＷＳｉエミッタ層
１０８ レジストパターン
１０９ 不活性化領域
１１０ トラップ準位
１１１ 空乏化領域
１１２ レジストパターン
１１３ エミッタ電極
１１４ ベース電極
１１５ コレクタ電極
１０１ 第１のコレクタ層
１０２ 第２のコレクタ層
１０３ ベース層
１０３Ａ ダメージ領域
１０４ 第１のエミッタ層
１０４Ａ ダメージ領域
１０５ 第２のエミッタ層
１０６ コンタクト層
１０７ ＷＳｉエミッタ層
１０８ レジストパターン
１０９ 不活性化領域
１１０ トラップ準位
１１１ 空乏化領域
１１２ レジストパターン
１１３ エミッタ電極
１１４ ベース電極
１１５ コレクタ電極
Claims (12)
- コレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層とを備えたヘテロ接合型バイポーラトランジスタであって、
前記エミッタ層は、前記ベース層の上面全体を覆う第１の半導体層と、前記第１の半導体層における所定の部分の上に形成された第２の半導体層とを有し、
前記コレクタ層における前記ベース層の下側の領域で且つ前記第２の半導体層の外側の領域には、イオン注入により不活性化領域が設けられており、
前記不活性化領域の端と前記第２の半導体層の端とは離間しており、
前記第１の半導体層における前記不活性化領域の端と前記第２の半導体層の端との間の領域は空乏化していることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 前記第１の半導体層はＩｎＧａＰ層よりなることを特徴とする請求項１に記載のヘテロ接合型バイポーラトランジスタ。
- 前記不活性化領域に注入された元素は、Ｈ、Ｈｅ及びＢのうちの少なくとも１つであることを特徴とする請求項１に記載のヘテロ接合型バイポーラトランジスタ。
- コレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層とを備えたヘテロ接合型バイポーラトランジスタの製造方法であって、
前記ベース層の上に、前記エミッタ層となる第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を所定の形状にパターン化する工程と、
前記コレクタ層におけるパターン化された前記第２の半導体層の外側の領域に対してイオン注入を行なって不活性化領域を形成する工程と、
パターン化された前記第２の半導体層に対してサイドエッチングを行ない、それにより、該第２の半導体層の端と前記不活性化領域の端とを離間させると共に、前記第１の半導体層における該第２の半導体層の端と前記不活性化領域の端との間の領域を空乏化させる工程とを備えていることを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 前記第１の半導体層はＩｎＧａＰ層よりなることを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記第２の半導体層をパターン化する工程は、ＳｉＣｌ4 ガスとＳＦ6 ガスとＮ2 ガスとの混合ガスを用いたドライエッチングにより実施されることを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記第２の半導体層をパターン化する工程は、ＡｒガスとＣｌ2 ガスとの混合ガスを用いたドライエッチングにより実施されることを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記サイドエッチングを行なう工程は、ドライエッチングにより実施されることを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記ドライエッチングにおいて、ＳｉＣｌ4 ガスとＳＦ6 ガスとを含む混合ガスを用いることを特徴とする請求項８に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記サイドエッチングを行なう工程は、ウェットエッチングにより実施されることを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記ウェットエッチングにおいて、リン酸と過酸化水素水と水とを含むエッチング液を用いることを特徴とする請求項１０に記載のヘテロ接合型バイポーラトランジスタの製造方法。
- 前記ウェットエッチングにおいて、クエン酸アンモニウムと過酸化水素水と水とを含むエッチング液を用いることを特徴とする請求項１０に記載のヘテロ接合型バイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004066688A JP2005259835A (ja) | 2004-03-10 | 2004-03-10 | 半導体素子及びその製造方法 |
| US11/062,851 US7176098B2 (en) | 2004-03-10 | 2005-02-23 | Semiconductor element and method for fabricating the same |
| CNA2005100065539A CN1667835A (zh) | 2004-03-10 | 2005-02-23 | 半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004066688A JP2005259835A (ja) | 2004-03-10 | 2004-03-10 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005259835A true JP2005259835A (ja) | 2005-09-22 |
Family
ID=34918351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004066688A Withdrawn JP2005259835A (ja) | 2004-03-10 | 2004-03-10 | 半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7176098B2 (ja) |
| JP (1) | JP2005259835A (ja) |
| CN (1) | CN1667835A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007076576A1 (en) * | 2005-12-30 | 2007-07-12 | Epitactix Pty Ltd | Method and structure for a high performance semiconductor device |
| US8232156B2 (en) | 2010-11-04 | 2012-07-31 | International Business Machines Corporation | Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance |
| CN108198750A (zh) * | 2017-11-28 | 2018-06-22 | 厦门市三安集成电路有限公司 | 一种砷化镓晶圆的光刻工艺 |
| CN108400163B (zh) * | 2018-04-19 | 2020-12-22 | 苏州闻颂智能科技有限公司 | 一种自对准异质结双极型晶体管及其制造方法 |
| CN116314304B (zh) * | 2023-05-23 | 2024-03-12 | 常州承芯半导体有限公司 | 异质结双极型晶体管及异质结双极型晶体管的形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940306B2 (ja) * | 1992-06-24 | 1999-08-25 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 |
| FR2697945B1 (fr) * | 1992-11-06 | 1995-01-06 | Thomson Csf | Procédé de gravure d'une hétérostructure de matériaux du groupe III-V. |
| JPH06232148A (ja) | 1993-02-02 | 1994-08-19 | Fujitsu Ltd | 積層型半導体装置の製造方法 |
| JP3502651B2 (ja) * | 1993-02-08 | 2004-03-02 | トリクイント セミコンダクター テキサス、エルピー | 電極形成法 |
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| US6841795B2 (en) * | 2002-10-25 | 2005-01-11 | The University Of Connecticut | Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation |
| US6998320B2 (en) * | 2003-04-23 | 2006-02-14 | Triquint Semiconductor, Inc. | Passivation layer for group III-V semiconductor devices |
| US6806129B1 (en) * | 2003-05-09 | 2004-10-19 | Agilent Technologies, Inc. | Self-aligned process using indium gallium arsenide etching to form reentry feature in heterojunction bipolar transistors |
-
2004
- 2004-03-10 JP JP2004066688A patent/JP2005259835A/ja not_active Withdrawn
-
2005
- 2005-02-23 US US11/062,851 patent/US7176098B2/en not_active Expired - Fee Related
- 2005-02-23 CN CNA2005100065539A patent/CN1667835A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7176098B2 (en) | 2007-02-13 |
| US20050199911A1 (en) | 2005-09-15 |
| CN1667835A (zh) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US7728357B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| US20190206994A1 (en) | Semiconductor devices with regrown contacts and methods of fabrication | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| JP6242678B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US20060284212A1 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US7176098B2 (en) | Semiconductor element and method for fabricating the same | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2010199558A (ja) | 半導体装置およびその製造方法 | |
| US20220208998A1 (en) | Heterojunction Bipolar Transistor and Manufacturing Method of the Same | |
| JPWO2019009111A1 (ja) | 半導体装置およびその製造方法 | |
| US20040012036A1 (en) | Hetero-junction bipolar transistor and a method for manufacturing the same | |
| JP3298535B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JP2005311326A (ja) | 半導体素子 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| CN116759423A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081218 |