JPH10177953A - 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 - Google Patents

高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法

Info

Publication number
JPH10177953A
JPH10177953A JP9248579A JP24857997A JPH10177953A JP H10177953 A JPH10177953 A JP H10177953A JP 9248579 A JP9248579 A JP 9248579A JP 24857997 A JP24857997 A JP 24857997A JP H10177953 A JPH10177953 A JP H10177953A
Authority
JP
Japan
Prior art keywords
layer
channel
emitter
hbt
jhemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9248579A
Other languages
English (en)
Inventor
Jeffrey B Shealy
ジェフリー・ビー・シーリー
Mehran Matloubian
メーラン・マットルービアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
HE Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co, HE Holdings Inc filed Critical Hughes Aircraft Co
Publication of JPH10177953A publication Critical patent/JPH10177953A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Abstract

(57)【要約】 【課題】 本発明は、高度に均一で平坦な高速ＪＨＥＭ
ＴとＨＢＴとを含むマイクロ波集積回路を単一成長プロ
セスで製造することを目的とする。 【解決手段】 基体26上にヘテロ接合部を有する複合チ
ャンネル・エミッタ層30を成長させ、その上にベース・
ゲート層44を成長させ、さらにその上にコレクタ層52を
成長させて多層構造を単一成長プロセスによって形成
し、成長されたベース・ゲート層44をパターン化してＨ
ＢＴのメサ上のベースコンタクト50がコレクタコンタク
ト54に隣接するようにベースメサを形成し、ＨＢＴから
間隔を隔てられたＪＨＥＭＴゲートコンタクト51を支持
するゲートペデスタルを形成し、垂直ＨＢＴと水平ＪＨ
ＥＭＴを形成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は混合信号装置製造技
術に関し、特に単一成長プロセスだけを必要とするＪＨ
ＥＭＴ（接合高電子移動度トランジスタ）とＨＢＴ（ヘ
テロ接合バイポーラトランジスタ）とを含むＭＭＩＣ
（モノリシックマイクロ波集積回路）および製造方法に
関する。
【０００２】
【従来の技術】混合信号装置は、既存の単一装置技術を
使用して現在利用できない回路機能および性能レベルを
実現するために電界効果トランジスタおよびバイポーラ
トランジスタの異なる特性を利用している。ＨＥＭＴ
（高電子移動度トランジスタ）は、不鮮明な信号を検出
するのに適した非常に低い雑音および高い電流利得特性
を有する。しかしながら、ＨＥＭＴはかなり非直線的で
あり、したがって広いダイナミック範囲にわたって動作
することができない。ＨＢＴ（ヘテロ接合バイポーラト
ランジスタ）は比較的雑音が多いが、高度に直線的であ
り、したがって大信号の増幅によく適合する。その結
果、２つの相補型装置が結合され、ＨＥＭＴがフロント
エンド受信機を提供し、またＨＢＴが高い直線性の出力
段を提供する低雑音増幅器（ＬＮＡ）を形成することが
可能である。さらに、既知のアナログまたはデジタルバ
イポーラ回路構造は、ＨＥＭＴ増幅器を制御するために
使用されることができる。例えば、ＨＢＴ回路はＨＥＭ
Ｔ増幅器中の電流を調整するために使用されることがで
きる。
【０００３】１つの既知の方法は、増幅およびバイポー
ラ機能をそれぞれ行なう分離したＨＥＭＴおよびＨＢＴ
ＭＭＩＣを製造し、支持体にそれらを結合し、その後
通常の配線ボンディング技術を使用してそれらのピンを
相互接続して所望の混合信号回路構造を生成することで
ある。この方法の利点は、単一装置のＭＭＩＣの製造が
よく知られていることである。しかしながら、混合信号
回路は集積回路ではなく、したがってＩＣの費用および
性能上の利点を有しない。分離したＭＭＩＣの配線ボン
ディングは非常に労力を要するために高価であり、ウェ
ハ当たりの装置密度を低下させる広い装置間スペースが
必要とされ、その動作速度を減少させる効果を有する回
路への抵抗を付加する。
【０００４】文献（Streit et al,"Monolithic HEMT-HB
T Integration by Selective MBE,"IEEE Transactions
on Electron Devices,Vol 42,No.4,pp.618-623,April,1
995）には、ショッツキ・ゲートＨＥＭＴおよびＨＢＴ
をＭＭＩＣに集積する選択的成長プロセスが記載されて
いる。第１に、ヒ化ガリウム（ＧａＡｓ）基体が室中に
配置され、分子線エピタキシー（ＭＢＥ）プロセスを使
用して多層ｎｐｎ−ＨＢＴ構造が基体上で成長される。
基体は室から取出され、ＨＢＴ装置を粗く規定するよう
にパターン化される。パターン化プロセスは、ＨＢＴ構
造上への窒化シリコンの層を付着し、窒化シリコン上に
マスクを付着し、露出された窒化シリコンをフッ素・塩
素ガスでプラズマエッチングして、窒化シリコンを選択
的に除去してＨＢＴ装置を規定する。窒化シリコンパタ
ーン化プロセスは高価であり、時間を要するものであ
る。
【０００５】その後、基体を室中に戻し、第２のＭＢＥ
再成長を使用して多層ＨＥＭＴ基体を生成し、続いてフ
ッ化水素酸で基体をエッチングしてＨＢＴ構造から残留
窒化シリコンを除去する。多層ＨＢＴおよびＨＥＭＴ構
造の複合体は、それらの各性能を最適化するように選択
される。したがって、個々の層の材料および厚さは同一
ではない。一度ＨＢＴおよびＨＥＭＴ構造を形成される
と、それらは装置の能動領域および金属コンタクトを規
定するために通常のエッチングおよび付着プロセスをそ
れぞれ使用してパターン化され、金属被着される。これ
は、ショッツキバリアを規定するためのＨＥＭＴ構造の
ゲート・リセスエッチを含む。ゲート・リセスエッチは
制御が困難であり、したがってウェハ間のＨＥＭＴの均
一性を低下させる。
【０００６】
【発明が解決しようとする課題】Ｓtreit 氏の文献に記
載されているＨＥＭＴ−ＨＢＴは集積されており、した
がって集積回路の利点を実現するが、それは種々の大き
い欠点を有している。ＨＢＴおよびＨＥＭＴ構造の成長
および再成長は製造時間を増加させ、ＭＭＩＣの費用を
増大させる。基体が処理のために成長間に室から取出さ
れた時に、それは汚染され、再成長段階で成長されたＨ
ＥＭＴ材料の品質が劣化する可能性が高い。さらに、再
成長中に、ＨＥＭＴ材料はＨＢＴ構造に隣接するエッジ
に沿って成長が発達する傾向がある。その結果、ＨＥＭ
Ｔの周辺部分の品質が低下し、ＨＥＭＴの能動領域の一
部として使用できなくなる。これは装置間の間隔を増加
させ、このためにウェハ上に製造されることのできる装
置の個数が減少する。また、再成長プロセスでは、装置
が６００℃を越える温度にさらされ、多量にドープされ
たベース領域中のドープ不純物をエミッタおよびコレク
タ領域中に拡散させ、それによってｐｎ接合部の急峻度
を減少させ、またＨＢＴ構造の電流利得を低下させる。
【０００７】Ｓtreit 氏の文献の成長および再成長プロ
セスでは、平坦でないＨＥＭＴおよびＨＢＴ装置、すな
わち隣接する装置間に大きい段状の不連続部分を有する
ものが生成される。これは２つの装置が独立した成長で
製造されるために発生し、したがって完全には整合され
ることができず、それらの各性能を最適化する異なった
多層構造を有し、また再成長中にＨＥＭＴ構造がＨＢＴ
のエッジの近くで成長する。その結果、通常の付着プロ
セスにより形成された金属相互接続の破損切断の潜在性
が高くなる。これは、ＨＥＭＴ−ＨＢＴ装置の信頼性を
低下させる。さらに、段状の不連続部分による破損の可
能性を減少させるために厚い金属相互接続部分が必要と
なるため装置の重量が増加する。
【０００８】文献（Zampardi et al,"Circuit Demonstr
ations in a GaAs BiFET Technology,"Solid-State Ele
ctronics,VOL.38,No.9,pp.1723-1726,1995）には、ショ
ッツキ・ゲートＭＥＳＦＥＴ−ＨＢＴ集積回路が記載さ
れている。ＭＥＳＦＥＴおよびＨＢＴは、ＭＥＳＦＥＴ
のチャンネルおよびＨＢＴのエミッタである単一の層だ
けを共用する。必要なＨＢＴエミッタ特性を生成するた
めに、Ｚampardi 氏は、ＨＥＭＴにおいて実現できるも
のより低いチャンネル移動度を提供するＧａＡｓを使用
している。
【０００９】別の文献（Usagawa et al.,"A New Two-Di
mensional Electron Gas Base Transistor(2DEG-HBT),"
IEDM,pp.78-81,1987 ）には、装置がＨＥＭＴのチャン
ネルおよびｐｎｐ−ＨＢＴのベースである単一の層を共
用する集積されたｐｎｐ−ＨＢＴとＨＥＭＴとよりなる
装置が記載されている。共用された層は、ＨＥＭＴにお
ける高い電子移動度を実現するために必要とされる２次
元電子ガス（２ＤＥＧ）を含んでいる。２ＤＥＧは非常
に薄く、したがってＨＢＴのベースは、強く逆バイアス
された場合にパンチスルーを生じ易い。これは、ＨＢＴ
のバイポーラ動作を破壊する可能性が高い。さらに、ｐ
ｎｐ−ＨＢＴは正孔の移動度が電子の移動度に関して低
いために、非常に低速である。上記の問題を考慮する
と、本発明の目的は高度に均一で平坦で高速のＪＨＥＭ
ＴとＨＢＴとを含むＭＭＩＣを製造する単一の成長プロ
セスを提供することである。
【００１０】
【課題を解決するための手段】この目的は、ＭＢＥプロ
セスのような単一成長で多層半導体構造を成長させるこ
とによって達成される。多層構造は、複合チャンネル・
エミッタ層、ベース・ゲート層およびコレクタ層を含ん
でいる。チャンネル・エミッタ層は、ＨＢＴのエミッタ
領域およびＪＨＥＭＴのチャンネルが形成されるエミッ
タ／チャンネル層と、エミッタ領域およびチャンネルへ
のアクセス抵抗を減少するようにドープされたエミッタ
／チャンネル層の一側上のサブ・チャンネル／エミッタ
層と、ＪＨＥＭＴのチャンネルにおいてヘテロ接合部を
形成するようにドープされたエミッタ／チャンネル層の
他方の側上の複合変調層とを含んでいる。
【００１１】多層構造は、ＨＢＴ金属コレクタコンタク
トを支持するコレクタペデスタルを形成するようにパタ
ーン化され、金属を被着される。その後ベース・ゲート
層がパターン化され、（ａ）ＨＢＴ金属コレクタコンタ
クトに隣接する形態でＨＢＴ金属ベースコンタクトを支
持し、かつコレクタペデスタルの下に延在しているＨＢ
Ｔベースメサが形成され、（ｂ）ＨＢＴコレクタコンタ
クトから間隔を隔てられたＪＨＥＭＴ金属ゲートコンタ
クトを支持するＪＨＥＭＴゲートペデスタルが形成され
る。ＨＢＴエミッタコンタクトは、ＨＢＴベースコンタ
クトに隣接して複合チャンネル・エミッタ層上に形成さ
れ、またＪＨＥＭＴソースおよびドレインコンタクト
は、複合チャンネル・エミッタ層上においてＪＨＥＭＴ
ゲートコンタクトの両側に形成される。ＨＢＴエミッタ
と、ＪＨＥＭＴソースおよびドレインコンタクトとは、
ＨＢＴエミッタコンタクトがエミッタ領域を規定し、Ｊ
ＨＥＭＴソースおよびドレインコンタクトがチャンネル
を規定するように、複合チャンネル・エミッタ層中にそ
れらを融合するように活性化される。
【００１２】
【発明の実施の形態】本発明のこれらおよび別の特徴お
よび利点は、以下の好ましい実施形態の詳細な説明およ
び添付図面から当業者に明らかになるであろう。本発明
は、ＪＨＥＭＴおよびＨＢＴ装置がＪＨＥＭＴゲート／
ＨＢＴベース層およびＪＨＥＭＴチャンネル／ＨＢＴエ
ミッタ層という２つの層を共有するＪＨＥＭＴ−ＨＢＴ
のＭＭＩＣを製造する単一の成長プロセスを提供する。
これは、複数の混合信号ＭＭＩＣを改良し、それにより
被覆付着によって形成された金属相互接続の信頼性を高
める。さらに、ウェハ上の装置間の均一性は、後続する
パターン化ではなく、成長の均一性だけに依存する。Ｍ
ＭＩＣは、低いコレクタ・ベースキャパシタンスを示
し、かつ既知のエミッタ・アップＨＢＴよりも高い動作
周波数を有するコレクタ・アップＨＢＴ構造を特徴とす
る。それはまた高周波動作に必要な低いエミッタ抵抗お
よび低いチャンネルアクセス抵抗を提供する複合エミッ
タ・チャンネル構造を含んでいる。
【００１３】本発明の別の観点は、ある装置の性能が他
のものの性能と妥協する必要がないように多層構造が設
計されることである。所定の層におけるそれらの機能は
不変であり、したがってある装置のある特性を改良する
ために材料またはドープ不純物レベルを選択することが
別の装置を改良することと一致する。例えば、バリア層
の材料の選択は、ＪＨＥＭＴのチャンネル中への正孔注
入を低下させ、かつＨＢＴのエミッタ性能を改良する大
きい価電子帯バリアを提供する。
【００１４】図１に示されているように、ＪＨＥＭＴ−
ＨＢＴのＭＭＩＣは、成長室中に基体を配置し（ステッ
プ10）、単一成長で基体上に多層ＪＨＥＭＴ−ＨＢＴ構
造全体を形成する（ステップ12）ことによって製造され
る。多層構造は複合チャンネル・エミッタ層、ベース・
ゲート層およびコレクタ層を含んでいる。この構造には
基体の表面を滑らかにするバッファ層、エッチストップ
およびＨＢＴのベースの選択的アンダーカットを容易に
し、ＨＢＴのエミッタコンタクトとＪＨＥＭＴのソース
およびドレインコンタクトとへのアクセス抵抗を減少す
るチャンネルキャップ層、およびコレクタとその金属コ
ンタクトとの間のアクセス抵抗を減少するコンタクト層
が含まれていることが好ましい。典型的に、ＭＢＥ成長
プロセスは優れた成長均一性を提供するために使用され
る。しかしながら、ＭＢＥの成長は比較的遅く、したが
って高価である。用途に応じて、迅速であるが、均一性
の劣る金属有機化学蒸着（ＭＯＣＶＤ）または有機金属
気相エピタキシー（ＯＭＶＰＥ）のような付着プロセス
を使用するほうが効率的である。単一成長プロセスは、
再成長と関連し、かつ既知のＭＭＩＣの性能を劣化させ
る汚染物質の混入を防ぎ、高温度に何度もさらされるこ
とを回避する。
【００１５】ひとたび多層構造を成長させてしまえば、
基体は成長室から取除かれ、ＪＨＥＭＴおよびＨＢＴの
能動領域および金属コンタクトを規定するためにパター
ン化／金属被着が行われる（ステップ14）。その結果、
ＪＨＥＭＴおよびＨＢＴはエッジを劣化させずに密接し
た状態で間隔を隔てられ、それらの間の間隙はほぼ１０
μｍである。さらに、ＨＢＴのエミッタおよびＪＨＥＭ
Ｔのソースおよびドレインコンタクトが平坦になり、ま
たＨＢＴのベースおよびＪＨＥＭＴのゲートコンタクト
が平坦になる。これには、パターン化／金属被着に続く
被覆金属付着（ステップ16）の信頼性を改良する効果が
ある。その後、通常の技術を使用して上部ビア(visa)お
よび相互接続金属付着が形成される（ステップ18）。
【００１６】図１に一般的に示され、図３乃至６におい
てさらに詳細に示されている単一成長プロセスにしたが
ってそれぞれ製造される１対のＪＨＥＭＴ装置22および
ＨＢＴ装置24を示すＪＨＥＭＴ−ＨＢＴのＭＭＩＣ20の
一部分が図２に示されている。ＭＭＩＣ20は、基体26お
よび好ましくは基体の表面を滑らかにするバッファ層28
を含んでいる。バッファ層28上の複合チャンネル・エミ
ッタ層30は、ＪＨＥＭＴおよびＨＢＴのそれぞれの能動
チャンネルおよびエミッタエリアとして機能する。複合
チャンネル・エミッタ層30上のエッチストップ層32は、
ＨＢＴのエミッタコンタクト34と、ＪＨＥＭＴのソース
およびドレインコンタクト36および38のそれぞれに対す
る低いアクセス抵抗を提供する。エミッタコンタクト34
並びにソースおよびドレインコンタクト36および38は、
エミッタ領域40およびチャンネル42をそれぞれ規定する
ように複合チャンネル・エミッタ層30中に融合される。
【００１７】エッチストップ層32上のパターン化された
チャンネルキャップ層44は、エミッタ領域40の上にＨＢ
Ｔベースメサ46を支持し、またチャンネル42の上方にＪ
ＨＥＭＴゲートペデスタル48を支持し、これらベースメ
サ46およびゲートペデスタル48はＨＢＴベースコンタク
ト50およびＪＨＥＭＴゲートコンタクト51をそれぞれ支
持している。ＪＨＥＭＴのｐｎ接合ペデスタルゲート
は、よく知られているショッツキゲートＨＥＭＴより良
好なｄｃおよびｒｆ均一性を与える。チャンネルキャッ
プ層44は、エミッタ注入効率を改良するためにエミッタ
領域40からＨＢＴベースコンタクト50への自由電子の通
路をカットオフするようにアンダーカットされる。その
代りとして、チャンネルキャップおよびエッチストップ
層が除去され、ベースコンタクト50のの下方のベースメ
サ46の一部分のイオン注入によってベースコンタクト50
とエミッタ領域40との間の通路がカットオフされること
ができる。ベースメサ46上のコレクタペデスタル52は、
ＨＢＴコレクタコンタクト54を支持する。低い抵抗のコ
ンタクトキャップ56は、コレクタコンタクト54へのアク
セス抵抗を減少するためにコレクタペデスタル52とコン
タクト54との間に挿入されることが好ましい。
【００１８】エミッタ領域40、ベースメサ46およびコレ
クタペデスタル52は一緒にコレクタが上側に位置するよ
うにコレクタ・アップ垂直ＨＢＴ24を規定し、このＨＢ
Ｔ24ではそのベース・エミッタ接合部の順方向バイアス
の下で、高い移動度の電子がエミッタ領域40から注入さ
れ、ベースを通ってドリフトし、コレクタ電圧によって
生成された電界のためにコレクタ電極54において収集さ
れる。チャンネル42およびゲートペデスタル48は、チャ
ンネル42を変調するゲートコンタクト51に印加されたゲ
ート電圧に応答して電子がソースコンタクト36からチャ
ンネルを通ってドレインコンタクト38に移動する水平Ｊ
ＨＥＭＴ22を規定する。２個の装置はイオン注入による
分離領域58によって電気的に絶縁され、かつ物理的にほ
ぼ１０μｍ分離されている。
【００１９】図３乃至６は、好ましい非反転ｎ型チャン
ネルＪＨＥＭＴ・ｎｐｎ−ＨＢＴよりなるＭＭＩＣ20の
製造を示している。ＭＭＩＣは、ＨＢＴのターンオン電
圧が低い図９に示されているような反転ＪＨＥＭＴとし
て製造されることも可能である。ＭＭＩＣはまたｐ型チ
ャンネルＪＨＥＭＴ・ｐｎｐ−ＨＢＴ装置として製造さ
れることもできる。しかしながら、正孔の移動度が電子
の移動度よりも実質的に低いため、これは現在はあまり
好ましくない。
【００２０】図３のａに示されているように、４００乃
至６００μｍの厚さを有するドープされていない絶縁性
のＧａＡｓ基体26が超高真空状態下のＭＢＥ室58中に配
置される。基体26を加熱し、ガリウム（Ｇａ）、ヒ素
（Ａｓ）、インジウム（Ｉｎ）およびリン（Ｐ）のイオ
ン源62により生成されたイオンビーム60を衝突させて、
この基体上に高品質の半導体薄膜を形成する。開閉シャ
ッタ64が、薄膜の組成および、またはドーピングレベル
を１原子距離内に制御する。
【００２１】基体26の表面は比較的粗いため、図３のｂ
に示されているように滑らかな表面を生成するためにバ
ッファ層28を成長させる。バッファ層28は、高い比抵抗
を有するドープされていない大きいバンドギャップの材
料であることが適切であり、１オングストローム乃至１
μｍの厚さに成長される。その後、複合チャンネル・エ
ミッタ層30は、バッファ層28上で成長される。第１に、
ｎ型のＧａＡｓサブ・エミッタ／チャンネル層66を、１
×１０17乃至５×１０18不純物原子／ｃｍ3 のドープ不
純物レベルで５０乃至５００オングストロームの厚さに
成長させる。サブ・エミッタ／チャンネル層66は、ＪＨ
ＥＭＴに対して１平方ｃｍ当たり１０００Ωを下まわる
低いチャンネル抵抗、高い電子濃度を提供し、かつＨＢ
Ｔに対して低いエミッタアクセス抵抗を提供する。第２
に、高い電子移動度、低いバンドギャップ電圧（０．３
５乃至１．１ｅｖ）、および低い実効電子質量を提供す
るように真性ＩｎＧａＡｓエミッタ・チャンネル層68を
５０乃至５００オングストロームの厚さに成長させる。
第３に、エミッタ・チャンネル層68上で複合変調層70を
成長させる。
【００２２】複合変調層70は、エミッタ・チャンネル層
68上の１０乃至１００オングストロームの厚さを有する
真性ＧａＩｎＰ層72、ｎ型ＧａＩｎＰドナー層74、およ
び真性から少しｎ型の（５×１０17原子／ｃｍ3 より高
い）ＧａＩｎＰバリア層76を含んでいる。（反転ＪＨＥ
ＭＴ−ＨＢＴが製造される場合、複合エミッタ・チャン
ネル層30に対する成長ステップのシーケンスは、バリア
層が基体上で成長され、かつサブ・エミッタ・チャンネ
ル層が上面に位置するように逆にされる。） ドナー層74は１乃至１００オングストロームのシートの
厚さに成長され、その厚さと、典型的に１×１０12乃至
３×１０12原子／ｃｍ3 の範囲の適切なドナー原子／ｃ
ｍ3 の個数との積によって規定される。ドナー層74は、
エミッタ・チャンネル層68に高い移動度の自由電子を供
給し、ドナー層においてイオン化された不純物原子を残
す。スペーサ層72は、チャンネル中の自由電子をイオン
化された不純物原子から分離し、それによってイオン化
された不純物の散乱を減少させる。バリア層76は、複合
変調層70とエミッタ・チャンネル層68との間の境界部分
にヘテロ接合部78を生成する比較的高いバンドギャップ
電圧（１．１乃至２．５ｅｖ）を有している。バリア層
の材料および不純物濃度レベルは、チャンネルに自由電
子を閉じ込める大きい伝導帯不連続性、およびチャンネ
ル中への正孔注入を制限する大きい価電子帯バリアの両
方が得られるように選択される。バリア層76の組成はま
た、高いエミッタ効率をＨＢＴ24に与えることと一致す
る。
【００２３】ｎ型のＧａＡｓエッチストップ層32は、バ
リア層76上において５×１０17乃至５×１０18原子／ｃ
ｍ3 のドープ不純物レベルで４０乃至１００オングスト
ロームの厚さに成長されることが好ましい。エッチスト
ップ層32は、図２に示されているようにエミッタ、ソー
スおよびドレインコンタクトへの低いアクセス抵抗を提
供し、チャンネルキャップ層44の選択的除去を容易にす
る。チャンネルキャップ層は、５×１０17乃至５×１０
18原子／ｃｍ3 のドープ不純物レベルを有する４０乃至
１００オングストロームのｎ型ＧａＩｎＰであることが
好ましく、またエミッタ注入効率を改良するために図２
に示されているように選択的にアンダーカットされても
よい。
【００２４】ｐ+ 型ＧａＡｓベース・ゲート層80は、所
望のベース対エミッタ特性および図２に示されているベ
ースコンタクト50およびゲートコンタクト51への低いア
クセス抵抗を提供するように１×１０19乃至１×１０21
原子／ｃｍ3 の高いドープ不純物レベルでチャンネルキ
ャップ層上に成長される。ベース・ゲート層は、動作速
度を高めるためにできるだけ薄く（２００乃至１０００
オングストローム）することが好ましいが、パンチスル
ーを阻止する十分な厚さが必要である。ベース・ゲート
層80上において、５×１０17乃至５×１０19原子／ｃｍ
3 のドープ不純物レベルで５０オングストローム乃至１
μｍの厚さを有するｎ型ＧａＩｎＰコレクタ層82を成長
させる。コレクタ層は、ベース・ゲート層から除去され
ることが可能であり、かつ高い電界に耐えることができ
るように選択される。その代りに、ベース・ゲート80か
らの除去を容易にする比較的厚いＧａＡｓ層および薄い
ＧａＩｎＰでコレクタ層を形成することができる。最後
に、図２に示されたコレクタコンタクト54へのアクセス
抵抗を減少するために、ドープ不純物レベルが５×１０
18原子／ｃｍ3 を越える１００オングストローム乃至１
μｍのｎ+ 型のコンタクト層84がコレクタ層82上に形成
されることが好ましい。
【００２５】ＪＨＥＭＴ−ＨＢＴ構造が成長された後、
基体は処理室から取出され、図２に示されている装置の
能動領域および金属コンタクトを規定するようにパター
ン化／金属被着処理が行われる。好ましい方法は、金属
コンタクトをパターン化した後に、それらを使用して、
能動領域を規定するように下に位置する層をエッチング
することである。その代りに通常のフォトリソグラフ技
術を使用して、最初に能動領域をパターン化し、次に金
属コンタクトを付着することができる。前記の好ましい
方法は必要な処理ステップが非常に少なく、また自己整
列される金属コンタクトおよび能動領域を生成する。前
記の代りの別の方法は、コレクタおよびベースコンタク
トが同時に付着されることを可能にする。
【００２６】好ましい製造方法によると、図４のａに示
されているようにコレクタコンタクト54がコンタクト層
84の表面上に形成される。これは、コンタクト層の上に
ポリマー層を形成して、それを放射線に露出し、現像し
てコレクタコンタクトが形成されるべき箇所であるポリ
マー材料を除去することによって達成されることが好ま
しい。ポリマー層上に金属を蒸着させてコンタクト54を
形成し、ポリマーを浮き上がらせて（リフトオフ）除去
する。
【００２７】図４のｂに示されているように、コンタク
ト層84および下に位置するコレクタ層82の露出された部
分を酸でエッチングして選択的に除去するために、コレ
クタコンタクト54がマスクとして使用されている。コレ
クタコンタクト54を形成するために使用した同じプロセ
スを使用して、ベースコンタクト50およびゲートコンタ
クト51が図５に示されているベース・ゲート層80上に形
成される。その後、ベース・ゲート層80はベースメサ46
およびゲートペデスタル48を規定するためにパターン化
される。図６のａに示されているように、ベースコンタ
クト52とエミッタ領域との間の通路を遮断するようにキ
ャップ層44をエッチングすることによって、ベースメサ
が選択的にアンダーカットされる。
【００２８】図６のｂに示されているように、ＨＢＴエ
ミッタ・コンタクト34およびＪＨＥＭＴソースおよびド
レインコンタクト36および38がエッチストップ層32上に
付着され、それらを融合してサブ・エミッタ／チャンネ
ル層66にするために活性化される。ＨＢＴエミッタコン
タクト34は、エミッタ領域40と、エミッタ領域とエミッ
タコンタクトとの間のアクセス抵抗を減少させ、それに
よってＨＢＴの最大動作周波数を高めるサブエミッタ86
とを規定する。ＪＨＥＭＴソースおよびドレインコンタ
クト36および38は、チャンネル42、およびチャンネルと
ソースおよびドレインコンタクトとの間のアクセス抵抗
を減少させ、それによってＪＨＥＭＴの電流利得を増加
させるサブチャンネル88を規定する。２個の装置は、イ
オン注入分離部58によって電気的に絶縁され、かつ物理
的にほぼ１０μｍ分離されている。
【００２９】図７は、平衡条件下における水平ＪＨＥＭ
Ｔに対するバンドギャップエネルギ図90を示す。このエ
ネルギ図は、ヘテロ接合部78における伝導帯エネルギＥ
c および価電子帯エネルギＥv の両方の不連続性を示し
ている。ドナー層74は、チャンネル42において２ＤＥＧ
を生成する自由電子を供給する。スペーサ層72は、ドナ
ー層74に残っているイオン化された不純物原子から２Ｄ
ＥＧ中の自由電子を分離する。バリア層76は、正孔のバ
リア電位Φp が電子のバリア電位Φn より高いように選
択されてドープされ、その結果チャンネル42への正孔注
入が低下する。ゲートペデスタル48において、価電子帯
エネルギＥv は、フェルミエネルギＥfより少し高く、
伝導帯エネルギＥc はほぼ１．１乃至２．５ｅｖ高い。
ＪＨＥＭＴのチャンネル42は、ゲートコンタクト51に印
加された電位によって変調される。これが、図面の平面
に水平な軸に沿ってソースおよびドレインコンタクト36
および38間における自由電子の流れをそれぞれ調整す
る。
【００３０】図８は、平衡条件下の垂直ｎｐｎ−ＨＢＴ
に対するバンドギャップエネルギ図92を示す。ｐｎベー
ス・エミッタ接合部は、図７に示されているＪＨＥＭＴ
のゲート・チャンネル接合部と同じ要求を共有してい
る。ｎ型ベースコレクタペデスタル52およびエミッタ領
域40の伝導帯エネルギＥc および価電子帯エネルギＥv
は、ｐ+ 型のベースペデスタル52のものより低い。電子
のバリア電位Φn は正孔のバリア電位Φp より大きいた
め、ＨＢＴは高いエミッタ注入効率を有する。順方向バ
イアスの下において、ＨＢＴはコレクタペデスタル52と
エミッタ領域40との間の導電度を調整して、それらのコ
ンタクト間に電圧利得が生じるようにベース電位を変調
することによって制御される。
【００３１】図９は、反転ＪＨＥＭＴ−ＨＢＴ94の断面
図である。この反転装置は、複合エミッタ・チャンネル
層を成長させるシーケンスが逆であることを除き、図３
乃至６と関連されて説明された同じ単一成長製造プロセ
スを使用して形成される。その結果、バリア層28とエミ
ッタ・チャンネル層68との間でバリア76、ドナー74およ
びスペーサ72の層が成長し、またエミッタ・チャンネル
層68の上面上にサブ・エミッタ／チャンネル層66が成長
する。
【００３２】図１０に示されているように、反転ＪＨＥ
ＭＴ−ＨＢＴに対するエネルギバンド特性は、バンドギ
ャップエネルギ図96においてヘテロ接合部78の付近で切
換えられる。これは、ＨＢＴエミッタ領域40の外側にヘ
テロ接合部におけるエネルギスパイク98を移動させるこ
とによってベース・エミッタのターンオン電圧を減少さ
せる。反転ＪＨＥＭＴの特性は、非反転ＪＨＥＭＴと比
較した場合に少しだけ劣っている。
【００３３】以上、本発明のいくつかの実施形態を図示
し、説明してきたが、当業者は種々の変更および別の実
施形態を認識するであろう。例えば、ＧａＡｓ基体の代
りにＩｎＰ基体を使用することができる。多層構造は、
ＧａＡｓＰ材料がＩｎＰと置換され、またＧａＡｓ材料
がＧａＩｎＡｓと置換されることを除いて同一であるこ
とができる。ＪＨＥＭＴ−ＨＢＴのＭＭＩＣを生成する
ために、材料およびドープ不純物レベルの別の組合わせ
が単一成長製造プロセスにおいて使用されることができ
る。このような変更および別の実施形態は、添付された
特許請求の範囲に限定されている本発明の技術的範囲を
逸脱することなく実施されることができる。
【図面の簡単な説明】
【図１】本発明によるＪＨＥＭＴ−ＨＢＴよりなるＭＭ
ＩＣの単一成長製造プロセスのフローチャート。
【図２】単一成長製造プロセスにより生成された好まし
いＪＨＥＭＴ−ＨＢＴよりなるＭＭＩＣの斜視図。
【図３】本発明の製造プロセスの連続ステップにおける
図２の線３−３に沿った概略断面図。
【図４】本発明の製造プロセスの連続ステップにおける
図２の線３−３に沿った概略断面図。
【図５】本発明の製造プロセスの連続ステップにおける
図２の線３−３に沿った概略断面図。
【図６】本発明の製造プロセスの連続ステップにおける
図２の線３−３に沿った概略断面図。
【図７】図３乃至６に示されている製造プロセスによっ
て生成されたＪＨＥＭＴのバンドギャップエネルギ図。
【図８】図３乃至６に示されている製造プロセスによっ
て生成されたＨＢＴのバンドギャップエネルギ図。
【図９】別の反転ＪＨＥＭＴ−ＨＢＴよりなるＭＭＩＣ
の断面図。
【図１０】図６に示されている反転ＪＨＥＭＴのバンド
ギャップエネルギ図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/095 21/337 29/808 (72)発明者 メーラン・マットルービアン アメリカ合衆国、カリフォルニア州 91436 エンキーノ、グロリア・アベニュ ー 4813

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基体上にヘテロ接合部を有する複合チャ
    ンネル・エミッタ層を成長させ、 複合チャンネル・エミッタ層上にベース・ゲート層を成
    長させ、 ＨＢＴコレクタコンタクトを支持するコレクタペデスタ
    ルを形成するために前記ベース・ゲート層上にコレクタ
    層を成長させて単一成長プロセスによって多層構造を形
    成し、 成長されたベース・ゲート層をパターン化して（ａ）Ｈ
    ＢＴベースメサ上のＨＢＴベースコンタクトがＨＢＴコ
    レクタコンタクトに隣接し、前記ベースメサがコレクタ
    ペデスタルの下に延在するようにベースメサを形成し、
    （ｂ）ＨＢＴコレクタコンタクトから間隔を隔てられた
    ＪＨＥＭＴゲートコンタクトを支持するＪＨＥＭＴゲー
    トペデスタルを形成し、 ＨＢＴベースコンタクトに隣接して複合チャンネル・エ
    ミッタ層にＨＢＴエミッタコンタクトを形成し、このＨ
    ＢＴエミッタコンタクトがベースメサの下のエミッタ領
    域を規定し、ベースメサおよびコレクタペデスタルと共
    にコレクタが上部に位置する垂直ＨＢＴを規定し、また
    ヘテロ接合部に隣接するチャンネルを規定ように複合チ
    ャンネル・エミッタ層においてＪＨＥＭＴゲートコンタ
    クトの両側にＪＨＥＭＴソースおよびドレインコンタク
    トを形成し、前記チャンネルおよびゲートペデスタルが
    水平ＪＨＥＭＴを規定するステップを含んでいることを
    特徴とする高電子移動度トランジスタとヘテロ接合バイ
    ポーラトランジスタとを含むモノリシックマイクロ波集
    積回路の製造方法。
  2. 【請求項２】 複合チャンネル・エミッタ層は、 ｎ型のサブ・チャンネル／エミッタ層を基体上に成長さ
    せ、前記サブ・チャンネル／エミッタ層が、低いチャン
    ネル抵抗および前記ＨＢＴエミッタコンタクトおよび前
    記ＪＨＥＭＴソースおよびドレインコンタクトへの低い
    アクセス抵抗を提供するようにドープされ、 低いバンドギャップエネルギを有するエミッタ／チャン
    ネル層をサブ・チャンネル／エミッタ層上に成長させ、
    前記ＪＨＥＭＴのソースおよびドレインコンタクトが前
    記エミッタ・チャンネル層において前記チャンネルを規
    定し、 ヘテロ接合部を形成するようにエミッタ・チャンネル層
    上に複合変調層を成長させることによって製造され、前
    記複合変調層が高い移動度の自由電子をチャンネルに供
    給し、イオン化されたドナー原子からそれらを隔てて、
    イオン化された不純物散乱を減少させ、かつ伝導帯不連
    続性および価電子帯バリアの両方をヘテロ接合部に生成
    する高いバンドギャップエネルギを有している請求項１
    記載の方法。
  3. 【請求項３】 エミッタ／チャンネル層は、そのバンド
    ギャップエネルギを設定する伝導帯および価電子帯エネ
    ルギを有しており、 複合変調層は、 イオン化されたドナー原子から自由電子を隔てて、チャ
    ンネル中のイオン化された不純物散乱を減少させるため
    にエミッタ／チャンネル層上にスペーサ層を形成し、 高い移動度の自由電子をチャンネルに供給するためにス
    ペーサ層上にｎ型ドナー層を形成し、 伝導帯不連続性および価電子帯バリアをヘテロ接合部に
    生成するためにエミッタ／チャンネル層のものより高い
    伝導帯エネルギおよびエミッタ／チャンネル層のものよ
    り低い価電子帯エネルギを有するバリア層をドナー層上
    に形成することによって製造される請求項２記載の方
    法。
  4. 【請求項４】 複合チャンネル・エミッタ層は、 高いバンドギャップエネルギを有する複合変調層を基体
    上に成長させ、前記複合変調層が高い移動度の自由電子
    をチャンネルに供給し、イオン化されたドナー原子から
    それらを隔てて、イオン化された不純物散乱を減少さ
    せ、 伝導帯不連続性および価電子帯バリアの両方を層の間の
    ヘテロ接合部に生成するために低いバンドギャップエネ
    ルギを有するエミッタ／チャンネル層を複合変調層上に
    成長させ、前記ＪＨＥＭＴソースおよびドレインコンタ
    クトが前記エミッタ／チャンネル層において前記チャン
    ネルを規定し、 ｎ型のサブ・チャンネル／エミッタ層をエミッタ／チャ
    ンネル層上に成長させ、前記サブ・チャンネル／エミッ
    タ層が、低いチャンネル抵抗および前記ＨＢＴエミッタ
    コンタクトおよび前記ＪＨＥＭＴソースおよびドレイン
    コンタクトへの低いアクセス抵抗を提供するようにドー
    プされることによって製造される請求項１記載の方法。
  5. 【請求項５】 エミッタ／チャンネル層は、そのバンド
    ギャップエネルギを設定する伝導および価電子帯エネル
    ギを有しており、 複合変調層は、 伝導帯不連続性および価電子帯バリアをヘテロ接合部に
    生成するためにエミッタ／チャンネル層のものより高い
    伝導帯エネルギおよびエミッタ／チャンネル層のものよ
    り低い価電子帯エネルギを有するバリア層を基体上に形
    成し、 高い移動度の自由電子をチャンネルに供給するためにバ
    リア層上にｎ型ドナー層を形成し、 イオン化されたドナー原子から自由電子を隔てて、チャ
    ンネル中のイオン化された不純物散乱を減少させるため
    にバリア層上にスペーサ層を形成することによって製造
    される請求項４記載の方法。
  6. 【請求項６】 コレクタおよびベース・ゲート層は、 ＨＢＴコレクタコンタクトをコレクタ層上に形成し、 コレクタ層の露出された部分を除去するためにＨＢＴコ
    レクタコンタクトをマスクとして使用して、ＨＢＴコレ
    クタコンタクトを支持するＨＢＴコレクタペデスタルを
    規定し、 ＨＢＴコレクタコンタクトに隣接するＨＢＴベースコン
    タクトとＨＢＴコレクタコンタクトから間隔を隔てられ
    たＪＨＥＭＴゲートコンタクトとをベース・ゲート層上
    にそれぞれ形成し、 ベース・ゲート層の露出された部分を除去するためにＨ
    ＢＴベースコンタクトおよびＪＨＥＭＴゲートコンタク
    トをマスクとして使用して、ＨＢＴベースコンタクトを
    支持し、かつコレクタペデスタルの下に延在するＨＢＴ
    ベースメサを規定し、またＪＨＥＭＴゲートコンタクト
    を支持するＪＨＥＭＴゲートペデスタルを規定し、 複合チャンネル・エミッタ層上においてＨＢＴベースコ
    ンタクトに隣接してＨＢＴエミッタコンタクトを形成
    し、また複合チャンネル・エミッタ層上においてＪＨＥ
    ＭＴゲートコンタクトの両側にＪＨＥＭＴソースおよび
    ドレインコンタクトの対を形成し、 ＨＢＴエミッタコンタクトがエミッタ領域を規定し、ま
    たＪＨＥＭＴソースおよびドレインコンタクトがチャン
    ネルを規定するように、ＨＢＴエミッタ、ＪＨＥＭＴソ
    ースおよびドレインコンタクトを複合チャンネル・エミ
    ッタ層中に融合するようにそれらを活性化することによ
    ってパターン化される請求項１記載の方法。
  7. 【請求項７】 基体と、 ＨＢＴエミッタ領域およびＪＨＥＭＴチャンネルを有し
    ている前記基体上のパターン化された複合チャンネル・
    エミッタ層と、 前記複合チャンネル・エミッタ層上における前記エミッ
    タ領域に隣接したエミッタコンタクト、並びに前記チャ
    ンネルの両側において前記複合チャンネル・エミッタ層
    中に融合されているソースおよびドレインコンタクト
    と、 エミッタ領域上にＨＢＴベースメサを有し、かつチャン
    ネル上にＪＨＥＭＴゲートペデスタルを有している前記
    複合チャンネル・エミッタ層上のパターン化されたベー
    ス・ゲート層と、 ベースメサの一部分上のベースコンタクトおよびゲート
    ペデスタル上のゲートコンタクトと、 ベースメサの異なる部分上のＨＢＴコレクタペデスタル
    と、 コレクタペデスタル上のコレクタコンタクトとを具備し
    ており、 前記ＨＢＴエミッタ領域、ベースメサおよびコレクタペ
    デスタルがコレクタが上部に位置する垂直ＨＢＴを形成
    し、前記ＪＨＥＭＴチャンネルおよびゲートペデスタル
    が水平ＪＨＥＭＴを形成している接合高電子移動度トラ
    ンジスタとヘテロ接合バイポーラトランジスタとを含む
    モノリシックマイクロ波集積回路。
  8. 【請求項８】 複合チャンネル・エミッタ層は、 前記ＪＨＥＭＴソースおよびドレインコンタクトがエミ
    ッタ・チャンネル層において前記チャンネルを規定して
    いる低いバンドギャップエネルギを有するエミッタ／チ
    ャンネル層と、 低いチャンネル抵抗および前記ＨＢＴエミッタコンタク
    トおよび前記ＪＨＥＭＴソースおよびドレインコンタク
    トへの低いアクセス抵抗を提供するようにドープされて
    いるエミッタ／チャンネル層の一側上のｎ型のサブ・チ
    ャンネル／エミッタ層と、 高い移動度の自由電子をチャンネルに供給し、イオン化
    されたドナー原子からそれらを隔てて、イオン化された
    不純物散乱を減少させ、かつ伝導帯不連続性および価電
    子帯バリアの両方をチャンネルに生成する高いバンドギ
    ャップエネルギを有している、エミッタ／チャンネル層
    の他方の側上の複合変調層とを具備している請求項７記
    載の接合高電子移動度トランジスタとヘテロ接合バイポ
    ーラトランジスタとを含むモノリシックマイクロ波集積
    回路。
  9. 【請求項９】 エミッタ／チャンネル層は、そのバンド
    ギャップエネルギを設定する伝導および価電子帯エネル
    ギを有しており、 複合変調層は、 イオン化されたドナー原子から自由電子を隔てて、チャ
    ンネル中のイオン化された不純物散乱を減少させるため
    のエミッタ／チャンネル層上のスペーサ層と、 高い移動度の自由電子をチャンネルに供給するためのス
    ペーサ層上のｎ型ドナー層と、 伝導帯不連続性および価電子帯バリアをチャンネルに生
    成するためにエミッタ／チャンネル層のものより高い伝
    導帯エネルギおよびエミッタ／チャンネル層のものより
    低い価電子帯エネルギを有しているドナー層上のバリア
    層とを具備している請求項８記載の接合高電子移動度ト
    ランジスタとヘテロ接合バイポーラトランジスタとを含
    むモノリシックマイクロ波集積回路。
  10. 【請求項１０】 複合チャンネル・エミッタ層は、 チャンネルを提供する真性エミッタ／チャンネル層と、 チャンネル抵抗を減少させ、かつ前記ＨＢＴエミッタコ
    ンタクトおよび前記ＪＨＥＭＴソースおよびドレインコ
    ンタクトへの低いアクセス抵抗を提供するｎ型のサブ・
    チャンネル／エミッタ層とを具備している請求項７記載
    の接合高電子移動度トランジスタとヘテロ接合バイポー
    ラトランジスタとを含むモノリシックマイクロ波集積回
    路。
JP9248579A 1996-09-12 1997-09-12 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 Pending JPH10177953A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/712,824 US6043519A (en) 1996-09-12 1996-09-12 Junction high electron mobility transistor-heterojunction bipolar transistor (JHEMT-HBT) monolithic microwave integrated circuit (MMIC) and single growth method of fabrication
US712824 1996-09-12

Publications (1)

Publication Number Publication Date
JPH10177953A true JPH10177953A (ja) 1998-06-30

Family

ID=24863697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248579A Pending JPH10177953A (ja) 1996-09-12 1997-09-12 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法

Country Status (4)

Country Link
US (2) US6043519A (ja)
EP (1) EP0829906B1 (ja)
JP (1) JPH10177953A (ja)
DE (1) DE69708804T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504649A (ja) * 2003-08-29 2007-03-01 フリースケール セミコンダクター インコーポレイテッド 半導体部品および半導体部品の製造方法
JP2008300807A (ja) * 2007-06-04 2008-12-11 Panasonic Corp 半導体装置及びその製造方法
JP2011101031A (ja) * 2003-10-22 2011-05-19 Skyworks Solutions Inc 増大した直線性および製造可能性を有するＦＥＴを含むＢｉＦＥＴ

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849866B2 (en) * 1996-10-16 2005-02-01 The University Of Connecticut High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration
US6198116B1 (en) * 1998-04-14 2001-03-06 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor fabrication method
US6473598B1 (en) * 2000-02-15 2002-10-29 Fareed Sepehry-Fard Most cost-effective asmmic-based universal microwave and millimeter wave transceiver
JP2001244419A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 高周波モジュール及び移動体検知モジュール
US6384433B1 (en) * 2000-03-23 2002-05-07 Rf Micro Devices, Inc. Voltage variable resistor from HBT epitaxial layers
KR100396917B1 (ko) * 2000-12-21 2003-09-02 한국전자통신연구원 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6579219B2 (en) * 2001-04-09 2003-06-17 Medtronic, Inc. Centrifuge bag and methods of use
KR20080103609A (ko) 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
US7332752B2 (en) * 2002-10-25 2008-02-19 The University Of Connecticut Optoelectronic circuit employing a heterojunction thyristor device to convert a digital optical signal to a digital electrical signal
US7776753B2 (en) 2002-10-25 2010-08-17 University Of Connecticut Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US6873273B2 (en) * 2002-10-25 2005-03-29 The University Of Connecticut Photonic serial digital-to-analog converter employing a heterojunction thyristor device
US7556976B2 (en) * 2002-10-25 2009-07-07 The University Of Connecticut Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US6995407B2 (en) * 2002-10-25 2006-02-07 The University Of Connecticut Photonic digital-to-analog converter employing a plurality of heterojunction thyristor devices
US6841795B2 (en) * 2002-10-25 2005-01-11 The University Of Connecticut Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US7015120B2 (en) * 2002-10-25 2006-03-21 The University Of Connecticut Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US6853014B2 (en) * 2002-10-25 2005-02-08 The University Of Connecticut Optoelectronic circuit employing a heterojunction thyristor device that performs high speed sampling
US6974969B2 (en) 2003-01-13 2005-12-13 The University Of Connecticut P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer
US6841806B1 (en) * 2003-06-24 2005-01-11 The University Of Connecticut Heterojunction thyristor-based amplifier
US6977954B2 (en) * 2003-07-25 2005-12-20 University Of Connecticut Semiconductor laser array device employing modulation doped quantum well structures
US7333731B2 (en) 2004-04-26 2008-02-19 The University Of Connecticut Multifunctional optoelectronic thyristor and integrated circuit and optical transceiver employing same
JP2006156776A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置
US7385230B1 (en) 2005-02-08 2008-06-10 The University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
EP2111011A1 (en) * 2008-04-16 2009-10-21 Thomson Telecom Belgium Device and method for sharing files
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626242B2 (ja) * 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
US5223449A (en) * 1989-02-16 1993-06-29 Morris Francis J Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors
JP2686827B2 (ja) * 1989-08-03 1997-12-08 本田技研工業株式会社 半導体装置
US5196358A (en) * 1989-12-29 1993-03-23 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing InP junction FETS and junction HEMTS using dual implantation and double nitride layers
US5049522A (en) * 1990-02-09 1991-09-17 Hughes Aircraft Company Semiconductive arrangement having dissimilar, laterally spaced layer structures, and process for fabricating the same
US5063426A (en) * 1990-07-30 1991-11-05 At&T Bell Laboratories InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
US5077231A (en) * 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
JP3087370B2 (ja) * 1991-09-10 2000-09-11 株式会社日立製作所 高速論理回路
US5298453A (en) * 1991-12-20 1994-03-29 Texas Instruments Incorporated Integration of epitaxial structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504649A (ja) * 2003-08-29 2007-03-01 フリースケール セミコンダクター インコーポレイテッド 半導体部品および半導体部品の製造方法
JP2011101031A (ja) * 2003-10-22 2011-05-19 Skyworks Solutions Inc 増大した直線性および製造可能性を有するＦＥＴを含むＢｉＦＥＴ
JP2008300807A (ja) * 2007-06-04 2008-12-11 Panasonic Corp 半導体装置及びその製造方法
JP4524298B2 (ja) * 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
US7989845B2 (en) 2007-06-04 2011-08-02 Panasonic Corporation Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof

Also Published As

Publication number Publication date
EP0829906B1 (en) 2001-12-05
DE69708804D1 (de) 2002-01-17
EP0829906A3 (en) 1998-09-02
US6043519A (en) 2000-03-28
EP0829906A2 (en) 1998-03-18
US6063655A (en) 2000-05-16
DE69708804T2 (de) 2002-08-01

Similar Documents

Publication Publication Date Title
EP0829906B1 (en) Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication
KR0175179B1 (ko) 모놀리식 다기능 집적 회로 소자 제조 방법
US4683487A (en) Heterojunction bipolar transistor
JP3249169B2 (ja) ヘテロ接合バイポーラ・トランジスタをヘテロ接合ｆｅｔと統合する方法
US5243207A (en) Method to integrate HBTs and FETs
US5422502A (en) Lateral bipolar transistor
US4731340A (en) Dual lift-off self aligning process for making heterojunction bipolar transistors
US5324671A (en) Method of fabrication an integrated circuit including bipolar and field effect devices
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
JP3248941B2 (ja) ヘテロ接合バイポーラ・トランジスタをピン・ダイオードと統合する方法
US5294566A (en) Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor
JPH09246282A (ja) 選択的サブコレクタヘテロ接合バイポーラトランジスタ
JPH06204409A (ja) ミリ波用モノリシック集積回路及び該集積回路の作製法
US5329145A (en) Heterojunction bipolar transistor and its integration method
KR930011474B1 (ko) 반도체장치와 그것의 제조방법
JPH084091B2 (ja) プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法
US5098853A (en) Self-aligned, planar heterojunction bipolar transistor and method of forming the same
US4529996A (en) Indium phosphide-boron phosphide heterojunction bipolar transistor
JP2576828B2 (ja) 高利得ｍｉｓトランジスタ
KR100563884B1 (ko) 접합형 전계 효과 트랜지스터의 제조 방법
JPH06267992A (ja) 半導体装置およびその製造方法
JPH06120524A (ja) デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
GB2151078A (en) Semiconductor devices
EP0276981B1 (en) Semiconductor integrated circuit device and method of producing same