KR0175179B1 - 모놀리식 다기능 집적 회로 소자 제조 방법 - Google Patents

모놀리식 다기능 집적 회로 소자 제조 방법 Download PDF

Info

Publication number
KR0175179B1
KR0175179B1 KR1019950039823A KR19950039823A KR0175179B1 KR 0175179 B1 KR0175179 B1 KR 0175179B1 KR 1019950039823 A KR1019950039823 A KR 1019950039823A KR 19950039823 A KR19950039823 A KR 19950039823A KR 0175179 B1 KR0175179 B1 KR 0175179B1
Authority
KR
South Korea
Prior art keywords
profile
substrate
hbt
semiconductor
layer
Prior art date
Application number
KR1019950039823A
Other languages
English (en)
Inventor
씨. 스트레이트 드위트
케이. 우메모토 도날드
케이. 오키 아론
더블유. 고바야시 케빈
Original Assignee
윌리엄 이. 갈라스
티 알 더블유 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 갈라스, 티 알 더블유 인코포레이티드 filed Critical 윌리엄 이. 갈라스
Application granted granted Critical
Publication of KR0175179B1 publication Critical patent/KR0175179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PIN 다이오드 소자, HBT 소자, HEMT 소자 및 MESFET 소자의 조합을 포함하는 공통의 기판상에 모놀리식 집적 회로 소자를 제조하기 위한 선택적 분자선 에피택시의 방법. 상기 방법은 적당한 기판상에 하나의 소자의 유전체 층을 적층하고 다음에 프로필 층에 제1유전체 층을 적층하는 것을 포함한다. 다음에 상기 프로필 층 및 유전체 층은 제1소자 프로필을 한정하기 위해 에칭된다. 제2소자를 한정하는 제2프로필 층은 노출된 기판에 적층된다. 제2프로필은 제2소자 프로필을 한정하기 위해 선택적으로 에칭된다. 제1개발 소자가 일련의 소자를 개발하는데 포함되는 온도 사이클을 조작하기에 충분히 강한 상기 처리는 공통 기판상에 모놀리식 집적된 2 이상의 상이한 소자로 확대될 수 있다.

Description

모놀리식 다기능 집적 회로 소자 제조 방법
제1(a)도 내지 제1(d)도는 본 발명의 양호한 실시예에 따른 HEMT-HBT, HEMT-PIN 다이오드, MESFET-HBT, 또는 MESFET-PIN 다이오드 집적 회로 소자 제조의 진행 구조의 측면도.
제2(a)도 내지 제2(g)도는 본 발명의 양호한 실시예에 따른 HEMT-HBT-PIN 다이오드 또는 MESFET-HBT-PIN 다이오드 집적 회로 소자 제조의 진행 구조의 측면도.
제3도는 본 발명의 방법에 따라 제조된 모놀리식의 집적 HBT-쇼트키 다이오드-HEMT 소자의 측면도.
제4도는 본 발명의 방법에 따라 제조된 모놀리식의 집적 HBT-PIN 다이오드-HEMT 소자의 측면도.
제5도는 본 발명의 방법에 따라 제조된 모놀리식의 집적 PIN 다이오드-HEMT 소자의 측면도.
제6도는 본 발명의 방법에 따라 제조된 모놀리식의 집적 HBT-쇼트키 다이오드-HEMT-PIN 다이오드 소자의 측면도.
제7도는 본 발명의 방법에 따라 제조된 모놀리식의 집적 HBT-쇼트키 다이오드-MESFET-PIN 다이오드 소자의 측면도.
제8도는 본 발명의 방법에 따라 제조된 다른 모놀리식의 집적 HBT-쇼트키 다이오드-HEMT-PIN 다이오드 소자의 도면.
제9도는 본 발명의 방법에 따라 모놀리식의 집적 다기능 소자의 흐름도.
제10도는 본 발명의 실시예에 따라 모놀리식의 집적 HEMT-HBT 소자를 형성하는 방법에 의해 제조된 2 × 10㎛ 단일 에미터 HBT 의 전류(I) 대 전압(V) 곡선을 도시한 그래프.
제11도는 본 발명의 실시예에 따라 모놀리식의 집적 HEMT-HBT 소자를 형성하는 방법 및 공지된 베이스 라인 분자선 에피택시(baseline molecular beam epitaxy) 제조 방법에 의해 제조된 2 × 10㎛2쿼드-에미터 HBT 의 차단 주파수(fT) 대 컬렉터 전류 농도의 그래프.
제12도는 본 발명의 실시예에 따라 HBT 와 모놀리식으로 제조된 T-게이트 HEMT 의 전류 대 전압 곡선의 그래프.
제13(a)도 내지 13(b)도는 본 발명의 실시예에 따라 집적 HEMT-HBT 와 모놀리식으로 제조된 PIN 다이오드의 순방향 및 역방향 바이어스 전류 및 전압 특성의 그래프.
제14도는 본 발명의 실시예에 따라 모놀리식의 집적 HEMT-HBT 소자와 결합된 HBT 증폭기와 베이스 라인 기술에 의해 제조된 HBT 증폭기 간의 이득 및 잡음 대 주파수를 비교한 그래프.
제15도는 저잡음 HEMT 프론트 엔드와 HBT 고 인터셉트 증폭기를 집적한 고성능 증폭기의 개략도.
제16도는 HEMT 저잡음 증폭기에 집적된 PIN 다이오드 제한기의 개략도.
제17도는 HEMT 저잡음 증폭기에 집적된 HBT 조정기의 개략도.
제18도는 수신 기능을 위한 HEMT 저잡음 증폭기, HBT 베이스 콜렉터 PIN 또는 분리 PIN 을 이용한 PIN 다이오드 스위치, 및 전송 기능을 위한 HBT 전력 증폭기를 이용한 전송-수신 모듈의 개략도.
* 도면의 주요부분에 대한 부호의 설명
10, 28 : 모놀리식 집적 반도체 구조 12 : 기판
14 : 프로필 층 16 : 실리콘 질화물 층
18 : 소자 층 20 : 다결정 HEMT 층
22 : 단결정 HEMT 층 30 : GaAs 또는 InP 기판
32 : 다이오드 프로필 층 34 : 제1실리콘 질화물 층
52 : HBT 54 : THz 쇼트키 다이오드
56 : HEMT
[발명의 배경]
[발명의 분야]
본 발명은 일반적으로 모놀리식 다기능 집적 회로의 제조 방법 및 그 결과인 집적 회로에 관련되고, 좀 더 자세히는, 공통의 기판상에 집적 회로형에서 다른 반도체 소자형을 제조하기 위한 선택적 분자선 에피택시의 방법 및 그 결과인 집적 회로에 관련된다.
[관련 기술에 대한 논의]
마이크로파, 밀리미터파, 및 광전자 응용과 같은 일정한 응용으로, 공통의 기판상에 하나 이상의 소자형을 포함하는 회로, 즉 다기능 회로 소자의 집적이 상이한 소자형을 각각 집적한 회로보다 집적된 소자를 포함하고 집적 회로의 성능을 향상시킨다는 것은 알려져 있다.
예를들어, 모놀리식의 집적 고전자 이동도 트랜지스터(high electron mobility transistor ; HEMT) 및 헤테로 접합 바이폴라 트랜지스터(heterjunction bipolar transistor ; HBT) 모두는 당업계에서 잘 알려진 소자인데, HEMT 의 장점인 저잡음과 HBT 의 장점인 고전력, 고 선형성의 조합은 알려진 베이스 라인 제조 기술로 HEMT 및 HBT 를 각각 제조하여 하이브리드 회로에 조합한 것보다 더 낮은 잡음과 더 높은 전력의 마이크로파 회로를 제공할 수 있다.
많은 다른 회로들은 다기능 회로 소자의 집적으로부터 이득을 얻을 수 있다. PIN 다이오드 제한기(PIN diode limiter)는 일반적으로, HEMT 가 높은 에너지로부터 소실되는 경향이 있기 때문에, 높은 에너지 환경에서 저잡음 HEMT 를 차폐시키곤 한다. 그러나 PIN 다이오드 제한기 및 HEMT 가 일반적으로 하이브리드 회로에서 분리되어 집적되기 때문에, 만약 PIN 다이오드 제한기 및 HEMT 가 같은 기판상에 모놀리식으로 집적된다면, 존재하는 부가적인 전송 손실은 필연적으로 제거된다. 또, HBTs 의 디지탈 기능 이득은 HEMTs 마이크로파 기능 이득과 조합될 수 있으며, 이상기의 제어를 받는 트랜지스터-트랜지스터 논리(TTL)와 같은 많은 응용에서, HBTs 및 HEMTs 는 향상된 성능으로 생성될 수 있다. 다른 예에서, HEMT 증폭기는 신뢰성 및 안정성을 개선하기 위한 HBT 활동 조정을 이용해 안정화될 수 있다. 필히, 다중 고성능 반도체 소자를 필요로 하는 어떠한 회로 응용도 하이브리드 집적보다 모놀리식 집적을 이용하는 것이 보다 효과적이라는 것을 인식할 수 있다.
현재의 반도체 제조 기술은 공통의 기판상에 하나 이상의 소자 유형을 제조하는 능력에서 제한되었다. 상이한 기능을 갖는 반도체 소자를 집적하기 위한 상이한 기술은 당업계에서 공지되었다. 예를들어, PIN 다이오드 및 금속 반도체 전계 효과 트랜지스터(metal semiconductor field effect transistor ; MESFETs) 또는 HEMTs 의 집적은 확실한 상호 접속 계획의 단일 분자선 에피택시의 성장층을 이용해서 완성된다. 예로, S.미우라 등의 A Monolithically Integrated AlGaAs/GaAs p-i-n/FET photoreceiver by MOCVD, (IEEE Electron Dev. Lett., Vol.4, pp.375 - 376, 1983)를 참고하라. 또, PIN 다이오드 및 MESFETs 또는 HEMTs 는 분자선 에피택시(MBE) 재성장 처리를 이용해서 집적된다. Y.제브다 등의 Monolithically Integrated InP-Based Front-End photoreceiver, (IEEE Trans. Elect. Dev., Vol.38, pp.1324 - 1333, 1991.)를 보라. 나아가, 레이저 및 HBTs 의 집적은 매입된 에피택시얼 층(buried epitaxial laters) 및 MBE 재성장을 이용해서 완성된다. J.시바타등의 Monolithic Integrated of InGaAsP/InGaAsP/InP Laser Diode With Heterojunction Bipolar Transtors, (Appl. Phys. Lett., Vol.45, pp.191 - 193, 1984 및 P.R. 버거등의 GaAs Quantum Well Laser and Heterojunction Bipolar Transistor Integration Using Molecular Beam Epitaxial Regrowth, (Appl. Phys. Lett., Vol.59, pp.2826 - 2828, 1991.)을 보라. FET 가 HBT 콜렉터 또는 에미터에 융합된 단일 에피택시얼 성장, 또는 베릴륨 주입과 결합한 AlGaAs 과성장을 이용한 GaAs 베이스드 Bi-FET 기술이 보고되었다. K.이타쿠라등의, A GaAs Bi-FET Technology For Large Scale Integration, (IEDM Technical Digest, pp. 389 - 392, 1989); D.체스키스등의 Cointegration of GaAlAs/GaAs HBTs and GaAs FETs With A Simple Manufacturable Processes, (IEDM Technical Digest, pp. 91 - 94, 1992.) 및 J.Y.양등의 GaAs BIJFET Technology For Linear Circuits, (Proceeding IEEE GaAs IC Symposium, pp. 341 - 344, 1989.)를 보라. 상기 각 예에서, FET 성능은 프로필(profile) 및 처리의 한계에 기인해 정해진다. 단일 에피택시얼 성장을 이용한 InP 베이스드 HEMT-HBT 집적은 이미 시도되었으나, 양 소자 유형의 성공적인 작동은 아직 보고되지 않았다. W.E.스탠치나등의 InP-Based Technology for Monolithic Multiple-Divice, Multiple-Function ICs, (GOMAC Digest of Papers, pp. 385 - 388, 1991.)을 보라. 스트레이트 등에 의해 발표되었고 출원의 양수인에게 양도되어 이하 본원에 참고로 통합된 미국 특허 5,262,334번은 제1NPN 또는 PNP 프로필이 기판상에 선택적 분자선 에피택시에 의해 성장된 보충적 헤테로 접합 바이폴라 트랜지스터를 생산하는 방법을 공개했다. 실리콘 질화물층이 상기 프로필상에 적층되고, 상기 실리콘 질화물층 및 프로필이 NPN 또는 PNP 헤테로 접합 바이폴라 트랜지스터를 결정하기 위해 선택적으로 패턴되고 에칭된다. 실리콘 질화물 층의 잔존 부분이 제2프로필의 성장으로부터 원 프로필을 보호하기 위해, 반대 NPN 또는 PNP 프로필은 원 프로필에 인접한 기판상에 적층된다. 소자는 실리콘 질화물 층이 제거되고 인접한 보충적 NPN/PNP 프로필이 기판상에 잔존하도록 패턴되고 에칭된다.
종래 기술에서의 조작 처리는 모놀리식 집적 소자를 생산하는 능력에 제한된다. 본 발명의 목적은 집적 소자의 유효수를 공통 기판상에 모놀리식으로 집적시킬 수 있는 선택적 분자선 에피택시 제조 방법을 제공하는 것이다.
[발명의 개요]
본 발명의 설명에 ㄸ라, 모놀리식 다기능 집적 회로 소자를 제조하는 방법이 밝혀질 것이다. 본 발명의 한 방법에서, HBT 또는 PIN 다이오드 소자는 HEMT 또는 MESFET 소자와 함께 공통의 기판상에 모놀리식으로 집적된다. 상기 처리는 선택적 분자선 에피택시에 의한 GaAs 또는 InP 기판상의 HBT 또는 PIN 다이오드 프로필 층의 제1성장을 포함한다. 제1실리콘 질화물층 또는 다른 적당한 유전체 층은 HBT 또는 PIN 다이오드 프로필 층상에 적층된다. 제1실리콘 질화물층 및 HBT 또는 PIN 다이오드 프로필 층은 실리콘 질화물 층에 덮인 HBT 또는 PIN 다이오드 소자 층이 노출된 기판 영역에 인접하게 존재하도록 패턴되고 에칭된다. HEMT 또는 MESFET 프로필 층은 단결정 HEMT 또는 MESFET 재료가 기판상에 적층하고 다결정 HEMT 또는 MESFET 재료가 잔존 실리콘 질화물층에 적층하도록 기판상에 성장된다. 다결정 HEMT 또는 MESFET 재료 및 잔존 실리콘 질화물층은 HBT 소자 프로필 또는 PIN 다이오드 소자 프로필 및 MESFET 소자 프로필 또는 HEMT 소자 프로필이 공통 기판상에 잔존하도록 에칭된다.
상기 처리는 공통 기판상의 2 이상의 소자로 확대될 수 있다. 예를들어, PIN 다이오드-HBT-HEMT 모놀리식의 집적 소자를 만들기 위해, PIN 다이오드 프로필 층이 적층된 기판이 제공된다. 제1실리콘 질화물층이 PIN 다이오드 프로필 층에 적층되고, 실리콘 질화물층 및 PIN 프로필 층은 실리콘 질화물층에 덮힌 PIN 다이오드 소자 프로필을 한정하기 위해 패턴되고 에칭된다. 다음에, HBT 프로필 층은 단결정 HBT 재료가 노출된 기판상에 적층되고 다결정 HBT 재료가 제1실리콘 질화물층의 잔존 부분상에 적층되기 위해 기판상에서 성장한다. 다결정 HBT 재료 및 잔존 제1실리콘 질화물 층은 에칭되고, 제2실리콘 질화물 층이 적층된다. 다음, 제2실리콘 질화물 층 및 HBT 단결정 재료는 기판상의 HBT 소자 프로필을 한정하기 위해 패턴되고 에칭된다. 다음에, HEMT 프로필 층은, 단결정 HEMT 재료가 기판상에 적층하고 다결정 HEMT 재료가 제2실리콘 질화물 층의 잔존 부분상에 적층하도록 기판상에서 성장한다. 다음, 다결정 HEMT 재료 및 잔존 제2실리콘 질화물 층은 집적 PIN 다이오드-HBT-HEMT 소자가 잔존하도록 에칭된다.
일단 모든 소자 프로필이 공통의 기판상에서 성장하면, 계속되는 소자 및 회로 처리는 상기 소자를 더욱 한정하고 상호 접속하게 실행된다.
본 발명의 부가적인 목적, 이익 및 특성은 동반한 도면과 연관해서, 이하의 설명과 첨부된 청구범위로부터 명백해질 것이다.
[양호한 실시예의 상세한 설명]
모놀리식의 집적 회로 소자의 생성 방법 및 그 결과인 집적 회로에 관한 양호한 실시예에 대한 이하의 설명은 단지 예일뿐이고 본 발명 그 응용 또는 이용을 제한하는 것은 아니다.
먼저 제1(a) 내지 1(d)도에서, 모놀리식의 집적 반도체 구조(10)의 일련의 측면도가 본 발명의 양호한 실시예의 모놀리식의 집적 회로 소자 제조에 따른 단계로 제조된 구조(10)로 도시되었다. 구조(10)의 제조 방법은 모놀리식의 집적 HEMT-HBT, HEMT-PIN 다이오드, MESFET-HBT 또는 MESFET-PIN 다이오드 소자를 포함하면서, 그에 한정되지 않는 많은 모놀리식의 집적 소자를 형성하는데 응용될 수 있다. 설명될 처리에 의해 제조되는 모놀리식의 집적 소자가 공통의 기판(12)상에 형성된다. 도시된 실시예에서, 기판(12)은 GaAs 또는 InP 이지만, 그러나, 다른 기판도 응용될 수 있다. 다른 반도체 층을 제조하는 처리는 선택적 분자선 에피택시(MBE) 처리에 의해 행해지며, 당업자에게 잘 알려져 있다.
HBT 프로필 층(14)은 제1(a)도에 도시된 것처럼 MBE 처리에 의해 기판(12)상에서 먼저 상장된다. HBT 프로필 층(14)은 집적 HEMT-HBT 또는 MESFET-HBT 소자를 조작할 때 성장한다. HEMT-다이오드 또는 MESFET 다이오드 소자를 조작할 때, 프로필 층(14)은 다이오드 프로필 층이 된다. 프로필 층(14)은 HBT 또는 다이오드 소자를 구성하는 모든 반도체 층을 포함한다. 다이오드 프로필은 PIN 다이오드, 삼극관, 쇼트키 다이오드 등을 포함하면서, 그에 한정되지 않는 다이오드 프로필 응용이 가능하다. 층(14)이 성장된 후, 실리콘 질화물(Si3N4)층이 예를들어, 당업자에게 잘 알려진, 플라즈마 증속 CVD 처리(plasma enhanced chemical vapor deposition process)에 의해 구조(10)상에 적층된다. 실리콘 질화물이, 동일하게 응용되는 실리콘 이산화물과 같은 다른 유전층의 제한이 아닌 보기로도 이용됨을 유의해야 한다. 실리콘 질화물 층(16)은, 이하의 설명으로부터 명백해질 제작되는 HEMT 또는 MESFET 프로필 층의 성장으로부터 차폐하는 차단 층으로 이용된다.
실리콘 질화물 층(16)이 프로필 층(14)상에 적층된 후, 잔존 층(도시되지 않음)은 실리콘 질화물 층(16)상에 적층된다. 마스크(도시되지 않음)은 잔존 층의 패턴에 이용되고, 패턴된 실리콘 질화물 층(16)은 다이오드 소자 또는 HBT 소자를 한정한다. 잔존 층은 마스크를 통해 방사선에 노출되고, 잔존 층의 마스크되지 않은 부분이 용융되고 제거되는 적당한 용매가 가해진다. 그리고 나서 잔존 층의 제거된 영역에 프로필 층(14)을 노출시키기 위해 상기 영역과 일치하는 범위의 실리콘 질화물을 제거하기 위해 실리콘 질화물 층(16)의 노출된 부분에 부식제 용액을 가한다. 프로필 층(14)의 노출된 영역은 기판(12)을 노출시키기 위한 적당한 이방성 부식제(anisotropic etchant)에 의해 에칭된다.
제1(b)도는 층(14)이 노출된 영역이 에칭된 후의 기판(10)을 도시한다. 도시하듯이, 잔존 프로필 층(14)은 HBT 소자 층(18)을 한정한다. 실리콘 질화물 층(16)의 일부분은 소자 층(18)상에 잔존한다. 이방성 에칭 단계는 잔존 실리콘 질화물 층(16)의 오버 행(overhang) 범위가 소자 층(18)의 윗 표면 이상으로 확장되도록 역행 프로필을 생산한다. 이는 이하의 설명으로부터 명백해질 소자 층(18)과 계속되는 소자 프로필 층을 완전히 분리한다. 구조(10)는 MBE 챔버(chamber ; 도시하지 않음)로부터 제거되고, 청결히 해서, MBE 시스템으로 재도입된다. 잔존 실리콘 질화물 층(16)은, 당업자들에게 널리 이해되었듯이, MBE 챔버에서 통상의 탈가스 과정 동안 밀집된다.
위형(pseudomorphic)의 InGaAs-GaAs HEMT 프로필에 공지의 HEMT MBE 성장 순서에 따라 구조(10)가 성장한다. HEMT 프로필 대신에 구조(10)의 처리의 상기 경우에 MESFET 프로필을 성장시키는 것도 본 발명의 관점내이다. 제1(c)도에 도시되었듯이, HEMT 재료가 실리콘 질화물 층(16)과 격자 정합(lattice match)이 아니기 때문에, 잔존 실리콘 질화물 층(16)상에 위치한 HEMT 재료는 다결정 HEMT 프로필 층(20)을 형성한다. 청결한 기판(12)상에 위치한 HEMT 재료는 HEMT 재료가 기판(12)의 청결한 표면에 격자 정합하기 때문에 단결정 HEMT 프로필 층(22)을 형성한다. 단결정 층(22)은 HEMT 소자를 형성한다. 다결정 HEMT 층(20)은 습식 에칭 처리(wet etch process)로 제거되고, 잔존 실리콘 질화물 층(16)은 건식 에칭 처리(dry etch process)로 제거되는데, 모두 당업계에 공지된 처리들이다. 단결정 HEMT 프로필 층(22)의 부분들은 HEMT 소자의 소자 주변을 한정하기 위해 적당히 마스킹 및 에칭하는 단계에 의해 제거될 수 있다. 제1(d)도에 도시된 바와같은, 모놀리식의 집적 구조(10)는 소자 및 회로 처리를 준비한다.
상기 처리에 의해, 비적합 MBE 성장에 관련된, 종래 기술인 HBT 의 주성분이 베릴륨인 불순물의 격자간 확산 과정은 제거되었다. P 형 프로필에서의 상기 결과는 HEMT 성장과 연관한 부가적 온도 사이클을 견디기에 충분히 강한, 상기 선택적 MBE 기술의 성공에 대한 해답이다. HBT 또는 다이오드 프로필이 HEMT 소자의 형성동안 HEMT 온도 사이클을 살리기 위해, HBT 의 기본층도 안정해야 함은 물론, 다이오드 프로필 또는 HBT 의 다른 층도 역시 안정해야만 한다. 이는 n = 2 × 1019의 접점 층 및 n = 5 × 1017㎝-3Ala.3Ga0.7As 의 에미터 층을 포함한다.
제1(a) 내지 1(d)도를 참고로 이상에서 설명된 기술은 다른 다중 모놀리식 집적 소자를 형성하는 확장될 수 있다. 예를들어, 제2(a) 내지 2(g) 도는 모놀리식의 집적 HEMT-HBT-다이오드 소자를 생성하는 모놀리식의 집적 반도체 구조(28)의 일련의 제조 단계를 도시한 것이다. 상기 구조(10)와 같이, 소자는 GaAs 또는 InP 기판(30)상에 형성된다. 제2(g)도에 도시한 바와같이, 다이오드 프로필 층(32)은 기판(30)상에서 성장한다. 제1실리콘 질화물 층(34)이 제2(b)도에 도시된 다이오드 소자층(36)을 형성하기 위해, 이상에서 설명한 방법으로, 적층되고, 마스킹되고 에칭된다. 실리콘 질화물 층(34)의 잔존 부분은 소자 층(36)을 덮는다. 소자 층(36)을 형성하는 이방성 에칭에 의해 생산된 역행 프로필의 결과, 실리콘 질화물 층(34)의 오버행 범위가 소자 층(36) 이상으로 확장된다. 제2(c)도에 도시한 바와같이, 기판(30)상에 적층된 HBT 재료의 단결정 HBT 프로필 층(38)을 형성하고, 잔존 실리콘 질화물 층(34)상에 적층된 HBT 재료가 다결정 프로필 층(40)을 형성하기 위해 HBT 프로필은 구조(28)에서 성장한다. 제2(d)도는 실리콘 질화물 층(34) 및 다결정 HBT 프로필 층(40)이 적당한 습식 에칭 및 건식 에칭에 의해 각각 용융된 후의 진행 구조(28)를 도시한다.
제2실리콘 질화물 층(42)은 구조(28)상에 적층된다. 제2(e)도에 도시한 바와같이, 실리콘 질화물 층(42)은, 상기에 설명한 방법으로, HEMT 프로필을 수용할 기판(30)상의 영역을 노출시키기 위해, 적당한 레지스트 층 및 마스크 층(도시하지 않음)으로 패턴되고 에칭된다. 제2(f)도에 도시한 바와같이, 단결정 HEMT 층(44)이 기판(30)상에 적층되고 다결정 HEMT 층(46)이 잔존 제2실리콘 질화물 층(42)상에 적층되기 위해 HEMT 재료가 기판(28)상의 선택적 MBE 처리에 의해 성장한다. 제1(a) 내지 제1(d)도를 참고로 한 처리에서, HEMT 프로필 대신에 MESFET 프로필을 적층하는 것은 본 발명의 관점내이다. 제2(g)도에 도시한 바와같이, 적당한 습식 에칭 및 건식 에칭은, 각각 집적 HEMT-HBT-다이오드 소자를 노출시키고 한정하기 위해, 다결정 층(46) 및 잔존 실리콘 질화물 층(42)을 선택적으로 제거한다.
제2적층 소자가 실리콘 질화물 층(16)에 의해 방어될 때, 제1(a) 내지 1(d)도는, 제1적층 소자가 제2소자의 제조를 포함하는 온도 사이클을 견디기에 충분히 강한 경우의 쌍 모놀리식의 집적 다이오드를 제조하기에 필요한 처리 단계를 도시한다. 제2 및 제3적층 소자가 실리콘 질화물 층(42)에 의해 방어될 때, 제2(a) 내지 2(g)도는, 제1적층 소자가, 제2 및 제3적층 소자 제조를 포함하는 온도 사이클을 견디기에 충분히 강하고 제2적층 소자가 제3적층 소자 제조를 포함하는 온도 사이클을 견디기에 충분히 강한 3 모놀리식의 집적 소자를 제조하는 처리 단계를 도시한다. 상기 처리는, 3 모놀리식의 집적 소자 이상으로 확장된 처리를 포함할 때, 상기 기준을 만족시키는 다른 반도체 소자에도 확장될 수 있다. 예를들어, 상기 처리는 모놀리식의 집적 HBT 다이오드 소자 제조에 확장될 수 있다. 제2도를 참고해서 상기에 설명된 처리는 MESFET 프로필이 HEMT 프로필 대신 성장될 때에 모놀리식의 집적 MESFET-HBT-다이오드 소자로도 역시 확장될 수 있다. 또, 제1(a) 및 2(g)도에 도시된 소자 프로필을 형성하는 선택적 분자 에피택시 처리에 포함되는 제조 단계 후에, 공지의, 다른 제조 단계가 다른 소자 유형을 제공하는데 통합될 수 있다. 예를들어, 이온 주입 아이솔레이션(ion implantation isolation) 단계는 쇼트키 다이오드 및 PIN 다이오드 등의 다이오드를 형성하는 HBT 소자의 콜렉터 층의 부분을 분리하기 위해 실행될 수 있다. 마찬가지로, 다른 소자도 선택적 분자선 에피택시 단계 후에 초전도-절연체-초전도 검출기와 같이 적층될 수 있다.
제3도 내지 제8도는 이상에서 설명한 본 발명에 따른 선택적 MBE 처리에 의해 제조될 수 있는 회로 처리 단계 및 최종 소자 후의 여섯개의 상이한 모놀리식의 집적 회로 소자의 프로필 측면도를 도시한다. 상이한 소자 층 및 프로필은 단지 제한이 아닌 예에 의해 특정 소자에 대한 소자 프로필이 본 기술에서 공지의 소자에 대해 어느 응용 가능한 프로필이 될 수 있다는 것이 이해될 것이다.
본 발명에서 상이한 소자 층 및 접점이 공지되었기 때문에, 상기 층에 대한 이하의 기술은 단지 부족하다. 다양한 소자가 분자선 에피택시로 형성되었기 때문에, 각 소자의 바닥층이 기판과 에피택시얼 결합(epitaxial bond)을 형성함을 유의해야 한다.
제3도는 제1도를 참고로 이상에 설명된 처리에 의해 제조될 수 있는 HEMT(56), THz 쇼트키 다이오드(54) 및 HBT(52)를 포함하는 모놀리식의 집적 소자(50)를 도시한다. HEMT(56), 쇼트키 다이오드(54) 및 HBT(52)의 각각의 상이한 층을 도시한다. 이상에서 언급했듯이, HBT 소자 층(18)은 HBT(52)의 모든 층을 포함하고, HEMT 프로필 층(22)은 HEMT(56)의 모든 층을 포함한다. 그러나, HBT(52)는 소자 층(18) 보다 더 한정되고 처리되었으며, HEMT(56)는 프로필 층(22) 보다 더 한정되고 처리된다. 기판(30)은 GaAs 기판(58)으로 도시된다.
HBT(52)는 기판(58)상에서 두께 약 600㎚ 로 성장한 강하게 도핑된 n-형 GaAs 부콜렉터 층(60)을 포함한다. 두개의 옴 콜렉터 접점(ohmic collector contacts ; 62)은 부콜렉터 층(60)상에 적층되고 한정된다. 약하게 도핑된 n 형 GaAs 콜렉터 층(64)은 부콜렉터 층(60)상에서 약 700㎚ 의 두께로 성장한다. 강하게 도핑된 P 형 GaAs 베이스 층(66)은 콜렉터 층(64)상에서 약 140㎚ 의 두께로 성장한다. 옴 베이스 접점(ohmic base contact ; 68)은 베이스 층(66)상에서 적층되고 한정된다. n 형 AlGaAs 에미터 층(70)은 베이스 층(66)상에서 약 180㎚ 두께로 성장한다. 강하게 도핑된 n 형 InGaAs 에미터 접점 층(72)은 에미터 층(70)상에서 약 85㎚ 의 두께로 성장한다. 에미터 층(70) 및 에미터 접점 층(72)의 조합은 에미터 메사(mesa)(74)를 형성한다. 옴 에미터 접점(76)은 에미터 접점 층(72)상에 적층되고 한정된다. 제3도에 도시된 HBT(52)의 각 접점 및 콜렉터, 베이스 및 에미터 메사를 생성하는 상이한 처리 단계는 본 발명에서 잘 이해된다. 쇼트키 다이오드(54)를 만드는 층은 HBT(52)의 콜렉터 층(60 및 64)과 동시에 적층되고 다이오드(54)는 HBT(52)로부터 계속해서 분리된다. 특히, 층(80) 및 부콜렉터 층(60)이 동일한 두께 및 콤포지션(composition)을 갖기 위해 HBT(52)의 부콜렉터 층(60)이 성장하는 동시에 다이오드(54)의 강하게 도핑된 n 형 GaAs 다이오드 층(80)이 성장한다. 부콜렉터 층(60) 및 다이오드 층(80)은, 당업자에겐 잘 알려진, 산소와 같은 적합한 이온의 이온 주입 단계에 의해 형성된 주입 아이솔레이션 영역(implant isolation region ; 82)에 의해 분리된다. 옴 접점(84)의 셋은 다이오드 층(80)상에 적층되고 한정된다. 약하게 도핑된 n 형 GaAs 다이오드 층(86)은 다이오드 층(80)상에 형성된다. 다이오드 층(86)은 HBT(52)의 콜렉터 층(64)과 동시에 형성되며 층(64)과 두께의 콤포지션이 동일하다. 최고 옴 접점(88)은 다이오드 층(86)상에 적층되고 한정된다. 다이오드 층(86)은 콜렉터 층(64)로부터 분리되고 당업자에게 잘 알려진 어느 적당한 패턴 처리로 한정된다. HBT(52)의 콜렉터 층으로부터 쇼트키 다이오드(54)의 분리는, 일정 응용에 유용한 분자선 에피택시 단계 후의 또 다른 모놀리식의 집적 소자 제공의 편리한 방법을 제공한다. 에칭 단계는 MBE 단계 후에 다이오드 층(80 및 86)상에 존재하는 프로필 층을 제거하는데 이용된다.
HEMT(56)은 제1도의 HEMT 프로필 층(22)으로 상이한 소자 층을 갖는다. 특히, HEMT(56)은 기판(52)상에 성장한 초격자 버퍼 층(92)을 갖는다. In0.22Ga0.78As 채널 층(94)은 초격자 버퍼 층(92)상에서 약 15㎚ 두께로 성장한다. 실리콘 플레이너(plana) 도핑 층(96)은, 이 기술에서 널리 알려졌듯이, 채널 층(94)을 한정하기 위해 채널 층(94)상에 적층된다. Al0.22Ga0.78As 도너 층(98)은 약 30㎚ 의 두께로 플레이너 도핑 층(96)상에서 성장한다. 강하게 도핑된 n 형 GaAs 접점 층(100)은 약 40㎚ 의 두께로 도너 층(98)상에서 성장한다. 소스 단자(102) 및 드레인 단자(104)는 도시된 접점 층(100)상의 전자선 리소그래피(lithography) 처리에 의해 적층되고 한정된다. 접점 층(100)은 도너 층(98)을 노출시키기 위해 에칭되고 T 게이트 드레인 단자(106)는 도시된 도너 층(98)상에 적층되고 에칭된다. 이상에서 설명한 바와같이, HEMT(56)을 MESFET 와 바꾸는 것은 본 발명의 관점을 벗어나지 않는다.
제4도는 제1도를 참고로 이상에서 설명한 처리로 역시 제조될 수 있는 모놀리식의 집적 소자(110)의 프로필 측면도를 도시한다. 집적 소자(110)는 공통 기판(118)상에 형성되는 HBT(112), PIN 다이오드(114) 및 HEMT(116)을 포함한다. 이상에서 설명한, HBT(112)는 HBT(52)와 같고 HBT(116)은 HEBT(56)과 같고, 따라서 HBT(112) 및 HEBT(116)의 상이한 층은 설명하지 않는다. 이상과 같이, HEBT(116)은 MESFET 와 바뀔 수 있다. PIN 다이오드(114)는, 쇼트키 다이오드(54)가 이상의 HBT(52)로부터 분리된 것과 같은 방법으로, 주입 아이솔레이션 영역(120)에 의해 HBT(112)로부터 분리된다. PIN 다이오드(114)는, HBT(112)의 부콜렉터 층 및 콜렉터 층으로 각각 동시에 성장하는 강하게 도핑된 n 형 GaAs 다이오드 층(122) 및 약하게 도핑된 n 형 GaAs 다이오드 층(124)을 포함하며, 상기 층들은 같은 두께와 콤포지션을 갖는다. 층(124)은 PIN 구조에서 진성층(intrinsic layer) 작용을 한다. 강하게 도핑된 P 형 GaAs 층(126)은 PIN 다이오드 구조를 제공하기 위해 약하게 도핑된 n 형 GaAs 층(124)상에 성장한다. 층(126)은 동시에 HBT(112)의 베이스 층으로 성장한다. 그러나, 층(126)은 HBT(112)의 베이스 층보다 얇도록 에칭된다. 다이오드 접점은 도시한 층(122 및 126)과 관련 적층되고 한정된다. 이상의 쇼트키 다이오드(54)와 같이, PIN 다이오드(114)는 제1도를 참고로 이상에서 설명한 소자 회로보다 부가적 집적 소자를 제공하기 위해 편리한 방법으로 HBT(112)로부터 분리된다.
제5도는 제1도를 참고로 이상에 설명된 처리에 의해 제조될 수 있는 모놀리식의 집적 소자(130)의 측면 프로필 도를 도시한다. 집적 소자(130)는 통상의 기판(136)상에 형성된 PIN 다이오드(132) 및 HEMT(134)를 포함한다. 이상에서 설명한, HEMT(134)는 HEMT(56)와 같고, 따라서, HEMT(134)의 다른 층은 설명하지 않는다. HEMT(134)는 역시 MESFET 가 될 수 있다. PIN 다이오드(132)는 PIN 다이오드 프로필의 상이한 소자층을 도시한다. PIN 다이오드(132) 및 HEMT(134)는, 소자층(18) 및 프로필층(22)이 기판(12)상에 성장한 것처럼 기판(136)상에 성장한다. PIN 다이오드(132)는 기판(136)상에 약 600㎚ 의 두께로 성장하는 강하게 도핑되는 n 형 GaAs 접점층(138)을 포함한다. 제1다이오드 옴 접점(140)은 접점 층(138)상에 적층되고 한정된다. GaAs 진성층(142)은 약 2000㎚ 의 두께로 접점층상에 성장한다. p 형 GaAs 층(144)은 약 100㎚ 의 두께로 진성층(142)상에 성장한다. 강하게 도핑된 p 형 GaAs 접점층(146)은 약 50㎚ 의 두께로 층(144)상에 성장한다. 제2옴 접점(148)은 접점층(146)상에 적층되고 한정된다. PIN 다이오드(132)는, HBT(112)로부터 분리된 PIN 다이오드(114)와 현저히 다르다. 이는 PIN 다이오드(114)가 HBT(112)의 개발의 결과로 손쉽게 분리되기 때문이고, 그러나 PIN 다이오드(132)는 보다 세밀한 선택적 선 에피택시 처리에 의해 생성된다.
제6도는 제2(a) 내지 2(g)도를 참고로 이상에 설명한 단계에 의해 생성될 수 있는 모놀리식의 집적 소자(156)의 측면도이다. 집적 소자(156)는 공통의 기판(166)상에 HBT(158), THz 쇼트키 다이오드(160), HEMT(162) 및 PIN 다이오드(164)를 포함한다. 상기 각 상이한 소자는, 제2도의, HBT 프로필층(38)으로부터 형성될 수 있는 HBT(158), HEMT 프로필층(44)으로부터 형성될 수 있는 HEMT(162) 및 PIN 다이오드 프로필층(36)으로부터 형성될 수 있는 PIN 다이오드(164)등의 각 특정 소자의 상이한 층을 도시한다. 제6도의 HBT(158)와 쇼트키 다이오드(160)의 조합 및 HEMT(162)는, 제3도의 HBT(52)와 쇼트키 다이오드(54)의 조합 및 HEMT(56)와 같기 때문에, HBT(158), 쇼트키 다이오드(160), 및 HEMT(162)의 각 층에 대해서는 설명하지 않는다. 마찬가지로, 제6도의 PIN 다이오드(164)는 제5도의 PIN 다이오드(132)와 동일한 층상이므로 역시 설명하지 않는다.
제7도는 제2(a) 내지 2(g)도를 참고로 이상에 설명한 단계에서 생성될 수 있는 모놀리식의 집적 소자(174)의 측면도를 도시한다. 집적 소자(174)는, 공통의 기판(184)상에 형성된, HBT(176), THz 쇼트키 다이오드(178), MESFET(180), 및 PIN 다이오드(182)를 포함한다. 집적 소자(174)는, MESFET(180)로 대치된 HEMT(162)를 제외하고는, 집적 소자(156)와 동일하다. 그러므로, 다른 소자 프로필은 이상에 기술된 것과 같다는 이해를 갖고, MESFET(180)의 특정 소자 프로필만을 기술한다. MESFET(180)는 기판(184)상에 적층된 GaAs 버퍼층을 포함한다. n 형 GaAs 층(188)은 약 200㎚ 의 두께로 버퍼층(186)상에 성장한다. 강하게 도핑된 n 형 GaAs 층(190)은 약 40㎚ 의 두께로 층(188)상에 성장한다. 소스 단자(192) 및 드레인 단자(194)는 층(190)상에 전자선 리소그래피 처리로 증착되고 한정된다. 층(190)은 층(188)을 노출시키기 위해 에칭되고, T 게이트 드레인 단자(196)는 도시된 층(188)상에 증착되고 에칭된다.
이상에 설명한 모놀리식 다기능 집적 회로를 제조하는 처리 기술의 이용성은 마이크로파 검출 혼합 및 디지탈 응용을 위한 초전도 필름의 통합을 가져온다. 초전도 필름은, 당업자에게 잘 알려진대로, 스퍼터링(sputtering)에 의해 전형적으로 적층되나, 증착 및 레이저 에블레이션(evaporation and laser ablation)과 같은 다른 적층 기술 역시 이용될 수 있다. 그러므로, 집적 소자(156)의 기판(166)은, 제8도에 도시한 것처럼, 초전도-절연체-초전도(SIS) 검출기(206)를 수용할 수 있다. SIS 검출기(206)는 기판(166)상에 적층된 저면(bottom) 초전도 필름(210)을 포함한다. 절연체층(212)은 초전도 필름(210)상에 적층된다. 또다른 초전도 필름층(214)은 절연체층(212)상에 적층된다. SIS 검출기(206)는 그 특정 응용에 따라, 단지 HEMT, PIN 다이오드-HEMT 집적 소자, 또는 PIN 다이오드-HBT 집적 소자로 집적될 수 있다. SIS 검출기(206)는 초전도 전송선 또는 초전도 디지탈 회로로 대치될 수 있다.
이상에서 설명한 모든 집적 소자를 달성키 위해 통합된 처리 기술이 개발되었다. 제9도는 일련의 소자 처리 단계 및 이상의 제1(a) 내지 1(d)도의 설명의 참고로 모놀리식 집적 회로(50, 110, 및 130)의 형성을 단계적으로 설명한 흐름도이다. 박스(222)는 기판(12)상의 PIN 프로필층 또는 HBT 프로필층(14)의 성장 단계를 나타낸다. 박스(224)는 증착에 의한 HBT 소자층(18)의 형성과, 실리콘 질화물층(16)의 에칭 및 마스킹 단계를 나타낸다. 박스(226)는 단결정 HEMT 프로필층(22) 및 다결정 HEMT 프로필층(20)의 성장 또는 단결정 MESFET 프로필층 및 다결정 MESFET 프로필층의 성장을 나타낸다. 박스(228)는 다결정층(20)의 에칭 단계 및 실리콘 질화물층(16)의 잔존을 나타낸다.
흐름도(160)의 잔존 단계는 각각 본 기술에서 공지된 각 소자의 접점 및 소자간의 접속등을 형성하는 등의 소자 및 회로 처리 단계로 이어진다. 그러나, 본 발명이 개발된 모놀리식의 집적 회로를 포함하고 있기 때문에, 각 단계 또는 상이한 형태의 일련의 단계의 조합은 종래 기술에서 도시되지 않는다. 박스(230)는 HEMT(56)의 옴 메탈 접점(102 및 104) 또는 MESFET 의 접점의 형성 단계를 나타낸다. HEMT 및 MESFET 옴 메탈은 진행중인 HEMT 또는 MESFET 구조상에 증착되고 급속히 열로 어닐(anneal)된다. 증착된 메탈은 당업자에게 잘 알려진 방법으로 접점을 형성하기 위해 패턴된다.
만약, HEMT 또는 MESFET 가 완전히 제3도의 HBT(52)나 제4도의 HBT 로 제조된다면, 흐름도(160)는 박스(230)에서 박스(232)로 이동한다. 박스(232)는 HBT 구조의 에미터 메사(74)가 패턴되고 에칭되는 단계를 나타낸다. 다음, 베이스 메탈이 진행중인 HBT(52)상에 증착되고 베이스 접점(68)을 형성하기 위해 패턴되는 것을 박스(234)가 나타낸다. 다음, HBT 베이스층(66), 쇼트키 다이오드 층(80 및 86) 및 PIN 다이오드 층(122, 124 및 126)을 형성하는 메사가 패턴되고 에칭되는 것을 박스(236)가 나타낸다. 옴 메탈이 진행중인 HBT(52) 구조상에 증착되고 콜렉터 접점(62) 및 에미터 접점(76)을 형성하기 위해 패턴되는 것을 박스(238)가 나타낸다. 다음, 박스(240)는 에미터 접점(76), 베이스 접점(68) 및 콜렉터 접점(62)이 어닐됨을 나타낸다.
만약, 제5도에 도시한 것처럼, HEMT 또는 MESFET 가 PIN 다이오드(132)의 모놀리식으로 집적되면, 박스(230)의 HEMT 또는 MESFET 메탈 적층 단계 이후에, PIN 다이오드 층(138, 142, 144 및 146)을 형성하는 메사가 에칭됨을 박스(242)가 나타낸다. 다음에, 박스(244)가 p 형 옴 접점(148) 및 n 형 접점(140)이 증착됨을 나타낸다. 박스(246)는 옴 접점(140 및 148)이 열로 어닐됨을 나타낸다.
이상에서 설명했듯이, 메사 및 옴 접점이 HBT(52) 또는 PIN 다이오드(112)상에 형성된 후에, 다음 단계는 박스(248)에 의해 나타난 산소 이온 주입 단계에 의한 소자 아이솔레이션이다. 집적 소자(50)에서, 이온 주입 영역(82)은 쇼트키 다이오드(54)로부터 HBT(52)를 분리한다. 집적 소자(110)에서, 이온 주입 단계는 PIN 다이오드(114)로부터 HBT(112)를 분리시킨다. 다음, HEMT(56)의 T 게이트 단자 또는 MESFET 와 연관된 T 게이트 단자는 그 형태를 형성하기 위해 전자선 리소그래피(electron beam lithography: EBL)에 의해 기록됨을 단계(250)에 의해 나타낸다. 다음, 박스(252)가 나타내듯이, 실리콘 질화물 패시베이션(passivation) 층(도시되지 않음)이 완전히 모놀리식으로 형성된 집적 회로(50, 110 및 130)상에 적층되고, 비아(vias)는 적당한 단자에 대해 형성된다. 박스(254)에 의해 나타나듯이, 박막 저항기, 캐패시터, 인덕터, 에어브릿지(airbridges) 및 상호 접속 메탈라이제이션(inter connect metalization)(도시하지 않음)은 각 HBT, HEMT, MESFET, PIN 다이오드 및 쇼트키 다이오드와 이들 소자간에 한정된다. 패드(Pad) 비아 및 이면 비아(도시하지 않음)는 박스(256)에 의해 나타나듯이 형성된다. 끝으로, 박스(258)는 이면 메탈 평면층(도시하지 않음)이 완전히 집적된 소자(50 및 110)상에 형성됨을 나타낸다.
제6 및 8도의 집적 회로(156) 및 제7도의 집적 회로(174)에서, 박스(230)의 단계후에, HBT 에미터 메사가 박스(232)에 의한 지시에 의해 에칭되고, 박스(234 및 244)의 HBT 베이스 점점 및 p 형 PIN 다이오드 접점이 실행된다. 박스(236)에 의해 도시되었듯이 HBT 베이스층 및 쇼트키 다이오드 메사가 형성되고, 박스(242)에 의해 나타냈듯이 PIN 다이오드 메사가 형성된다. 다음에, HBT 에미터 접점 및 콜렉터 접점은 박스(238 및 240)에 따라 증착되고 어닐된다. 다음에, PIN 다이오드 접점이 박스(246)에 따라 어닐된다. 처리는 이상에 설명한 바와 같이 박스(248)에서 픽 업(pick up)한다.
이상에서 기술한 통합된 HEMT-HBT 처리를 이용해서 제조된 이산 HEMTs 및 HBTs 의 DC 및 마이크로파 실행 결과는 공지의 베이스 라인 단일 소자 기술 처리에 의해 제조된 이산 소자의 것과 동일하다. 제10도는 이상에서 설명한 HEMT-HBT 모놀리식 처리에 의해 제조된 2 × 10㎛ 단일 에미터 HBT 의 I-V 특성을 나타내는 수직축이 전류(I)이고 수평축이 전압(V)인 그래프를 도시한다. HBT 항복 전압 VCEO는 10V 이상이다. 초기 전압(early voltage)은 500V 이상이고, β는 Ic = 4.5㎃에서 약 56 이다. 어깨 전압(knee voltage)은 통상 본 발명의 선택적 MBE 처리동안 부가적 콜렉터 저항이 유도되지 않음을 가리킨다. 베이스 에미터 전압 Vbe는 1㎃ 에서 1.1539V 이고, 상기 전류 밀도에서 상기 소자 주변에 대해 전형적이다. 어느 유효한 베이스 불순물의 그레이디드 AlGaAs 에미터로의 확산, 또는 증가된 에미터 저항은 증가된 Vbe로 나타난다. 에미터 특정 접속 저항은, 상기 형의 소자에 대해 전형적인, 1.1 × 10-7Ω-㎠ 이고, 일련의 HEMT 성장동안 HBT InGaAs 에미터 접점의 강하가 없음을 가리킨다. 75 × 75μ㎡ 에미터의 대형 HBT 소자는 Ic = 1㎃ 에서 평균 β = 102(19A/㎠) 및 Ic = 40㎃ 에서 평균 β = 175(711A/㎠)를 갖고, n = 1.03 의 베이스-에미터 접합 다이오드에서 이상 계수(ideality factor)를 갖는다.
2 × 10μ㎡ 의 쿼드 에미터를 갖는 HBT 소자는 fT= 21.4㎓ 의 차단 주파수를 갖고 상기 유형의 소자에 대해 전형적인 Ic = 16㎃ 에서 fmax= 50㎓(2 × 104A/㎠)을 갖는다. 제11도는 베이스 라인 및 선택적 MBE HBTs 에 대한 fT대 콜렉터 전류 밀도의 플롯을 도시한다. 기록된 값은 측정된 전류 범위를 통해 본질적으로 동일하다. 본 발명에 따른 베이스 라인 및 선택적 MBE 처리에 의해 제조된 HBTs 에 대한 dc 및 rf 결과의 동일은 HEMT-HBT 집적화 처리동안 HBT 재료 특징의 현저한 저하가 일어나지 않음을 가리킨다.
모놀리식의 GaAs-AlGaAs HBTs 로 제조된 저잡음 위형 InGaAs-GaAs 0.2㎛ T 게이트 HEMTs 는 공지의 베이스 라인 처리에 의해 제조된 HEMTs 의 것과 동일한 dc 및 rf 특성을 갖는다. 제12도는 2-핑거(finger) 80㎛ 게이트-폭 HEMT 소자의 I-V 특성 곡선을 도시한다. 집적 소자(50)의 HBT 콜렉터-부콜렉터 영역으로부터 제조된 THz 쇼트키 다이오드(54)에 대한 순방향 및 역방향 I-V 특성이 제13(a) 내지 13(d)도에 도시된다. n = 1.04 의 다이오드 이상 계수, 12Ω 의 직렬 저항 및 대략 13V 의 항복 전압이, 공지의 베이스 라인 HBT 처리에 따라 제조될때, 상기 유형의 쇼트키 다이오드에 대해 전형적이다.
HEMT 저잡음 증폭기의 능동 HBT 조정을 이용하는 모놀리식 HEMT-HBT 집적 회로 소자의 실행을 제14도에 도시했다. 증폭기는 5 내지 10㎓ 의 대역폭, 10㏈ 이상의 공칭 이득 및 3㏈ 미만의 잡음 지수로 디자인된다. HEMT 저잡음 증폭기는 길이가 200μ인 단일 0.3㎛ T 게이트 HEMT 를 이용하는 단일 스테이지 궤환 디자인이다. HEMT 소자의 바이어스 전류는 온칩 HBT 전류 조정기를 이용 ±0.5V 의 임계 변화에 대해 5% 이내로 조정될 수 있고, 10V 의 정전원 전압을 통해 5㎃ 를 소비한다. HBT 조정기가 없는 같은 증폭기가 비교하기 위해 HEMT-논리 기술로 제조되었다. 본 발명에 따른 선택적 MBE 처리를 이용해서 제조된 증폭기의 이득 및 잡음 지수 및 공지의 베이스 라인 단일-기술은 제14도에 도시된 것처럼 거의 동일하다. 융합된 HEMT-HBT 처리에 의해 제조된 HEMT 증폭기는 실제로 10㎓ 에 가까운 가벼운 약간의 이득 평균을 갖는다. 이는 거의 처리에서의 통상의 변화에 기인한다.
동일한 집적 회로상의 HEMTs 및 HBTs 의 모놀리식 집적은 각 소자 생성 기술을 이용할 수 없는 실행 레벨의 마이크로파 회로를 제공한다. 동일 칩상에 HEMT 및 HBT 소자를 모두 이용했을때, 특히, THz 쇼트키 다이오드 및 PIN 다이오드를 결합했을때, 디자인 기회는 확대된다. 예를들어, 마이크로파 및 디지탈 작용의 모놀리식 집적은 수신기의 성능을 현저하게 개선시킬 수 있다. TTL 제어 이상기, 저잡음 고전력 송신기 수신 모듈, FMCW 단일 칩 레이다 회로등의, HEMT 저잡음 증폭기와 HBT 가변 제어 발진기를 통합한 새로운 회로 디자인은 모두 고성능 HEMTs 및 HBTs 의 모놀리식 집적을 이용할 수 있다. 게다가, 초전도 검출기, 혼합기, 전송선 및 디지탈 회로는 극저온 온도(cryogenic temperatures)에 대한 성능을 증가시키기 위해 MESFET, HEMT, HBT 또는 PIN 다이오드 회로에 통합될 수 있다.
제15 내지 18도는 상기와 같은 방법으로 모놀리식의 집적으로부터 이익을 얻을 수 있는 HEMT-HBT, PIN 다이오드-HEMT 및 PIN 다이오드-HBT-HEMT 회로의 회로예를 도시한다. 제15 내지 18도의 각 회로는 하이브리드 또는 분리 칩 실행이 폭넓게 개발되는 본 기술에서 공지이다. 이상에서 설명된 발명에서, 상기 회로의 개별 회로 성분은 공통의 기판상에 모놀리식으로 집적될 수 있다. 바꿔말하면, 당업자는 이상에서 설명한 집적 회로를 제15 내지 18도의 회로에 상호 접속시킬 수 있다. 상기 유형의 모놀리식의 집적 회로는 종래 기술에서 지금까지 공개되지 않았다. 공통의 기판상에 모놀리식으로 집적된 상이한 회로 성분은, 회로 성분간의 저전송 손실, 적은 필요 면적, 적은 비용, 콤팩트니스(compactness) 및 고성능을 포함하며, 그에 한정되지 않은 많은 이익들이 모놀리식 집적 회로로 실현될 수 있다.
제15도는, 본 기술에서 공지된 고성능 증폭기(260)를 도시하는데, 저잡음 프런트 엔드, 제3고조파의 고임피던스 및 저왜곡, 최적 감도 및 고전력을 제공한다. HEMT 저잡음 증폭기(262)를 포함하는 증폭기(260)는 rf 신호를 수신하고 증폭된 출력 신호를 제1 및 제2HBT 고인터셉트 증폭기(high intercept amplifiers: HIA)(264 및 266)에 인가한다. 공통의 기판상의 모놀리식으로 집적한 증폭기(262, 264 및 266) 때문에, 상기 회로의 공지된 이익이 증가될 수 있다.
HEMT 증폭기는 높은 입력 전력에서 쉽게 곧 타버리므로, 본 기술에서는 상기 높은 입력 신호에 대한 HEMT 증폭기를 보호하기 위해 HEMT 증폭기의 베이스(B) 및 에미터(E) 단자에 PIN 다이오드 제한기를 접속시킨다. 제16도는 HEMT 증폭기의 상기 유형의 회로(270)를 도시한다. 회로(270)는 다이오드 제한기(272)의 애노드가 HEMT(274)의 베이스 단자에 접속하고 다이오드 제한기(270)의 캐소드가 HEMT 증폭기(274)의 에미터 단자에 접속된 PIN 다이오드 제한기(272)를 포함한다. 다이오드 제한기(272)는 HEMT(274)를 신호 과부하 및 과열로 인한 손해로부터 보호하기 위해 HEMT(274)의 베이스에 인가된 입력 과부하 신호를 분류한다. 이상에서 설명한 방법에서 공통의 기판상에 다이오드 제한기(272) 및 HEMT(274)를 모놀리식으로 집적하므로써 상기 유형의 종래 기술 회로보다 많은 이익이 실현될 수 있다.
제17도는 HBT-조정 HEMT 저잡음 증폭기(278)를 도시한다. HEMT 증폭기의 현저하게 시간을 전환시키는 특성때문에, HEMT 증폭기의 베이스 단자에 인가되는 입력 신호를 조정하기 위해 HBT 연산 증폭기(OPAMP)를 제공하는 것은 본 기술에서 공지되었다. 증폭기(278)에서 입력 신호는 HBT 연산 증폭기(280)의 입력 단자에 인가된다. HBT 연산 증폭기(280)의 출력 신호는 조정을 달성키 위해 HEMT 저잡음 증폭기(282)의 베이스 단자에 인가된다. 이상의 설명된 방법으로 공통의 기판 상에 HBT 연산 증폭기(280) 및 HEMT 증폭기(282)를 모놀리식으로 집적함에 따라, 회로 성분간의 저천이 손실등의, 일정 이익이 종래 기술 HBT-소정 HEMT 저잡음 증폭기에 실현될 수 있다.
제18도는, 본 기술에서 공지된, 블럭도 형태의 전송-수신 모듈(284)을 도시하는데, 수신 기능을 위한 HEMT 저잡음 증폭기(286), PIN 다이오드 스위치(288 및 290), 및 전송 기능을 위한 HBT 전력 증폭기(292)를 이용한다. 상기 방법의 형태의 전송-수신 모듈의 작동은 본 기술에서 공지이다. 이상에서 설명한 방법으로 공통의 기판상에 HEMT 증폭기(286), PIN 다이오드 스위치(288 및 290), 및 HBT 전력 증폭기(292)를 모놀리식으로 집적하므로써 상기 성분이 병합된 종래 기술 전송-수신 모듈보다 일정 이익이 실현될 수 있다.
모놀리식 PIN-HEMT-HBT 집적 회로 및 초전도 필름 집적의 설명된 각 기술과의 응용은 특정 회로 및 이하 본원에 한정된 응용에 한정되는 것이 아니다. 공개된 기술은, 단순 조작 기술만으로는 이용할 수 있는 것이 아닌 다양한 이익을 얻기 위한 다양한 조합의 HEMT, HBT, PIN 다이오드, MESFET, 또는 초전도 필름을 통합한 다양한 새로운 마이크로파 및 광전자 회로의 조작을 가능케 한다.
이상의 설명은 본 발명의 단지 실시예를 공개하고 기술한 것이다. 당업자는 상기 설명과, 동반한 도면 및 청구범위로부터 손쉽게 인식할 것이고, 이하의 청구범위에 한정된 본 발명의 정신 및 관점으로부터 떨어지지 않는 다양한 변경, 조정 및 변화가 가능할 것이다.

Claims (37)

  1. 기판과; 상기 기판상에 제조되고, 상기 기판상에 선택적 분자선 에피택시(MBE)에 의해 적층되고 상기 기판에 접촉하여 상기 기판과 에피택셜 결합을 형성하는 다수의 HEMT 프로필 층을 포함하는 고전자 이동도 트랜지스터(high electron mobility transistor ; HEMT) 및; 상기 기판상에 제조되고, 상기 기판상에 MBE 에 의해 적층되고 상기 기판에 접촉하여 상기 기판과 에피택셜 결합을 형성하는 다수의 제1반도체 소자 프로필 층을 포함하는 제1반도체 소자를 포함하는 것을 특징으로 하는 모놀리식 집적 회로.
  2. 제1항에 있어서, 상기 제1반도체 소자는, 기판과 접촉한 HBT 프로필 층이 부콜렉터 층인 헤테르 접합 바이폴라 트랜지스터(HBT)인 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 제1반도체 소자는, 기판과 접촉한 PIN 다이오드 프로필 층이 접촉 층인 PIN 다이오드인 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 상기 기판상에 제조되는 제2반도체 소자로서, 상기 기판상에 선택적 MBE 에 의해 적층되고 상기 기판에 접촉하여 상기 기판과 에피택셜 결합을 형성하는 제2반도체 소자의 프로필 층 같은 다수의 제2반도체 프로필 층을 포함하는 제2반도체 소자를 더 포함하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 제1반도체 소자 및 제2반도체 소자는, 각각 이온 주입 영역에 의해 분리되고, 기판과 접촉한 HBT 프로필 층이 부콜렉터 층인, HBT 및 쇼트키 다이오드인 것을 특징으로 하는 집적 회로.
  6. 제4항에 있어서, 상기 제1반도체 소자 및 제2반도체 소자가, 기판과 접촉한 HBT 프로필층이 부콜렉터 층 및 기판과 접촉한 PIN 다이오드 프로필 층이 접촉층인, HBT 및 PIN 다이오드인 것을 특징으로 하는 집적 회로.
  7. 제6항에 있어서, 상기 HBT 및 PIN 다이오드가 이온 주입 영역에 의해 분리되는 것을 특징으로 하는 집적 회로.
  8. 제2항에 있어서, 상기 쇼트키 다이오드 소자가 이온 주입 영역에 의해 HBT 로부터 분리되고, 기판과 접촉한 쇼트키 다이오드 소자의 프로필 층이 기판과 에피택셜 결합을 형성하는 쇼트키 다이오드 소자를 더 포함하는 것을 특징으로 하는 집적 회로.
  9. 제7항에 있어서, 상기 PIN 다이오드, HBT 및 HEMT 가 전송-수신 회로를 형성하기 위해 상호 접속되고 HEMT 는 수신 작용을 위한 저잡음 증폭기 작동을 하고, HBT 는 전송 작용을 위한 전력 증폭기 작동을 하고, PIN 다이오드는 스위치 작동을 하는 것을 특징으로 하는 집적 회로.
  10. 제2항에 있어서, 상기 HBT 및 HEMT 가 HBT 조정 HEMT 저잡음 증폭기를 형성하기 위해 상호 접속된 것을 특징으로 하는 집적 회로.
  11. 제3항에 있어서, 상기 HEMT 및 PIN 다이오드가 PIN 다이오드 제한기를 포함하는 HEMT 증폭기를 형성하기 위해 상호 접속하는 것을 특징으로 하는 집적 회로.
  12. 제2항에 있어서, 상기 HBT 및 HEMT 가 고성능 증폭기를 형성하기 위해 상호 접속하고 상기 HEMT 는 RF 신호를 수신하는 저잡음 증폭기 작동을 하고 상기 HBT 는 HEMT 로부터의 증폭된 출력 신호를 수신하는 고 인터셉트 증폭기(high intercept amplifier) 작동을 하는 것을 특징으로 하는 집적 회로.
  13. 제1항에 있어서, 나아가, 기판상에 적층된 초전도-절연체-초전도(SIS) 검출기를 포함하는 것을 특징으로 하는 집적 회로.
  14. 제1항에 있어서, 상기 기판이 비소화 갈륨 및 인화 인듐으로 구성된 그룹으로부터 선택된 반도체 재료로 구성되는 것을 특징으로 하는 집적 회로.
  15. 기판과; 상기 기판상에 제조되고, 상기 기판상에 선택적 분자선 에피택시(MBE)에 의해 적층되고 상기 기판에 접촉하여 상기 기판과 에피택셜 결합을 형성하는 다수의 MESFET 프로필 층을 포함하는 메탈 반도체 필드 효과 트랜지스터(MESFET) 및; 상기 기판상에 제조되고, 상기 기판상에 MBE 에 의해 적층되고 상기 기판에 접촉하여 상기 기판과 에피택셜 결합을 형성하는 다수의 제1반도체 소자의 프로필 층을 포함하는 제1반도체 소자의 프로필 층을 포함하는 것을 특징으로 하는 모놀리식 집적 회로.
  16. 제15항에 있어서, 상기 제1반도체 소자는 상기 기판과 접촉하는 HBT 프로필 층이 부콜렉터 층인 헤테로 접합 바이폴라 트랜지스터(HBT)인 것을 특징으로 하는 집적 회로.
  17. 제15항에 있어서, 상기 제1반도체 소자는 상기 기판과 접촉하는 PIN 다이오드 프로필 층이 접촉층인 PIN 다이오드인 것을 특징으로 하는 집적 회로.
  18. 제15항에 있어서, 상기 기판상에 제조되는 제2반도체 소자로서, 상기 기판상에 선택적 MBE 에 의해 적층되고 상기 기판과 접촉하여 상기 기판과 에피택셜 결합을 형성하는 제2반도체 소자의 프로필 층과 같은 다수의 제2반도체 소자의 프로필 층을 포함하는 제2반도체 소자를 포함하는 것을 특징으로 하는 집적 회로.
  19. 제18항에 있어서, 상기 제1반도체 소자 및 제2반도체 소자는, 이온 주입 영역에 의해 분리되고 기판과 접촉하는 HBT 프로필 층이 부콜렉터 층인, HBT 및 쇼트키 다이오드인 것을 특징으로 하는 집적 회로.
  20. 제18항에 있어서, 제1반도체 소자 및 제2반도체 소자는, 상기 기판과 접촉하는 HBT 프로필 층이 부콜렉터 층이고 상기 기판과 접촉하는 PIN 다이오드 프로필 층이 접촉층인, HBT 및 PIN 다이오드인 것을 특징으로 하는 집적 회로.
  21. 제20항에 있어서, 상기 HBT 및 PIN 다이오드가 이온 주입 영역에 의해 분리되는 것을 특징으로 하는 집적 회로.
  22. 제15항에 있어서, 상기 기판과 접촉하는 쇼트키 다이오드 소자의 프로필 층이 기판과 에피택셜 결합을 형성하고, 이온 주입 영역에 의해 HBT 로부터 분리되는 쇼트키 다이오드 소자를 더 포함하는 것을 특징으로 하는 집적 회로.
  23. 제15항에 있어서, 상기 기판이 비소화 갈륨 및 인화 인듐으로 구성된 그룹으로부터 선택된 반도체 재료로 구성되는 것을 특징으로 하는 집적 회로.
  24. 기판과; 상기 기판상에 제조되는 HBT 로서, 상기 기판상에 선택된 분자선 에피택시에 의해 기판에 접촉하여 기판과 에피택셜결합을 형성하는 다수의 HBT 프로필 층을 포함하는 헤테로 접합 바이폴라 트랜지스터(HBT) 및; 상기 기판상에 제조되는 반도체 다이오드로서, 상기 기판상에 분자선 에피택시에 의해 적층되고 기판과 접촉하여 기판과 에피택셜 결합을 형성하는 제1반도체 소자의 프로필 층과 같은 다수의 다이오드 프로필 층을 포함하는 반도체 다이오드를 포함하는 것을 특징으로 하는 모놀리식 집적 회로.
  25. MBE 처리에 의해 상기 기판상에 제1반도체 프로필을 적층시키는 단계와; 반도체 프로필 상에 제1유전체 층을 적층하는 단계와; 선택된 범위에서 제1유전체 층 및 제1반도체 프로필의 부분을 제1반도체 프로필의 부분이 제1반도체 소자 프로필은 기판 상에 잔존하고 기판의 제1부분은 노출되게 한정하도록 제거하고, 상기 제1반도체 소자 프로필이 제1잔존 유전체 층에 의해 덮히는 단계와; 고 전자 이동도 트랜지스터(HEMT) 프로필을 MBE 처리에 의해 제1잔존 유전체 층 및 기판의 제1노출 부분에 적층하는 단계 및; 제1잔존 유전체 층 상에 적층된 HEMT 프로필을 제거하고 공통 기판상에 집적 제1반도체 및 HEMT 소자 프로필을 형성하기 위해 제1잔존 유전체 층을 제거하는 단계를 포함하는, 선택적 분자선 에피택시(MBE)의 처리에 의한 공통 기판 상의 모놀리식 집적 회로 소자를 제조하는 방법.
  26. 제25항에 있어서, 제1반도체 프로필을 적층하는 단계가 집적 HBT 및 HEMT 소자 프로필을 기판 상에 형성하기 위해 기판상에 헤테로접합 바이폴라 트랜지스터(HBT)를 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  27. 제25항에 있어서, 제1반도체 프로필을 적층하는 단계가 공통 기판상에 집적 PIN 다이오드 및 HEMT 소자 프로필을 형성하기 위해 PIN 다이오드 프로필을 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  28. 제25항에 있어서, 유전체 층 및 반도체 프로필의 부분을 제거하는 단계가 제1잔존 유전체 층의 부분이 제1반도체 소자 프로필의 윗면에 확장되기 위해 역행 반도체 프로필을 형성하는 반도체 프로필을 이방성 에칭하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  29. 제25항에 있어서, HEMT 프로필을 적층하는 단계가 기판의 노출된 부분상에 단결정 HEMT 프로필을 적층하고 제1잔존 유전체 층 상에 다결정 HEMT 프로필을 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  30. 제25항에 있어서, 상기 기판이 비소화 갈륨(GaAs) 및 인화 인듐(InP)으로 구성된 그룹으로부터 선택된 재료를 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  31. 제25항에 있어서, 제1유전체 층을 적층하는 단계가 실리콘 질화물 유전체 층을 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  32. 제26항에 있어서, HEMT 소자 프로필 상에 옴 메탈 층을 제1적층하고, 다음에는 HEMT 소자 프로필과 관련된 드레인 단자 및 소스 단자를 한정하는 옴 메탈 층을 패턴하고, 다음에는 HBT 소자 프로필로부터 HBT 에미터 메사를 패턴하고, 다음에는 HBT 베이스 접점을 적층 및 패턴하고, HBT 소자 프로필로부터 HBT 베이스 메사를 패턴하고, 다음에는 HBT 에미터 접점 및 HBT 콜렉터 접점을 적층 및 패턴하고, 다음에는 HEMT 게이트 전극을 적층 및 패턴하는 단계를 더 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  33. 제26항에 있어서, HBT 소자 프로필에 인접한 HBT 소자 프로필의 분리된 부분으로부터 다이오드 소자 프로필을 형성하는 HBT 소자 프로필의 부분을 절연하고 분리하기 위해 HBT 소자 프로필의 영역에 이온을 주입하는 단계를 더 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  34. 제25항에 있어서, 제1유전체 층의 부분을 제거하는 단계 후의 MBE 처리에 의해 제1잔존 유전체 층 및 기판의 제1노출 부분상에 제2반도체 층을 적층하고, 제1잔존 유전체 층 상에 적층된 제2반도체 프로필 부분을 제거하며 기판 상의 제1반도체 소자 프로필에 인접한 제2잔존 반도체 프로필을 형성하는 제1잔존 유전체 층을 제거하고, 제1반도체 소자 프로필 및 제2잔존 반도체 프로필 상에 제2유전체 층을 적층하고, 제2반도체 소자 프로필을 한정하는 제2잔존 반도체 프로필의 부분이 기판 상에 잔존하고 기판의 제2부분이 노출되도록 선택된 범위의 제2유전체 층 및 제2잔존 반도체 프로필의 부분을 제거하는 단계를 포함하고, 상기 제1반도체 소자 프로필 및 상기 제2반도체 소자 프로필이 제2잔존 유전체 층에 덮혀 있으며, 제2반도체 소자 프로필을 형성하는 단계가 HEMT 프로필을 적층하는 단계 이전에 실행되는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  35. 제34항에 있어서, 제1반도체 프로필을 적층하는 단계가 PIN 다이오드 프로필을 적층하는 것을 포함하고 제2반도체 프로필을 적층하는 단계가 HBT 프로필을 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  36. 제34항에 있어서, 제2반도체 프로필을 적층하는 단계가 기판의 제1노출 부분 상에 단결정 반도체 프로필을 적층하며 잔존 유전체 층 상에 다결정 반도체 프로필을 적층하는 것을 포함하고, HEMT 프로필을 적층하는 단계가 기판의 제2노출된 부분 상에 단결정 HEMT 프로필을 적층하며 제2잔존 유전체 층 상에 다결정 HEMT 프로필을 적층하는 것을 포함하는 것을 특징으로 하는 모놀리식 집적 회로 소자 제조 방법.
  37. MBE 처리에 의해 기판상에 반도체 프로필을 적층하는 단계와; 반도체 프로필 상에 유전체 층을 적층하는 단계와; 반도체 프로필의 일부분이 기판상의 잔존하는 반도체 소자 프로필을 한정하고 기판의 일부분이 노출되기 위해 선택된 범위에서 유전체 층 및 반도체 프로필의 부분을 제거하며, 상기 반도체 소자 프로필이 잔존 유전체 층에 덮힌 단계와; MBE 처리에 의해 잔존 유전체 층 및 기판의 노출된 부분상에 메탈 반도체 필드 효과 트랜지스터(MESFET) 프로필을 적층하는 단계 및; 잔존 유전체 층 상에 적층된 MESFET 프로필을 제거하고 공통의 기판 상에 집적 반도체 및 MESFET 소자 프로필을 형성하기 위해 잔존하는 유전체 층을 제거하는 단계를 포함하는, 선택적 분자선 에피택시(MBE)의 처리에 의해 공통의 기판 상에 모놀리식 집적 회로 소자를 제조하는 방법.
KR1019950039823A 1994-11-02 1995-11-02 모놀리식 다기능 집적 회로 소자 제조 방법 KR0175179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US333,538 1989-04-05
US33353894A 1994-11-02 1994-11-02

Publications (1)

Publication Number Publication Date
KR0175179B1 true KR0175179B1 (ko) 1999-04-01

Family

ID=23303220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039823A KR0175179B1 (ko) 1994-11-02 1995-11-02 모놀리식 다기능 집적 회로 소자 제조 방법

Country Status (6)

Country Link
US (1) US6465289B1 (ko)
EP (1) EP0710984B1 (ko)
JP (1) JP2793983B2 (ko)
KR (1) KR0175179B1 (ko)
CN (1) CN1115728C (ko)
DE (1) DE69522075T2 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838031A (en) * 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
KR100216593B1 (ko) * 1996-12-06 1999-08-16 정선종 화합물 반도체 소자 제조 방법
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法
TW483171B (en) * 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
US6479843B2 (en) * 2000-04-27 2002-11-12 Motorola, Inc. Single supply HFET with temperature compensation
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT
US6524899B1 (en) * 2000-09-21 2003-02-25 Trw Inc. Process for forming a large area, high gate current HEMT diode
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6406965B1 (en) * 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
US6917061B2 (en) * 2001-07-20 2005-07-12 Microlink Devices, Inc. AlGaAs or InGaP low turn-on voltage GaAs-based heterojunction bipolar transistor
EP1421626A2 (en) * 2001-08-07 2004-05-26 Jan Kuzmik High electron mobility devices
US20030085416A1 (en) * 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
US6593869B1 (en) * 2002-03-28 2003-07-15 Hrl Laboratories, Llc High efficiency, high output drive current switch with application to digital to analog conversion
US6559513B1 (en) * 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
JP4089419B2 (ja) 2002-12-19 2008-05-28 株式会社村田製作所 半導体装置およびその製造方法
US6919590B2 (en) * 2003-08-29 2005-07-19 Motorola, Inc. Heterojunction bipolar transistor with monolithically integrated junction field effect transistor and method of manufacturing same
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7385230B1 (en) 2005-02-08 2008-06-10 The University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
KR100698829B1 (ko) * 2005-03-11 2007-03-23 한국과학기술원 광 수신기 제조 방법
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US7759764B2 (en) 2006-10-31 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated bipolar transistor structure
US7619482B1 (en) 2007-03-13 2009-11-17 Rf Micro Devices, Inc. Compact low voltage low noise amplifier
KR101252745B1 (ko) 2009-12-11 2013-04-12 한국전자통신연구원 단일 기판 집적 회로 장치 및 그 제조 방법
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
KR101680767B1 (ko) * 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
US8957676B2 (en) * 2011-05-06 2015-02-17 Allegro Microsystems, Llc Magnetic field sensor having a control node to receive a control signal to adjust a threshold
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US20120326211A1 (en) * 2011-06-23 2012-12-27 Stevens Kevin S Bipolar high electron mobility transistor and methods of forming same
US8288260B1 (en) * 2011-06-30 2012-10-16 M/A-Com Technology Solutions Holdings, Inc. Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility
US9461153B2 (en) 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US9847407B2 (en) * 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
CN102938422B (zh) * 2012-10-22 2015-02-18 中国科学院上海技术物理研究所 一种电场增强效应的铟镓砷太赫兹探测器
JP2014086673A (ja) * 2012-10-26 2014-05-12 Mitsubishi Electric Corp モノリシック集積回路
US9508707B2 (en) * 2014-02-27 2016-11-29 Texas Instruments Incorporated Quantum well-modulated bipolar junction transistor
US10056518B2 (en) 2014-06-23 2018-08-21 Qorvo Us, Inc. Active photonic device having a Darlington configuration
CN104992953B (zh) * 2015-07-13 2018-02-09 成都海威华芯科技有限公司 基于GaAs的光电集成器件及其制备方法
US10101410B2 (en) 2015-10-21 2018-10-16 Allegro Microsystems, Llc Methods and apparatus for sensor having fault trip level setting
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US10147833B2 (en) * 2016-04-15 2018-12-04 Qorvo Us, Inc. Active photonic device having a Darlington configuration with feedback
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
CN106898547A (zh) * 2017-03-31 2017-06-27 成都海威华芯科技有限公司 一种GaN声电集成器件的制作方法
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN108878369A (zh) * 2018-06-12 2018-11-23 北京工业大学 一种基于外延生长的化合物半导体器件及其制备方法
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11380678B2 (en) * 2020-06-12 2022-07-05 Qualcomm Incorporated Metamorphic high electron mobility transistor-heterojunction bipolar transistor integration
CN112928114B (zh) * 2021-02-03 2022-08-23 中国科学院微电子研究所 一种功率器件模块及其制作方法
CN113130478A (zh) * 2021-04-13 2021-07-16 厦门市三安集成电路有限公司 一种射频芯片及制备方法
US20230402549A1 (en) * 2022-06-09 2023-12-14 Macom Technology Solutions Holdings, Inc. Monolithic pin and schottky diode integrated circuits

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344047A (en) * 1981-02-12 1982-08-10 The United States Of America As Represented By The Secretary Of The Army Millimeter-wave power limiter
JPS6118169A (ja) * 1984-07-04 1986-01-27 Hitachi Ltd 半導体装置の製造方法
JPS6381863A (ja) * 1986-09-25 1988-04-12 Toshiba Corp 半導体装置の製造方法
US4789645A (en) 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
US4996163A (en) 1988-02-29 1991-02-26 Sumitomo Electric Industries, Ltd. Method for producing an opto-electronic integrated circuit
US4955085A (en) 1988-03-07 1990-09-04 California Institute Of Technology Series RF/parallel if mixer array
DE3813836C2 (de) 1988-04-23 1997-11-27 Daimler Benz Ag Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
US5256582A (en) 1989-02-10 1993-10-26 Texas Instruments Incorporated Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5097312A (en) 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
US5223449A (en) 1989-02-16 1993-06-29 Morris Francis J Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors
DE3910288A1 (de) 1989-03-30 1990-10-04 Standard Elektrik Lorenz Ag Verfahren zur herstellung monolithisch integrierter optoelektronischer module
JPH02271569A (ja) * 1989-04-12 1990-11-06 Sumitomo Electric Ind Ltd 集積回路の製造方法
DE69030129T2 (de) * 1989-04-12 1997-10-09 Sumitomo Electric Industries Herstellungsverfahren einer integrierten Halbleiterschaltung
JP2896788B2 (ja) * 1989-07-19 1999-05-31 キヤノン株式会社 光検出素子
EP0413333A3 (en) 1989-08-18 1991-07-24 Hitachi, Ltd. A superconductized semiconductor device
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5024993A (en) 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
JPH04130619A (ja) 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
US5341114A (en) 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
US5066925A (en) 1990-12-10 1991-11-19 Westinghouse Electric Corp. Multi push-pull MMIC power amplifier
US5077231A (en) 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
US5213987A (en) 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes
EP0505942A1 (en) * 1991-03-28 1992-09-30 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5166083A (en) 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5162243A (en) 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
US5262335A (en) 1991-10-08 1993-11-16 Trw Inc. Method to produce complementary heterojunction bipolar transistors
KR950000522B1 (ko) 1991-11-25 1995-01-24 재단법인 한국전자통신연구소 수신용 광전집적 소자 및 그 제조방법
US5324682A (en) 1993-04-29 1994-06-28 Texas Instruments Incorporated Method of making an integrated circuit capable of low-noise and high-power microwave operation

Also Published As

Publication number Publication date
CN1131819A (zh) 1996-09-25
JPH08255838A (ja) 1996-10-01
US6465289B1 (en) 2002-10-15
CN1115728C (zh) 2003-07-23
EP0710984A1 (en) 1996-05-08
DE69522075T2 (de) 2002-01-03
EP0710984B1 (en) 2001-08-08
DE69522075D1 (de) 2001-09-13
JP2793983B2 (ja) 1998-09-03

Similar Documents

Publication Publication Date Title
KR0175179B1 (ko) 모놀리식 다기능 집적 회로 소자 제조 방법
US5422501A (en) Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5021361A (en) Method for making a field effect transistor integrated with an opto-electronic device
EP0829906B1 (en) Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication
US5077231A (en) Method to integrate HBTs and FETs
US5243207A (en) Method to integrate HBTs and FETs
US7015519B2 (en) Structures and methods for fabricating vertically integrated HBT/FET device
US5283448A (en) MESFET with indium gallium arsenide etch stop
US5097312A (en) Heterojunction bipolar transistor and integration of same with field effect device
US5681766A (en) Method of making integrated circuit capable of low-noise and high-power microwave operation
US5821825A (en) Optically controlled oscillator
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
US5401999A (en) Circuit integrating heterojunction bipolar transistors with pin diodes
US7049181B2 (en) Method of making heterojunction P-I-N diode
Wu et al. Pseudomorphic HEMT manufacturing technology for multifunctional Ka-band MMIC applications
Streit et al. Monolithic HEMT-HBT integration by selective MBE
US5757039A (en) Collector up heterojunction bipolar transistor
US6271097B1 (en) Method of fabricating a low base-resistance bipolar transistor
US5391504A (en) Method for producing integrated quasi-complementary bipolar transistors and field effect transistors
US5943577A (en) Method of making heterojunction bipolar structure having air and implanted isolations
JPH06267992A (ja) 半導体装置およびその製造方法
EP0505942A1 (en) Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP2904981B2 (ja) 半導体集積回路装置
JPH02298070A (ja) 集積回路及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031029

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee