KR100216593B1 - 화합물 반도체 소자 제조 방법 - Google Patents
화합물 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100216593B1 KR100216593B1 KR1019960062621A KR19960062621A KR100216593B1 KR 100216593 B1 KR100216593 B1 KR 100216593B1 KR 1019960062621 A KR1019960062621 A KR 1019960062621A KR 19960062621 A KR19960062621 A KR 19960062621A KR 100216593 B1 KR100216593 B1 KR 100216593B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- epitaxial layer
- semiconductor device
- devices
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 150000001875 compounds Chemical class 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 abstract description 30
- 230000005669 field effect Effects 0.000 abstract description 20
- 238000002955 isolation Methods 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- -1 gallium arsenide compound Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 동일한 반도체 기판상에 광소자와 전자소자 등의 서로 다른 두 종류 이상의 반도체 소자를 구현시킬 때 발생하는 두 소자 사이의 큰 단차와 전자소자의 분리 특성 열화를 개선하는 방법에 관한 것으로서, 반도체 기판상에 전계효과형 소자(HEMT)용 에피택셜층을 성장하고, 건식 식각 방법으로 재성장 영역을 정의한 다음, 식각된 HEMT용 에피택셜층의 측벽과 표면에 이중 절연막 마스크를 형성하는 선택적 MOCVD 재성장 방법을 이용하여 동일한 기판상에 광소자용 에피택셜층을 성장하여 기판을 평탄화시킨 후 서로 다른 두 종류 이상의 반도체 소자를 동일한 기판에 제작하는 공정으로 구성되어 있다. 따라서 HEMT용 에피택셜층의 표면과 식각된 에피택셜층의 측벽에 형성된 절연막 마스크를 채택함으로써 선택적 MOCVD 방법으로 에피택셜층을 재성장할 때 상호불순물 오염을 방지하여 재성장된 에피택셜층의 결정성을 개선시킬 수 있으며, 또한 식각된 에피택셜층의 측면에 형성된 절연막 스페이서에 의해 소자 분리가 이루어지기 때문에 기존의 메사 분리 방법에 비해 분리 영역이 감소하여 반도체 소자의 집적도를 높일 수 있고, 두 소자간의 상호접속 거리가 단축되어 소자의 전기적 특성을 개선시킬 수 있다.
Description
본 발명은 일반적으로 화합물 반도체 소자 제조 방법에 관한 것으로서, 특히, 동일한 반도체 기판상에 광소자와 전자소자 등의 서로 다른 두 종류 이상의 반도체소자를 제조할 때 발생하는 두 소자 사이의 큰 단차와 소자간의 분리 특성 열화를 개선하는 방법에 관한 것이다.
동일한 반도체 기판상에 광 소자와 전계효과형 소자(예, HEMT;high electron mobility transistors)등과 같은 두 종류 이상의 소자를 제조하는 종래의 방법은 전계효과형 소자용 에피택셜 기판을 단일 질화막을 사용한 습식 식각을 이용하여 소자의 활성영역을 정의한 다음, 식각된 활성영역의 측벽(sidewall)이 노출된 상태에서 광 소자용 에피택셜층을 MBE(Molecular Beam Epitaxy) 방법으로 재성장하는 방법을 주로 사용하였다. 도1A 내지 도1F에 도시된 바와 같은, 종래 기술에 따라 반도체 기판상에 광소자와 전계효과형 전자소자를 제조하는 방법의 공정도를 참조하여, 이를 보다 구체적으로 설명하면, 도1A는 전계효과형 전자소자(HEMT)를 제조하기 위한 에피택셜층을 나타낸 것으로, 반절연 갈륨비소(GaAs) 기판(1), 버퍼층(2), 서브 채널(3), 채널층(4), 스페이서층(5). 쇼트키층(6), N형 GaAs 오믹층(7)으로 구성되어 있다. 다음에, 도1B에 도시된 바와 같이, 광소자를 제조하기 위한 에피택셜층은 AlGaAs 식각 정지층(etch-stop layer)(8), 버퍼층(9), InGaAs 흡수층(10), AlGaAs 쇼트키층(11), GaAs 쇼트키층(12)의 순서으로 구성되어 있다. 먼저, 도1C에 도시된 바와 같이, 광소자의 활성영역을 정의하기 위해 절연막 패턴(13)을 형성한 후, 광소자용 에피택셜 기판을 GaAs 쇼트키층(12), AlGaAs 쇼트키층(11), InGaAs 흡수층(10), 버퍼층(9), 식각 정지층(8)의 순서로 상층으로부터 차례로 메사(mesa) 식각하여 광소자의 활성영역을 형성함과 동시에, 전계효과형 소자(HEMT)가 위치할 에피택셜 층을 노출시킨다. 다음에, 도1D에 도시된 바와 같이, HEMT 소자의 활성영역을 정의하기 위해 HEMT 소자용 에피택셜층을 오믹층(7), 쇼트키층(6), 스페이서층(5), 채널층(4), 서브 채널(3), 버퍼층(2)의 순서로 상층으로부터 차례로 메사 식각한 다음, 절연막 패턴(13)을 제거한다. 다음에, 도1E에 도시된 바와 같이, 먼저 오믹 전극(14)을 형성하고, 오믹층(7)을 리세스(recess) 식각하고, 게이트 전극(15)을 형성하여 전계효과형 소자(HEMT)를 구성한다. 여기서 도1E는 게이트 전극(15) 방향에서 본 단면도이다. 다음에 쇼트키 전극(16)을 형성하여 광소자(MSM photodiode)를 구성한 다음, 이들 두 소자를 상호 접속하는 배선 전극(17)을 형성하게 되면, 도1F에 도시된 바와 같은 구조로 광소자 및 전계효과형 전자소자가 동일 기판상에 형성되게 된다. 이 도1F로부터 알 수 있는 바와 같이 종래의 방법에 있어서는 광소자와 전계효과형 소자간을 연결시켜 주는 접속 라인인 배선 전극(17)의 거리가 길어지기 때문에 기생(parasitic) 성분이 많아져 소자의 신뢰성이 저하되고, 또한 메사 식각방법으로 소자 분리 영역을 형성하기 때문에 활성영역의 손실이 커서 소자의 집적도가 감소하고, 두 소자간의 단차가 커서 배선 전극(17)이 절단되는 문제가 발생할 수도 있으며, HEMT 소자의 게이트 전극(15)이 HEMT 활성층의 채널층(4)과 접촉하고 있기 때문에 게이트와 소스 또는 드레인 사이에 누설전류의 경로가 발생되어 소자의 전기적 특성이 저하되는 등의 문제점이 있었다.
따라서, 본 발명의 목적은 동일한 반도체 기판상에 광소자와 전자소자 등의 서로 다른 두 종류 이상의 반도체 소자를 제조할 때 발생하는 두 소자 사이의 큰 단차와 소자간의 분리 특성 열화를 개선할 수 있는 화합물 반도체 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서 안출된 본 발명은 반도체 기판상에 전계효과형 소자용 에피택셜층을 성장하고, 건식 식각방법으로 재성장 영역을 정의한 후, 식각된 전계효과형 소자용 에피택셜층의 측벽과 표면에 절연막 마스크를 형성하는 공정과 선택적 재성장 방법을 이용하여 동일한 기판상에 광소자용 에피택셜층을 성장하여 기판을 평탄화시킨 후, 서로 다른 두 종류 이상의 반도체 소자를 동일한 기판에 제작하는 공정으로 구성되어 있다.
도1A 내지 도1F는 종래 기술에 따라 광소자와 전계 효과형 소자를 동일 기판에 제조하는 제조 공정도.
도2A 내지 도2F는 본 발명에 따라 광소자와 전계 효과형 소자를 동일 기판에 제조하는 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반절연 갈륨비소 기판 22 : 버퍼층
23 : 서브 채널 24 : 채널층
25 : 스페이서층 26 : 쇼트키층
27 : N형 GaAs 오믹층 29 : 버퍼층
30 : InGaAs 흡수층 31 : AlGaAs 쇼트키층
32 : GaAs 쇼트키층 13 : 광소자의 활성영역 패턴,
38 : 이중 절연막층 39 : 이중 절연막층
39' : 측벽 절연막 스페이서 41 : HEMT 소자의 N형 GaAs 오믹전극
42 : HEMT 소자의 게이트전극 43 : 광소자의 쇼트키전극
44 : 광소자와 HEMT 소자의 상호접속 배선 전극
본 발명에 따른 화합물 반도체 소자 제조 방법은, 서로 상이한 다수의 에피택셜층을 가진 제1 및 제2 화합물 반도체 소자를 동일한 화합물 반도체 기판상에 제조하는 방법에 있어서, 상기 반도체 기판상에 상기 제1 반도체 소자를 제조하기 위한 다수의 제1 에피택셜층을 차례로 형성하는 단계와; 상기 제1 반도체 소자의 활성 영역을 정의하기 위한 제1 절연막 패턴을 형성하는 단계; 상기 절연막 패턴을 식각 마스크로 사용하여 상기 차례로 형성된 다수의 제1 에피택셜층을 식각하는 단계; 전체 구조 상부에 제2 절연막을 형성하는 단계; 상기 제2 절연막을 건식 식각하여 상기 제1 반도체 소자의 활성 영역 측벽에 측벽 절연막 스페이서를 형성하는 단계; 상기 다수의 제1 에피택셜층이 식각된 부위에 제2 반도체 소자를 제조하기 위한 다수의 제2 에피택셜층을 차례로 형성하는 단계; 상기 제1 및 제2 반도체 소자의 각각의 전극을 형성하는 단계; 및 상기 제1 및 제2 반도체 소자의 각각의 전극을 상호 접속하는 배선 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이제, 첨부 도면을 참조하여 본 발명의 실시예에 대해 상세하게 설명되게 되다. 도2A 내지 도2F에는 본 발명에 따라 광소자(MSM photodiode)와 전계 효과형 소자(HEMT)를 동일 기판에 제조하는 제조 공정도가 도시되어 있다. 이 기술에 숙련된 사람은 전술한 HEMT와 광소자 대신에, MESFET 등의 전계효과형 갈륨비소 화합물 반도체 소자 및 이종접합 소자(HBT) 등의 전자 소자와 반도체 레이저, 포토다이오드 등의 광소자를 제조하는 공정에도 본 발명에 적용될 수 있다는 것을 알 수 있을 것이다. 도2A는 광소자와 전계효과형 전자 소자(HEMT)를 제조하기 위한 에피택셜층을 나타낸 것으로, 도면 부호 21은 반절연 갈륨비소 기판이고, 22는 버퍼층, 23은 서브채널층, 24는 채널층, 25는 스페이서층, 26은 쇼트키층, 및 27은 N형 GaAs 오믹층을 나타낸다. 먼저, 도2B에 도시된 바와 같이, HEMT 소자의 활성영역을 정의하기 위해 저온 PECVD 방법으로 산화막과 질화막으로 구성된 이중 절연막 패턴(38)을 형성하고, 이 이중 절연막 패턴(38)를 식각 마스크로 사용하여, HEMT 소자의 에피택셜층을 오믹층(27), 쇼트키층(26), 스페이서층(25), 채널층(24), 서브 채널(23), 버퍼층(22)의 순서로 상층으로부터 차례로 수직으로 건식 식각한 다음, 다시 산화막과 질화막으로 구성된 이중 절연막 패턴(39)을 증착한다. 다음에, 도2C에 도시된 바와 같이, 이중 절연막 패턴(39)을 전면성 건식 식각하여 HEMT 소자의 측벽에 이중 절연막으로된 측벽 스페이서(39')를 형성한다. 다음에, 도2D에 도시된 바와 같이, 이중 절연막 패턴(38)과 측벽 스페이서(39')를 마스크로 사용하여, 유기 금속 화학 증착(MOCVD) 방식으로, 광소자용 에피택셜층(29,30,31,32)을 선택적으로 재성장시킨다. 여기서, 도면 부호 29는 버퍼층, 30은 InGaAs 흡수층, 31은 AlGaAs 쇼트키층, 및 32는 GaAs 쇼트키층을 각각 나타낸다. 다음에, 도2E에 도시된 바와 같이, HEMT 소자를 제조하기 위해 이중 절연막(38)의 일부를 오픈하여 N형 GaAs 오믹 전극(41)을 형성하고, 오믹 층(27) 중에서 게이트 전극이 형성될 부위를 리세스(recess) 식각한 다음, 게이트 전극(42)을 형성한다. 다음에, 광소자를 제조하기 위해, 쇼트키 전극(43)를 형성하고, 광소자와 HEMT 소자를 연결시키기 위한 싱호접속(interconnection) 배선 전극(44)을 형성하게 되면, 도2F 도시된 바와 같이, 단차 특성이 양호한 구조로 광소자와 전계효과형 소자가 동일한 기판에 제조되게 된다.
비록 본 발명이 특정 실시예에 관해 설명 및 도시 되었지만, 이것은 본 발명을 제한하고자 의도된 것은 아니며, 이 기술에 숙련된 사람은 본 발명의 정신 및 범위내에서 여러 가지 변형 및 수정이 가능하다는 것을 알 수 있을 것이다.
전술한 바와 같은 본 발명에 따라 광소자와 전계효과형 소자를 제조하는 방법에 있어서는, 전계효과형 소자용 에피택셜 기판을 건식 식각방법으로 메사 식각한 후, 식각된 에피택셜층의 측벽을 이중 절연막 스페이서로 보호하고 있기 때문에, 광소자용 에피택셜층을 재성장할 때 불순물의 상호 오염 및 손상을 억제할 수 있으므로 재성장된 에피택셜층의 결정성을 개선시킬 수 있다. 또한 식각된 에피택셜층의 측벽에 형성된 절연막 스페이서에 의해 소자 분리가 이루어지기 때문에 종래의 메사 분리 방법에 비해 분리 영역이 차지하는 면적이 감소하여 반도체 소자의 집적도를 높일 수 있을 뿐만 아니라, 두 소자간의 상호접속 거리가 단축되어 소자의 전기적 특성을 개선시킬 수 있다. 그리고 이중절연막 측벽 스페이서에 의해 전계효과형 소자의 활성층이 패시베이션(passivation) 되어 게이트 전극이 활성층과 완전히 분리됨으로써 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 서로 상이한 다수의 에피택셜층을 가진 제1 및 제2 화합물 반도체 소자를 동일한 화합물 반도체 기판상에 제조하는 방법에 있어서,상기 반도체 기판상에 상기 제1 반도체 소자를 제조하기 위한 다수의 제1 에피택셜층을 차례로 형성하는 단계와;상기 제1 반도체 소자의 활성 영역을 정의하기 위한 제1 절연막 패턴을 형성하는 단계;상기 절연막 패턴을 식각 마스크로 사용하여 상기 차례로 형성된 다수의 제1 에피택셜층을 식각하는 단계;전체 구조 상부에 제2 절연막을 형성하는 단계;상기 제2 절연막을 건식 식각하여 상기 제1 반도체 소자의 활성 영역 측벽에 측벽 절연막 스페이서를 형성하는 단계;상기 다수의 제1 에피택셜층이 식각된 부위에 제2 반도체 소자를 제조하기 위한 다수의 제2 에피택셜층을 차례로 형성하는 단계;상기 제1 및 제2 반도체 소자의 각각의 전극을 형성하는 단계; 및상기 제1 및 제2 반도체 소자의 각각의 전극을 상호 접속하는 배선 전극을 형성하는 단계를 포함해서 이루어진 화합물 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 반도체 소자는 HEMT 소자이고, 상기 제2 반도체 소자는 포토다이오드인 것을 특징으로 하는 화합물 반도체 소자 제조 방법.
- 제 1항 또는 제2항에 있어서,상기 다수의 제1 에피택셜층은, 버퍼층, 서브채널층, 채널층, 스페이서층, 쇼트키층, 및 오믹층을 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법.
- 제 1항 또는 제2항에 있어서,상기 다수의 제2 에피택셜층은, 버퍼층, InGaAs 흡수층, AlGaAs 쇼트키층, 및 GaAs 쇼트키층을 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 제1 및 제2 반도체 소자의 각각의 전극을 형성하는 단계는,상기 제1 절연막의 소정 부위를 오픈하여 상기 제1 반도체 소자의 오믹 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 제1 및 제2 절연막은 산화막과 질화막으로 이루어진 이중 절여막인 것을 특징으로 하는 화합물 반도체 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062621A KR100216593B1 (ko) | 1996-12-06 | 1996-12-06 | 화합물 반도체 소자 제조 방법 |
| US08/835,957 US5885847A (en) | 1996-12-06 | 1997-04-11 | Method of fabricating a compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062621A KR100216593B1 (ko) | 1996-12-06 | 1996-12-06 | 화합물 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980044528A KR19980044528A (ko) | 1998-09-05 |
| KR100216593B1 true KR100216593B1 (ko) | 1999-08-16 |
Family
ID=19486288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062621A KR100216593B1 (ko) | 1996-12-06 | 1996-12-06 | 화합물 반도체 소자 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5885847A (ko) |
| KR (1) | KR100216593B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6610143B2 (en) * | 2001-01-16 | 2003-08-26 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component |
| US20050149192A1 (en) * | 2003-11-20 | 2005-07-07 | St. Francis Medical Technologies, Inc. | Intervertebral body fusion cage with keels and implantation method |
| US7109051B2 (en) * | 2004-11-15 | 2006-09-19 | Freescale Semiconductor, Inc. | Method of integrating optical devices and electronic devices on an integrated circuit |
| KR100698829B1 (ko) * | 2005-03-11 | 2007-03-23 | 한국과학기술원 | 광 수신기 제조 방법 |
| US8470652B1 (en) * | 2011-05-11 | 2013-06-25 | Hrl Laboratories, Llc | Monolithic integration of group III nitride enhancement layers |
| US10014401B2 (en) | 2016-01-25 | 2018-07-03 | Electronics And Telecommunications Research Institute | Semiconductor device with passivation layer for control of leakage current |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170228A (en) * | 1988-02-29 | 1992-12-08 | Sumitomo Electric Industries, Ltd. | Opto-electronic integrated circuit |
| US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
| DE69522075T2 (de) * | 1994-11-02 | 2002-01-03 | Trw Inc | Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen |
-
1996
- 1996-12-06 KR KR1019960062621A patent/KR100216593B1/ko not_active IP Right Cessation
-
1997
- 1997-04-11 US US08/835,957 patent/US5885847A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980044528A (ko) | 1998-09-05 |
| US5885847A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| US5021361A (en) | Method for making a field effect transistor integrated with an opto-electronic device | |
| KR100939037B1 (ko) | 두 개의 인듐갈륨인 에칭정지 층을 갖는 증가형 및 공핍형 부정형 고전자 이동도 트랜지스터와 그 형성 방법 | |
| US7829957B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001177060A (ja) | モノリシック集積回路装置及びその製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| KR100216593B1 (ko) | 화합물 반도체 소자 제조 방법 | |
| KR0174879B1 (ko) | 화합물 반도체 소자의 격리방법 | |
| US6570194B2 (en) | Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JPH0770735B2 (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| KR0170489B1 (ko) | 전계효과형 소자와 이종접합 소자의 집적화 방법 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0360178B2 (ko) | ||
| KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| KR19980018005A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940004260B1 (ko) | 갈륨비소 이종접합 트랜지스터의 제조방법 | |
| KR960002646B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| CN114883192A (zh) | 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法 | |
| KR960000384B1 (ko) | 에미터 재성장을 이용한 hbt소자의 제조방법 | |
| KR0146650B1 (ko) | 소자분리 영역의 재성장에 의해 평탄화를 개선한 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JPH08191080A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080428 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |