JPH08255838A - モノリシックの多機能集積回路デバイスを製造する方法 - Google Patents
モノリシックの多機能集積回路デバイスを製造する方法Info
- Publication number
- JPH08255838A JPH08255838A JP7283186A JP28318695A JPH08255838A JP H08255838 A JPH08255838 A JP H08255838A JP 7283186 A JP7283186 A JP 7283186A JP 28318695 A JP28318695 A JP 28318695A JP H08255838 A JPH08255838 A JP H08255838A
- Authority
- JP
- Japan
- Prior art keywords
- profile
- substrate
- hbt
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 130
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 48
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract 4
- 230000010354 integration Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 14
- 230000008901 benefit Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 230000001351 cycling effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- -1 oxygen Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 108091008695 photoreceptors Proteins 0.000 description 2
- PHLXSNIEQIKENK-UHFFFAOYSA-N 2-[[2-[5-methyl-3-(trifluoromethyl)pyrazol-1-yl]acetyl]amino]-4,5,6,7-tetrahydro-1-benzothiophene-3-carboxamide Chemical compound CC1=CC(C(F)(F)F)=NN1CC(=O)NC1=C(C(N)=O)C(CCCC2)=C2S1 PHLXSNIEQIKENK-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 101100270435 Mus musculus Arhgef12 gene Proteins 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 206010036618 Premenstrual syndrome Diseases 0.000 description 1
- 101100230601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HBT1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 異なる半導体デバイスを集積回路形態で共通
の基体上に製造するための選択的分子ビームエピタキシ
ー方法を提供する。 【解決手段】 PINダイオードデバイス54、HBT
デバイス52、HEMTデバイス56及びMESFET
デバイスの組合せを含むモノリシック集積回路デバイス
を共通の基体上に製造する選択的分子ビームエピタキシ
ー方法は、1つのデバイスのプロファイル層を適当な基
体上に付着し、そしてそのプロファイル層上に第1の誘
電体層を付着することを含む。プロファイル層及び誘電
体層は、第1のデバイスプロファイルを画成するように
エッチングされる。次いで、第2デバイスを画成するた
めの第2のプロファイル層が、露出した基体上に付着さ
れる。次いで、第2のプロファイルが選択的にエッチン
グされて、第2のデバイスプロファイルが画成される。
の基体上に製造するための選択的分子ビームエピタキシ
ー方法を提供する。 【解決手段】 PINダイオードデバイス54、HBT
デバイス52、HEMTデバイス56及びMESFET
デバイスの組合せを含むモノリシック集積回路デバイス
を共通の基体上に製造する選択的分子ビームエピタキシ
ー方法は、1つのデバイスのプロファイル層を適当な基
体上に付着し、そしてそのプロファイル層上に第1の誘
電体層を付着することを含む。プロファイル層及び誘電
体層は、第1のデバイスプロファイルを画成するように
エッチングされる。次いで、第2デバイスを画成するた
めの第2のプロファイル層が、露出した基体上に付着さ
れる。次いで、第2のプロファイルが選択的にエッチン
グされて、第2のデバイスプロファイルが画成される。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般にモノリシック
の多機能集積回路を製造する方法及びそれにより形成さ
れた集積回路に係り、より詳細には、共通の基体上に集
積回路形態で異なる半導体デバイス形式を製造するため
の選択的分子ビームエピタキシー方法及びそれにより形
成された集積回路に係る。
の多機能集積回路を製造する方法及びそれにより形成さ
れた集積回路に係り、より詳細には、共通の基体上に集
積回路形態で異なる半導体デバイス形式を製造するため
の選択的分子ビームエピタキシー方法及びそれにより形
成された集積回路に係る。
【0002】
【従来の技術】マイクロ波、ミリメータ波のような用途
及びオプトエレクトロニックの用途において、多機能回
路デバイス、即ち2つ以上のデバイス形式を含む回路を
共通の基体上に集積すると、集積デバイスを組み込んだ
集積回路の性能は、異なるデバイス形式を個々に集積す
る回路以上に増大することが分かっている。例えば、こ
の技術で良く知られたデバイスである高電子移動度トラ
ンジスタ(HEMT)とヘテロ接合バイポーラトランジ
スタ(HBT)とをモノリシックに集積することによ
り、HEMTの低ノイズの利点と、HBTの高電力高直
線性の利点とが組み合わされ、既知のベースライン製造
技術でHEMT及びHBTを個別に製造してこれらデバ
イスをハイブリッド回路に組み合わせることにより実現
できる以上にノイズが低く且つ電力が高いマイクロ波回
路を形成することができる。
及びオプトエレクトロニックの用途において、多機能回
路デバイス、即ち2つ以上のデバイス形式を含む回路を
共通の基体上に集積すると、集積デバイスを組み込んだ
集積回路の性能は、異なるデバイス形式を個々に集積す
る回路以上に増大することが分かっている。例えば、こ
の技術で良く知られたデバイスである高電子移動度トラ
ンジスタ(HEMT)とヘテロ接合バイポーラトランジ
スタ(HBT)とをモノリシックに集積することによ
り、HEMTの低ノイズの利点と、HBTの高電力高直
線性の利点とが組み合わされ、既知のベースライン製造
技術でHEMT及びHBTを個別に製造してこれらデバ
イスをハイブリッド回路に組み合わせることにより実現
できる以上にノイズが低く且つ電力が高いマイクロ波回
路を形成することができる。
【0003】多機能回路デバイスの集積により多数の他
の回路が利益を得ることができる。低ノイズのHEMT
は、高いエネルギーによって焼け切れる傾向があるの
で、高エネルギー環境においてこれをシールドするため
にPINダイオードリミッタが現在使用されている。し
かしながら、PINダイオードリミッタ及びHEMTは
現在ハイブリッド回路において個別に集積されているの
で、付加的な遷移ロスがあり、もしPINダイオードリ
ミッタ及びHEMTが同じ基体上にモノリシックに集積
されていれば、このようなロスは本質的に排除されるで
あろう。更に、HBTのデジタル機能の利点をHEMT
のマイクロ波機能の利点と組み合わせて、トランジスタ
−トランジスタロジック(TTL)制御式の移相器のよ
うな多数の用途に対して、高い性能をもつHBT及びH
EMTを形成することができる。別の例においては、H
BTのアクティブな調整を用いてHEMT増幅器を安定
化して、信頼性及び安定性を改善することができる。本
質的に、多数の高性能半導体デバイスを必要とする回路
の用途は、ハイブリッド集積ではなくてモノリシック集
積を用いて効果的に実現することができる。
の回路が利益を得ることができる。低ノイズのHEMT
は、高いエネルギーによって焼け切れる傾向があるの
で、高エネルギー環境においてこれをシールドするため
にPINダイオードリミッタが現在使用されている。し
かしながら、PINダイオードリミッタ及びHEMTは
現在ハイブリッド回路において個別に集積されているの
で、付加的な遷移ロスがあり、もしPINダイオードリ
ミッタ及びHEMTが同じ基体上にモノリシックに集積
されていれば、このようなロスは本質的に排除されるで
あろう。更に、HBTのデジタル機能の利点をHEMT
のマイクロ波機能の利点と組み合わせて、トランジスタ
−トランジスタロジック(TTL)制御式の移相器のよ
うな多数の用途に対して、高い性能をもつHBT及びH
EMTを形成することができる。別の例においては、H
BTのアクティブな調整を用いてHEMT増幅器を安定
化して、信頼性及び安定性を改善することができる。本
質的に、多数の高性能半導体デバイスを必要とする回路
の用途は、ハイブリッド集積ではなくてモノリシック集
積を用いて効果的に実現することができる。
【0004】現在の半導体製造技術は、2つ以上のデバ
イス形式を共通の基体上に製造する能力に限度がある。
異なる機能を有する半導体デバイスを集積するための異
なる技術が知られている。例えば、PINダイオード
と、金属半導体電界効果トランジスタ(MESFET)
又はHEMTとの集積が、単一分子ビームエピタキシャ
ル成長層をある相互接続構成と共に使用して達成されて
いる。例えば、1983年、IEEE Electro
n Dev.Lett、第4巻、第375−376頁に
掲載されたS.ミウラ氏等の「MOCVDによるモノリ
シック集積のAlGaAs/GaAs p−i−n/F
ET受光体(A Monolithically IntegratedAlGaAs/GaAs
p-i-n/FET photoreceiver) 」を参照されたい。更に、
PINダイオードと、MESFET又はHEMTは、分
子ビームエピタキシー(MBE)再成長プロセスを用い
て集積されている。1991年、IEEE Tran
s.Elect.Dev、第38巻、第1324−13
33頁に掲載されたY.ゼブダ氏等の「モノリシック集
積のInPベースのフロント・エンド受光体(Monolithi
cally Integrated InP-Based Front-End Photoreceiver
s)」を参照されたい。更に、レーザ及びHBTの集積
が、埋設エピタキシャル層及びMBE再成長を用いて達
成されている。1984年、Appl.Phys.Le
tt、第45巻、第191−193頁に掲載されたJ.
シバタ氏等の「InGaAsP/InGaAsP/In
Pレーザダイオードとヘテロ接合バイポーラトランジス
タとのモノリシック集積(Monolithic Integration of I
nGaAsP/InGaAsP/InP Laser Diode With Heterojunction
Bipolar Transistors) 」及び1991年、Appl.
Phys.Lett、第59巻、第2826−2828
頁に掲載されたP.R.ベルガ氏等の「分子ビームエピ
タキシャル再成長を用いたGaAs量子井戸レーザ及び
ヘテロ接合バイポーラトランジスタの集積(GaAs Quantu
m Well Laser and Heterojunction Bipolar Transistor
Using Molecular Beam Epitaxial Regrowth) 」を参照
されたい。FETがHBTコレクタ又はエミッタに合体
されるような単一のエピタキシャル成長を用いるか、又
はベリリウムインプランテーションと組み合わされたA
lGaAs過剰成長を用いたGaAsベースのBi−F
ET技術が報告されている。1989年、IEDMテク
ニカル・ダイジェスト、第389−392頁に掲載され
たK.イタクラ氏等の「大規模集積のためのGaAs
Bi−FET技術(A GaAs Bi-FET Technology For Larg
e Scale Integration)」;1992年、IEDMテクニ
カル・ダイジェスト、第91−94頁に掲載されたD.
チェスキー氏等の「簡単な製造プロセスによるGaAl
As/GaAs HBT及びGaAs FETの共集積
(Cointegration of GaAlAs/GaAs HBTs and GaAs FETs W
ith A Simple Manufacturable Processes)」;及び19
89年、プロシーディングズIEEE GaAs IC
シンポジウム、第341−344頁に掲載されたJ.
Y.ヤング氏等の「線型回路用のGaAs BIJFE
T技術(GaAs BIJFET Technology For Linear Circuit
s)」を参照されたい。これら例の各々において、プロフ
ァイル及びプロセスの制約によりFETの性能が妥協さ
れる。InPベースのHEMT−HBT集積も、単一エ
ピタキシャル成長を用いて試みられているが、両デバイ
ス形式の首尾良い動作はまだ報告されていない。199
1年、GOMACダイジェスト・オブ・ペーパ、第38
5−388頁に掲載されたW.E.スタンチナ氏等の
「モノリシックの多デバイス、多機能ICのためのIn
Pベースの技術(InP-Based Technology for Monolithic
Multiple-Device,Multiple-Function ICs)」を参照さ
れたい。
イス形式を共通の基体上に製造する能力に限度がある。
異なる機能を有する半導体デバイスを集積するための異
なる技術が知られている。例えば、PINダイオード
と、金属半導体電界効果トランジスタ(MESFET)
又はHEMTとの集積が、単一分子ビームエピタキシャ
ル成長層をある相互接続構成と共に使用して達成されて
いる。例えば、1983年、IEEE Electro
n Dev.Lett、第4巻、第375−376頁に
掲載されたS.ミウラ氏等の「MOCVDによるモノリ
シック集積のAlGaAs/GaAs p−i−n/F
ET受光体(A Monolithically IntegratedAlGaAs/GaAs
p-i-n/FET photoreceiver) 」を参照されたい。更に、
PINダイオードと、MESFET又はHEMTは、分
子ビームエピタキシー(MBE)再成長プロセスを用い
て集積されている。1991年、IEEE Tran
s.Elect.Dev、第38巻、第1324−13
33頁に掲載されたY.ゼブダ氏等の「モノリシック集
積のInPベースのフロント・エンド受光体(Monolithi
cally Integrated InP-Based Front-End Photoreceiver
s)」を参照されたい。更に、レーザ及びHBTの集積
が、埋設エピタキシャル層及びMBE再成長を用いて達
成されている。1984年、Appl.Phys.Le
tt、第45巻、第191−193頁に掲載されたJ.
シバタ氏等の「InGaAsP/InGaAsP/In
Pレーザダイオードとヘテロ接合バイポーラトランジス
タとのモノリシック集積(Monolithic Integration of I
nGaAsP/InGaAsP/InP Laser Diode With Heterojunction
Bipolar Transistors) 」及び1991年、Appl.
Phys.Lett、第59巻、第2826−2828
頁に掲載されたP.R.ベルガ氏等の「分子ビームエピ
タキシャル再成長を用いたGaAs量子井戸レーザ及び
ヘテロ接合バイポーラトランジスタの集積(GaAs Quantu
m Well Laser and Heterojunction Bipolar Transistor
Using Molecular Beam Epitaxial Regrowth) 」を参照
されたい。FETがHBTコレクタ又はエミッタに合体
されるような単一のエピタキシャル成長を用いるか、又
はベリリウムインプランテーションと組み合わされたA
lGaAs過剰成長を用いたGaAsベースのBi−F
ET技術が報告されている。1989年、IEDMテク
ニカル・ダイジェスト、第389−392頁に掲載され
たK.イタクラ氏等の「大規模集積のためのGaAs
Bi−FET技術(A GaAs Bi-FET Technology For Larg
e Scale Integration)」;1992年、IEDMテクニ
カル・ダイジェスト、第91−94頁に掲載されたD.
チェスキー氏等の「簡単な製造プロセスによるGaAl
As/GaAs HBT及びGaAs FETの共集積
(Cointegration of GaAlAs/GaAs HBTs and GaAs FETs W
ith A Simple Manufacturable Processes)」;及び19
89年、プロシーディングズIEEE GaAs IC
シンポジウム、第341−344頁に掲載されたJ.
Y.ヤング氏等の「線型回路用のGaAs BIJFE
T技術(GaAs BIJFET Technology For Linear Circuit
s)」を参照されたい。これら例の各々において、プロフ
ァイル及びプロセスの制約によりFETの性能が妥協さ
れる。InPベースのHEMT−HBT集積も、単一エ
ピタキシャル成長を用いて試みられているが、両デバイ
ス形式の首尾良い動作はまだ報告されていない。199
1年、GOMACダイジェスト・オブ・ペーパ、第38
5−388頁に掲載されたW.E.スタンチナ氏等の
「モノリシックの多デバイス、多機能ICのためのIn
Pベースの技術(InP-Based Technology for Monolithic
Multiple-Device,Multiple-Function ICs)」を参照さ
れたい。
【0005】本発明の譲受人に譲渡された参考としてこ
こに取り上げるストライト氏等の米国特許第5,26
2,334号には、相補的ヘテロ接合バイポーラトラン
ジスタを製造する方法が開示されており、この場合に
は、基体上に選択的な分子ビームエピタキシを行うこと
によって第1のNPN又はPNPプロファイルが成長さ
れる。次いで、そのプロファイル上に窒化シリコン層が
付着され、この窒化シリコン層及びプロファイルが選択
的にパターン化及びエッチングされて、NPN又はPN
Pヘテロ接合バイポーラトランジスタが画成される。次
いで、元のプロファイルに隣接して基体上に逆のNPN
又はPNPプロファイルが付着され、窒化シリコン層の
残りの部分が元のプロファイルを第2のプロファイルの
成長から保護するようにする。デバイスは、窒化シリコ
ン層が除去されそして隣接する相補的なNPN/PNP
プロファイルが基体上の残るようにパターン化されエッ
チングされる。
こに取り上げるストライト氏等の米国特許第5,26
2,334号には、相補的ヘテロ接合バイポーラトラン
ジスタを製造する方法が開示されており、この場合に
は、基体上に選択的な分子ビームエピタキシを行うこと
によって第1のNPN又はPNPプロファイルが成長さ
れる。次いで、そのプロファイル上に窒化シリコン層が
付着され、この窒化シリコン層及びプロファイルが選択
的にパターン化及びエッチングされて、NPN又はPN
Pヘテロ接合バイポーラトランジスタが画成される。次
いで、元のプロファイルに隣接して基体上に逆のNPN
又はPNPプロファイルが付着され、窒化シリコン層の
残りの部分が元のプロファイルを第2のプロファイルの
成長から保護するようにする。デバイスは、窒化シリコ
ン層が除去されそして隣接する相補的なNPN/PNP
プロファイルが基体上の残るようにパターン化されエッ
チングされる。
【0006】
【発明が解決しようとする課題】公知の製造プロセス
は、モノリシック集積デバイスを製造する能力に限度が
ある。そこで、本発明の目的は、相当に多数の集積デバ
イスを共通の基体上にモノリシックに集積できるような
選択的分子ビームエピタキシ製造方法を提供することで
ある。
は、モノリシック集積デバイスを製造する能力に限度が
ある。そこで、本発明の目的は、相当に多数の集積デバ
イスを共通の基体上にモノリシックに集積できるような
選択的分子ビームエピタキシ製造方法を提供することで
ある。
【0007】
【課題を解決するための手段】本発明の教示により、モ
ノリシックの多機能集積回路デバイスを製造するための
方法を開示する。本発明の1つの方法において、HBT
又はPINダイオードデバイスがHEMT又はMESF
ETデバイスと共に共通の基体上にモノリシックに集積
される。この方法は、選択的分子ビームエピタキシーに
よりHBT又はPINダイオードプロファイル層をGa
As又はInP基体上に最初に成長することを含む。次
いで、このHBT又はPINダイオードプロファイル層
上に第1の窒化シリコン層又は他の適当な誘電体層が付
着される。第1の窒化シリコン層と、HBT又はPIN
ダイオードプロファイル層は、窒化シリコン層によって
カバーされたHBT又はPINダイオードデバイス層が
基体の露出領域に隣接して残されるようにパターン化さ
れエッチングされる。次いで、基体上にHEMT又はM
ESFETプロファイル層が成長され、単結晶HEMT
又はMESFET材料が基体上に付着されると共に、多
結晶HEMT又はMESFET材料が残りの窒化シリコ
ン層上に付着されるようにする。多結晶HEMT又はM
ESFET材料と、残りの窒化シリコン層は、HBTデ
バイスプロファイル又はPINダイオードデバイスプロ
ファイルと、MESFETデバイスプロファイル又はH
EMTデバイスプロファイルとが共通の基体上に残るよ
うにエッチング除去される。
ノリシックの多機能集積回路デバイスを製造するための
方法を開示する。本発明の1つの方法において、HBT
又はPINダイオードデバイスがHEMT又はMESF
ETデバイスと共に共通の基体上にモノリシックに集積
される。この方法は、選択的分子ビームエピタキシーに
よりHBT又はPINダイオードプロファイル層をGa
As又はInP基体上に最初に成長することを含む。次
いで、このHBT又はPINダイオードプロファイル層
上に第1の窒化シリコン層又は他の適当な誘電体層が付
着される。第1の窒化シリコン層と、HBT又はPIN
ダイオードプロファイル層は、窒化シリコン層によって
カバーされたHBT又はPINダイオードデバイス層が
基体の露出領域に隣接して残されるようにパターン化さ
れエッチングされる。次いで、基体上にHEMT又はM
ESFETプロファイル層が成長され、単結晶HEMT
又はMESFET材料が基体上に付着されると共に、多
結晶HEMT又はMESFET材料が残りの窒化シリコ
ン層上に付着されるようにする。多結晶HEMT又はM
ESFET材料と、残りの窒化シリコン層は、HBTデ
バイスプロファイル又はPINダイオードデバイスプロ
ファイルと、MESFETデバイスプロファイル又はH
EMTデバイスプロファイルとが共通の基体上に残るよ
うにエッチング除去される。
【0008】又、この方法は、共通の基体上の2つ以上
の機能的デバイスへと拡張することができる。例えば、
PINダイオード−HBT−HEMTモノリシック集積
デバイスを形成するために、基体が用意され、その上に
PINダイオードプロファイル層が付着される。このP
INダイオードプロファイル層の上に第1の窒化シリコ
ン層が付着され、そしてこの窒化シリコン層及びPIN
プロファイル層は、窒化シリコン層で覆われたPINダ
イオードデバイスプロファイルを画成するようにパター
ン化及びエッチングされる。次いで、基体上にHBTプ
ロファイル層が成長され、露出した基体上に単結晶HB
T材料が付着されると共に、第1の窒化シリコン層の残
りの部分上に多結晶HBT材料が付着される。多結晶H
BT材料及び残りの第1の窒化シリコン層はエッチング
除去され、第2の窒化シリコン層が付着される。次い
で、この第2の窒化シリコン層及びHBT単結晶材料が
パターン化及びエッチングされて、基体上にHBTデバ
イスプロファイルが画成される。次いで、基体上にHE
MTプロファイル層が成長され、基体上に単結晶のHE
MT材料が付着されると共に、第2の窒化シリコン層の
残り部分に多結晶のHEMT材料が付着される。次い
で、多結晶のHEMT材料及び残りの第2の窒化シリコ
ン層がエッチング除去されて、集積されたPINダイオ
ード−HBT−HEMTデバイスが残るようにする。
の機能的デバイスへと拡張することができる。例えば、
PINダイオード−HBT−HEMTモノリシック集積
デバイスを形成するために、基体が用意され、その上に
PINダイオードプロファイル層が付着される。このP
INダイオードプロファイル層の上に第1の窒化シリコ
ン層が付着され、そしてこの窒化シリコン層及びPIN
プロファイル層は、窒化シリコン層で覆われたPINダ
イオードデバイスプロファイルを画成するようにパター
ン化及びエッチングされる。次いで、基体上にHBTプ
ロファイル層が成長され、露出した基体上に単結晶HB
T材料が付着されると共に、第1の窒化シリコン層の残
りの部分上に多結晶HBT材料が付着される。多結晶H
BT材料及び残りの第1の窒化シリコン層はエッチング
除去され、第2の窒化シリコン層が付着される。次い
で、この第2の窒化シリコン層及びHBT単結晶材料が
パターン化及びエッチングされて、基体上にHBTデバ
イスプロファイルが画成される。次いで、基体上にHE
MTプロファイル層が成長され、基体上に単結晶のHE
MT材料が付着されると共に、第2の窒化シリコン層の
残り部分に多結晶のHEMT材料が付着される。次い
で、多結晶のHEMT材料及び残りの第2の窒化シリコ
ン層がエッチング除去されて、集積されたPINダイオ
ード−HBT−HEMTデバイスが残るようにする。
【0009】共通の基体上に全てのデバイスプロファイ
ルが成長されると、その後のデバイス及び回路処理が行
われて、デバイスが更に画成され相互接続される。
ルが成長されると、その後のデバイス及び回路処理が行
われて、デバイスが更に画成され相互接続される。
【0010】
【発明の実施の形態】本発明の更に別の目的、効果及び
特徴は、添付図面を参照した以下の詳細な説明及び特許
請求の範囲から明らかとなろう。モノリシック集積回路
デバイスの製造方法及びそれにより形成された集積回路
に関する好ましい実施形態の以下の説明は、単なる説明
に過ぎず、本発明或いはその適用又は用途をこれに限定
するものではない。
特徴は、添付図面を参照した以下の詳細な説明及び特許
請求の範囲から明らかとなろう。モノリシック集積回路
デバイスの製造方法及びそれにより形成された集積回路
に関する好ましい実施形態の以下の説明は、単なる説明
に過ぎず、本発明或いはその適用又は用途をこれに限定
するものではない。
【0011】図1ないし4は、モノリシック集積回路デ
バイスを製造する本発明方法の好ましい実施形態による
段階に従って形成されるモノリシック集積半導体構造体
10の一連の側面図である。この構造体10を製造する
方法は、モノリシック集積のHEMT−HBT、HEM
T−PINダイオード、MESFET−HBT又はME
SFET−PINダイオードデバイスを含む多数のモノ
リシック集積デバイスを形成するのに適用できるが、こ
れに限定されるものではない。この方法により形成され
るモノリシック集積デバイスは、以下に述べるように、
共通の基体12上に形成される。ここに示す実施形態に
おいて、基体12は、砒化ガリウム(GaAs)又は燐
化インジウム(InP)のいずれかであるが、他の基体
も適用できる。種々の半導体層を形成するプロセスは、
当業者に良く知られた選択的分子ビームエピタキシー
(MBE)プロセスによって実行される。
バイスを製造する本発明方法の好ましい実施形態による
段階に従って形成されるモノリシック集積半導体構造体
10の一連の側面図である。この構造体10を製造する
方法は、モノリシック集積のHEMT−HBT、HEM
T−PINダイオード、MESFET−HBT又はME
SFET−PINダイオードデバイスを含む多数のモノ
リシック集積デバイスを形成するのに適用できるが、こ
れに限定されるものではない。この方法により形成され
るモノリシック集積デバイスは、以下に述べるように、
共通の基体12上に形成される。ここに示す実施形態に
おいて、基体12は、砒化ガリウム(GaAs)又は燐
化インジウム(InP)のいずれかであるが、他の基体
も適用できる。種々の半導体層を形成するプロセスは、
当業者に良く知られた選択的分子ビームエピタキシー
(MBE)プロセスによって実行される。
【0012】図1に示すように、MBEプロセスにより
基体12上にHBTプロファイル層14が最初に成長さ
れる。このHBTプロファイル層14は、集積HEMT
−HBT又はMESFET−HBTデバイスを製造する
ときに成長される。HEMTダイオード又はMESFE
Tダイオードデバイスを製造するときには、プロファイ
ル層14がダイオードプロファイル層である。プロファ
イル層14は、HBT又はダイオードデバイスを形成す
る全ての半導体層を含む。ダイオードプロファイルは、
PINダイオード、ショットキーダイオード、トライオ
ード等を含むいかなる適用可能なダイオードプロファイ
ルでもよいが、これらに限定されるものではない。層1
4が成長された後に、当業者に明らかなように、例え
ば、プラズマ増強の化学蒸着プロセスにより、基体10
上に窒化シリコン(Si3 N4 )層が付着される。窒化
シリコンは一例として使用されるもので、これに限定さ
れるものではなく、二酸化シリコンのような他の誘電体
層も等しく適用できることに注意されたい。この窒化シ
リコン層16は、以下の説明から明らかなように、製造
されるべきHEMT又はMESFETプロファイル層の
成長からHBTデバイスをシールドするためのブロッキ
ング層として使用される。
基体12上にHBTプロファイル層14が最初に成長さ
れる。このHBTプロファイル層14は、集積HEMT
−HBT又はMESFET−HBTデバイスを製造する
ときに成長される。HEMTダイオード又はMESFE
Tダイオードデバイスを製造するときには、プロファイ
ル層14がダイオードプロファイル層である。プロファ
イル層14は、HBT又はダイオードデバイスを形成す
る全ての半導体層を含む。ダイオードプロファイルは、
PINダイオード、ショットキーダイオード、トライオ
ード等を含むいかなる適用可能なダイオードプロファイ
ルでもよいが、これらに限定されるものではない。層1
4が成長された後に、当業者に明らかなように、例え
ば、プラズマ増強の化学蒸着プロセスにより、基体10
上に窒化シリコン(Si3 N4 )層が付着される。窒化
シリコンは一例として使用されるもので、これに限定さ
れるものではなく、二酸化シリコンのような他の誘電体
層も等しく適用できることに注意されたい。この窒化シ
リコン層16は、以下の説明から明らかなように、製造
されるべきHEMT又はMESFETプロファイル層の
成長からHBTデバイスをシールドするためのブロッキ
ング層として使用される。
【0013】窒化シリコン層16がプロファイル層14
に付着された後に、窒化シリコン層16上にレジスト層
(図示せず)が付着される。次いで、マスク(図示せ
ず)を用いて、レジスト層、ひいては、窒化シリコン層
16が、ダイオードデバイス又はHBTデバイスを画成
するパターンへとパターン化される。レジスト層は、マ
スクを通して放射線に曝され、次いで、適当な溶媒によ
り現像されて、レジスト層の非マスク部分が溶解され除
去される。次いで、エッチング溶液が窒化シリコン層1
6の露出部分に付与され、レジスト層の除去領域に一致
するエリアにおいて窒化シリコンが除去され、これら領
域においてプロファイル層14が露出される。次いで、
プロファイル層14の露出領域が適当な非等方性エッチ
ング材によってエッチングされ、基体12を露出させ
る。
に付着された後に、窒化シリコン層16上にレジスト層
(図示せず)が付着される。次いで、マスク(図示せ
ず)を用いて、レジスト層、ひいては、窒化シリコン層
16が、ダイオードデバイス又はHBTデバイスを画成
するパターンへとパターン化される。レジスト層は、マ
スクを通して放射線に曝され、次いで、適当な溶媒によ
り現像されて、レジスト層の非マスク部分が溶解され除
去される。次いで、エッチング溶液が窒化シリコン層1
6の露出部分に付与され、レジスト層の除去領域に一致
するエリアにおいて窒化シリコンが除去され、これら領
域においてプロファイル層14が露出される。次いで、
プロファイル層14の露出領域が適当な非等方性エッチ
ング材によってエッチングされ、基体12を露出させ
る。
【0014】図2は、層14の露出領域がエッチング除
去された後の構造体を示している。残りのプロファイル
層14は、図示されたHBTデバイス層18を画成す
る。窒化シリコン層16の一部分がデバイス層18上に
残される。非等方性エッチング段階は、残りの窒化シリ
コン層16のオーバーハングエリアがデバイス層18の
上面を越えて延びるような後退プロファイルを形成す
る。これは、以下の説明から明らかなように、デバイス
層18とその後のデバイスプロファイル層との間の明確
な分離を与える。次いで、構造体10は、MBEチャン
バ(図示せず)から取り出され、清掃され、そしてMB
Eシステムに再挿入される。残りの窒化シリコン層16
は、当業者に明らかなように、MBEチャンバにおける
通常の脱ガス中に高密度化される。
去された後の構造体を示している。残りのプロファイル
層14は、図示されたHBTデバイス層18を画成す
る。窒化シリコン層16の一部分がデバイス層18上に
残される。非等方性エッチング段階は、残りの窒化シリ
コン層16のオーバーハングエリアがデバイス層18の
上面を越えて延びるような後退プロファイルを形成す
る。これは、以下の説明から明らかなように、デバイス
層18とその後のデバイスプロファイル層との間の明確
な分離を与える。次いで、構造体10は、MBEチャン
バ(図示せず)から取り出され、清掃され、そしてMB
Eシステムに再挿入される。残りの窒化シリコン層16
は、当業者に明らかなように、MBEチャンバにおける
通常の脱ガス中に高密度化される。
【0015】次いで、既知のHEMT MBE成長手順
により構造体10上に仮像InGaAs−GaAs H
EMTプロファイルが成長される。又、構造体10の処
理中のこの位置においてHEMTプロファイルではなく
てMESFETプロファイルを成長させることも本発明
の範囲内である。図3に示すように、残りの窒化シリコ
ン層16に付着されたHEMT材料は、多結晶のHEM
Tプロファイル層20を形成する。というのは、HEM
T材料は、窒化シリコン層16に合致した格子ではない
からである。清掃された基体12に付着されたHEMT
材料は、単結晶のHEMTプロファイル層22を形成す
る。というのは、HEMT材料は、基体12の清掃され
た表面に合致した格子だからである。単結晶プロファイ
ル層22はHEMTデバイスを形成する。多結晶HEM
T層20は、湿式エッチングプロセスによって除去さ
れ、そして残りの窒化シリコン層16は、乾式エッチン
グプロセスを用いて除去され、これらプロセスは両方と
も公知である。単結晶HEMTプロファイル層22の部
分は、HEMTデバイスの幾何学形状を更に定めるよう
に適当なマスキング及びエッチング段階によって除去す
ることができる。次いで、図4に示されたモノリシック
集積構造体10は、デバイス及び回路処理のための準備
ができる。
により構造体10上に仮像InGaAs−GaAs H
EMTプロファイルが成長される。又、構造体10の処
理中のこの位置においてHEMTプロファイルではなく
てMESFETプロファイルを成長させることも本発明
の範囲内である。図3に示すように、残りの窒化シリコ
ン層16に付着されたHEMT材料は、多結晶のHEM
Tプロファイル層20を形成する。というのは、HEM
T材料は、窒化シリコン層16に合致した格子ではない
からである。清掃された基体12に付着されたHEMT
材料は、単結晶のHEMTプロファイル層22を形成す
る。というのは、HEMT材料は、基体12の清掃され
た表面に合致した格子だからである。単結晶プロファイ
ル層22はHEMTデバイスを形成する。多結晶HEM
T層20は、湿式エッチングプロセスによって除去さ
れ、そして残りの窒化シリコン層16は、乾式エッチン
グプロセスを用いて除去され、これらプロセスは両方と
も公知である。単結晶HEMTプロファイル層22の部
分は、HEMTデバイスの幾何学形状を更に定めるよう
に適当なマスキング及びエッチング段階によって除去す
ることができる。次いで、図4に示されたモノリシック
集積構造体10は、デバイス及び回路処理のための準備
ができる。
【0016】上記プロセスにより、非最適化MBE成長
に関連した公知のHBTベリリウムベースドープ材の格
子間拡散手順は排除される。これは、HEMT成長に関
連した付加的な温度サイクルに耐えるに充分なほど頑丈
なP型プロファイルを生じ、この選択的MBE技術の成
功の1つの鍵である。HBT又はダイオードプロファイ
ルがHEMTデバイスの形成中にHEMT温度サイクル
に耐えるためには、HBTのベース層が安定であるだけ
でなく、HBTの他の層又はダイオードプロファイルも
安定でなければならない。これは、n=2x1019接触
層と、n=5x1017cm-3Al0.3 Ga0.7 Asエミ
ッタ層とを含む。
に関連した公知のHBTベリリウムベースドープ材の格
子間拡散手順は排除される。これは、HEMT成長に関
連した付加的な温度サイクルに耐えるに充分なほど頑丈
なP型プロファイルを生じ、この選択的MBE技術の成
功の1つの鍵である。HBT又はダイオードプロファイ
ルがHEMTデバイスの形成中にHEMT温度サイクル
に耐えるためには、HBTのベース層が安定であるだけ
でなく、HBTの他の層又はダイオードプロファイルも
安定でなければならない。これは、n=2x1019接触
層と、n=5x1017cm-3Al0.3 Ga0.7 Asエミ
ッタ層とを含む。
【0017】図1ないし4を参照して上記した技術は、
他の多数のモノリシック集積装置を形成するためのプロ
セスへと拡張することができる。例えば、図5ないし図
11は、モノリシック集積のHEMT−HBT−ダイオ
ードデバイスを形成するモノリシック集積の半導体構造
体28の順次の製造段階を示している。このデバイス
は、上記構造体10の場合と同様に、GaAs又はIn
P基体30上に形成される。図5に示すように、基体3
0上にダイオードプロファイル層32が成長される。第
1の窒化シリコン層34が、上記のように、付着され、
マスクされそしてエッチングされて、図6に示すダイオ
ードデバイス層36が形成される。窒化シリコン層34
の残り部分がデバイス層36をカバーする。窒化シリコ
ン層34のオーバーハング領域は、デバイス層36を形
成した非等方性エッチングにより生じる後退プロファイ
ルの結果としてデバイス層36を越えて延びる。次い
で、構造体28上にHBTプロファイルが成長され、図
7に示すように、基体30上に付着されるHBT材料が
単結晶のHBTプロファイル層38を形成すると共に、
残りの窒化シリコン層34に付着されるHBT材料が多
結晶HBTプロファイル層40を形成する。図8は、窒
化シリコン層34及び多結晶HBTプロファイル層40
が各々適当な湿式エッチング及び乾式エッチングによっ
て溶解された後に生じる構造体28を示している。
他の多数のモノリシック集積装置を形成するためのプロ
セスへと拡張することができる。例えば、図5ないし図
11は、モノリシック集積のHEMT−HBT−ダイオ
ードデバイスを形成するモノリシック集積の半導体構造
体28の順次の製造段階を示している。このデバイス
は、上記構造体10の場合と同様に、GaAs又はIn
P基体30上に形成される。図5に示すように、基体3
0上にダイオードプロファイル層32が成長される。第
1の窒化シリコン層34が、上記のように、付着され、
マスクされそしてエッチングされて、図6に示すダイオ
ードデバイス層36が形成される。窒化シリコン層34
の残り部分がデバイス層36をカバーする。窒化シリコ
ン層34のオーバーハング領域は、デバイス層36を形
成した非等方性エッチングにより生じる後退プロファイ
ルの結果としてデバイス層36を越えて延びる。次い
で、構造体28上にHBTプロファイルが成長され、図
7に示すように、基体30上に付着されるHBT材料が
単結晶のHBTプロファイル層38を形成すると共に、
残りの窒化シリコン層34に付着されるHBT材料が多
結晶HBTプロファイル層40を形成する。図8は、窒
化シリコン層34及び多結晶HBTプロファイル層40
が各々適当な湿式エッチング及び乾式エッチングによっ
て溶解された後に生じる構造体28を示している。
【0018】次いで、構造体28上に第2の窒化シリコ
ン層42が付着される。この窒化シリコン層42は、次
いで、上記したように適当なレジスト層及びマスク層
(図示せず)によってパターン化されエッチングされ
て、図9に示すように、HEMTプロファイルを受け入
れる基体30上の領域を露出させる。次いで、構造体2
8上に選択的なMBEプロセスによりHEMT材料が成
長されて、図10に示すように、単結晶HEMT層44
が基体30上に付着されると共に、残りの第2の窒化シ
リコン層42上に多結晶HEMT層46が付着される。
図1ないし4について述べたプロセスと同様に、HEM
Tプロファイルに代わってMESFETプロファイルを
付着することも本発明の範囲内である。適当な湿式エッ
チング及び乾式エッチングにより、多結晶層46及び残
りの窒化シリコン層42を各々選択的に除去して、図1
1に示すように積分されたHEMT−HBT−ダイオー
ドデバイスを露出し画成する。
ン層42が付着される。この窒化シリコン層42は、次
いで、上記したように適当なレジスト層及びマスク層
(図示せず)によってパターン化されエッチングされ
て、図9に示すように、HEMTプロファイルを受け入
れる基体30上の領域を露出させる。次いで、構造体2
8上に選択的なMBEプロセスによりHEMT材料が成
長されて、図10に示すように、単結晶HEMT層44
が基体30上に付着されると共に、残りの第2の窒化シ
リコン層42上に多結晶HEMT層46が付着される。
図1ないし4について述べたプロセスと同様に、HEM
Tプロファイルに代わってMESFETプロファイルを
付着することも本発明の範囲内である。適当な湿式エッ
チング及び乾式エッチングにより、多結晶層46及び残
りの窒化シリコン層42を各々選択的に除去して、図1
1に示すように積分されたHEMT−HBT−ダイオー
ドデバイスを露出し画成する。
【0019】図1ないし4は、二重モノリシック集積デ
バイスを製造するに必要な処理段階を示しており、この
場合に、第1の付着デバイスは、第2の付着デバイスが
窒化シリコン層16によって保護されることを考慮し
て、第2の付着デバイスの製造に伴う温度サイクルに耐
えるに充分な頑丈なものであった。図5ないし11は、
3つのモノリシック集積デバイスを製造するための処理
段階を示しており、この場合に、第1の付着デバイス
は、第2及び第3の付着デバイスが窒化シリコン層42
によって保護されるのを考慮して、第2及び第3の付着
デバイスの製造に伴う温度サイクルに耐えるに充分な頑
丈さとされ、そして第2の付着デバイスは、第3の付着
デバイスの製造に伴う温度サイクルに耐えるに充分な頑
丈さとされる。このプロセスは、この基準を満足する他
の半導体デバイスへと拡張することができ、これは、3
つ以上のモノリシック集積デバイスへプロセスを拡張す
ることを含む。
バイスを製造するに必要な処理段階を示しており、この
場合に、第1の付着デバイスは、第2の付着デバイスが
窒化シリコン層16によって保護されることを考慮し
て、第2の付着デバイスの製造に伴う温度サイクルに耐
えるに充分な頑丈なものであった。図5ないし11は、
3つのモノリシック集積デバイスを製造するための処理
段階を示しており、この場合に、第1の付着デバイス
は、第2及び第3の付着デバイスが窒化シリコン層42
によって保護されるのを考慮して、第2及び第3の付着
デバイスの製造に伴う温度サイクルに耐えるに充分な頑
丈さとされ、そして第2の付着デバイスは、第3の付着
デバイスの製造に伴う温度サイクルに耐えるに充分な頑
丈さとされる。このプロセスは、この基準を満足する他
の半導体デバイスへと拡張することができ、これは、3
つ以上のモノリシック集積デバイスへプロセスを拡張す
ることを含む。
【0020】例えば、このプロセスは、モノリシック集
積のHBT−ダイオードデバイスの製造へと拡張するこ
とができる。図5ないし11を参照した上記プロセス
は、HEMTプロファイルに代わってMESFETプロ
ファイルが成長されるモノリシック集積のMESFET
−HBT−ダイオードデバイスへと拡張することができ
る。更に、図4及び11に示されるデバイスプロファイ
ルを形成する選択的分子エピタキシープロセスに含まれ
る製造段階の後に、良く知られた他の製造段階を組み込
んで、他のデバイス形式を形成することができる。例え
ば、HBTデバイスのコレクタ層の別々の部分にイオン
インプランテーション分離段階を行って、ショットキー
ダイオード及びPINダイオードのようなダイオードを
形成することができる。又、選択的分子ビームエピタキ
シー段階の後に超伝導−絶縁−超伝導検出器のような他
のデバイスを付着することもできる。
積のHBT−ダイオードデバイスの製造へと拡張するこ
とができる。図5ないし11を参照した上記プロセス
は、HEMTプロファイルに代わってMESFETプロ
ファイルが成長されるモノリシック集積のMESFET
−HBT−ダイオードデバイスへと拡張することができ
る。更に、図4及び11に示されるデバイスプロファイ
ルを形成する選択的分子エピタキシープロセスに含まれ
る製造段階の後に、良く知られた他の製造段階を組み込
んで、他のデバイス形式を形成することができる。例え
ば、HBTデバイスのコレクタ層の別々の部分にイオン
インプランテーション分離段階を行って、ショットキー
ダイオード及びPINダイオードのようなダイオードを
形成することができる。又、選択的分子ビームエピタキ
シー段階の後に超伝導−絶縁−超伝導検出器のような他
のデバイスを付着することもできる。
【0021】図12ないし17は、上記した本発明によ
る選択的MBEプロセスにより形成することのできる最
終的デバイス及び回路処理段階後の6個の異なるモノリ
シック集積回路デバイスのプロファイル側面図である。
特定のデバイスについて以下の述べる異なるデバイス層
及びプロファイルは、特定デバイスに対するデバイスプ
ロファイルが公知のデバイスに対して適応できるプロフ
ァイルであるという点で単なる一例に過ぎず、これに限
定されるものではないことが理解されよう。種々のデバ
イス層及び接点が公知であるから、これら層の以下の説
明は、通り一遍のものに過ぎない。又、分子ビームエピ
タキシーによって種々のデバイスが形成されるので、各
デバイスの最下層が基体とのエピタキシャル結合を形成
することにも注意されたい。
る選択的MBEプロセスにより形成することのできる最
終的デバイス及び回路処理段階後の6個の異なるモノリ
シック集積回路デバイスのプロファイル側面図である。
特定のデバイスについて以下の述べる異なるデバイス層
及びプロファイルは、特定デバイスに対するデバイスプ
ロファイルが公知のデバイスに対して適応できるプロフ
ァイルであるという点で単なる一例に過ぎず、これに限
定されるものではないことが理解されよう。種々のデバ
イス層及び接点が公知であるから、これら層の以下の説
明は、通り一遍のものに過ぎない。又、分子ビームエピ
タキシーによって種々のデバイスが形成されるので、各
デバイスの最下層が基体とのエピタキシャル結合を形成
することにも注意されたい。
【0022】図12は、図1を参照して述べたプロセス
により製造することのできるHBT52、THzショッ
トキーダイオード54及びHEMT56を含むモノリシ
ック集積デバイス50を示している。HBT52、ショ
ットキーダイオード54及びHEMT56の種々の層の
各々が示されている。上記したように、HBTデバイス
層18は、HBT52の全ての層を含んでおり、そして
HEMTプロファイル層22は、HEMT56の全ての
層を含んでいる。しかしながら、HBT52はデバイス
層18以上に画成及び処理されており、そしてHEMT
56はプロファイル層22以上に画成及び処理されてい
る。基体30は、GaAs基体58として示されてい
る。
により製造することのできるHBT52、THzショッ
トキーダイオード54及びHEMT56を含むモノリシ
ック集積デバイス50を示している。HBT52、ショ
ットキーダイオード54及びHEMT56の種々の層の
各々が示されている。上記したように、HBTデバイス
層18は、HBT52の全ての層を含んでおり、そして
HEMTプロファイル層22は、HEMT56の全ての
層を含んでいる。しかしながら、HBT52はデバイス
層18以上に画成及び処理されており、そしてHEMT
56はプロファイル層22以上に画成及び処理されてい
る。基体30は、GaAs基体58として示されてい
る。
【0023】HBT52は、基体58上に約600nm
の厚みに成長された強くドープされたn型GaAsサブ
コレクタ層60を備えている。サブコレクタ層60には
2つのオーミックコレクタ接点62が付着され画成され
る。サブコレクタ層60には約700nmの厚みに軽く
ドープされたn型GaAsコレクタ層64が成長され
る。このコレクタ層64には約140nmの厚みに強く
ドープされたp型GaAsベース層66が成長される。
このベース層66にはオーミックベース接点68が付着
され画成される。このベース層66には約180nmの
厚みにn型AlGaAsエミッタ層70が成長される。
このエミッタ層70には強くドープされたn型InGa
Asエミッタ接点層72が約85nmの厚みに成長され
る。エミッタ層70とエミッタ接点層72との組合せが
エミッタメサ74を形成する。エミッタ接点層72には
オーミックエミッタ接点76が付着され画成される。図
12に示すようにHBT52の接点及びコレクタ、ベー
ス及びエミッタメサの各々を形成する種々の処理段階
は、公知である。
の厚みに成長された強くドープされたn型GaAsサブ
コレクタ層60を備えている。サブコレクタ層60には
2つのオーミックコレクタ接点62が付着され画成され
る。サブコレクタ層60には約700nmの厚みに軽く
ドープされたn型GaAsコレクタ層64が成長され
る。このコレクタ層64には約140nmの厚みに強く
ドープされたp型GaAsベース層66が成長される。
このベース層66にはオーミックベース接点68が付着
され画成される。このベース層66には約180nmの
厚みにn型AlGaAsエミッタ層70が成長される。
このエミッタ層70には強くドープされたn型InGa
Asエミッタ接点層72が約85nmの厚みに成長され
る。エミッタ層70とエミッタ接点層72との組合せが
エミッタメサ74を形成する。エミッタ接点層72には
オーミックエミッタ接点76が付着され画成される。図
12に示すようにHBT52の接点及びコレクタ、ベー
ス及びエミッタメサの各々を形成する種々の処理段階
は、公知である。
【0024】ショットキーダイオード54を形成する層
はHBT52のコレクタ層60及び64と同時に付着さ
れ、そしてダイオード54はその後にHBT52から分
離される。特に、ダイオード54の強くドープされたn
型GaAsダイオード層80は、HBT52のサブコレ
クタ層60の成長と同時に成長され、従って、層80と
サブコレクタ層60は同じ厚み及び組成を有する。サブ
コレクタ層60とダイオード層80は、当業者に良く知
られた酸素のような適当なイオンのイオンインプランテ
ーション段階により形成されたインプラント分離領域8
2によって分離される。ダイオード層80上には1組の
オーミック接点84が付着及び画成される。又、ダイオ
ード層80上には軽くドープされたn型GaAsダイオ
ード層86が形成される。このダイオード層86は、H
BT52のコレクタ層64と同時に形成され、従って、
層64と同じ厚み及び組成である。ダイオード層86に
は頂部オーミック接点88が付着され画成される。ダイ
オード層86は、コレクタ層64から分離され、当業者
に良く知られた適当なパターン化プロセスにより画成さ
れる。ショットキーダイオード54をHBT52のコレ
クタ層から分離することは、分子ビームエピタキシー段
階の後に別のモノリシック集積デバイスを形成する便利
な方法であり、幾つかの用途に有用である。MBE段階
の後にダイオード層80及び86の上にあるプロファイ
ル層を除去するためにエッチング段階が使用される。
はHBT52のコレクタ層60及び64と同時に付着さ
れ、そしてダイオード54はその後にHBT52から分
離される。特に、ダイオード54の強くドープされたn
型GaAsダイオード層80は、HBT52のサブコレ
クタ層60の成長と同時に成長され、従って、層80と
サブコレクタ層60は同じ厚み及び組成を有する。サブ
コレクタ層60とダイオード層80は、当業者に良く知
られた酸素のような適当なイオンのイオンインプランテ
ーション段階により形成されたインプラント分離領域8
2によって分離される。ダイオード層80上には1組の
オーミック接点84が付着及び画成される。又、ダイオ
ード層80上には軽くドープされたn型GaAsダイオ
ード層86が形成される。このダイオード層86は、H
BT52のコレクタ層64と同時に形成され、従って、
層64と同じ厚み及び組成である。ダイオード層86に
は頂部オーミック接点88が付着され画成される。ダイ
オード層86は、コレクタ層64から分離され、当業者
に良く知られた適当なパターン化プロセスにより画成さ
れる。ショットキーダイオード54をHBT52のコレ
クタ層から分離することは、分子ビームエピタキシー段
階の後に別のモノリシック集積デバイスを形成する便利
な方法であり、幾つかの用途に有用である。MBE段階
の後にダイオード層80及び86の上にあるプロファイ
ル層を除去するためにエッチング段階が使用される。
【0025】HEMT56は、図1ないし4のHEMT
プロファイル層22と同様に種々のデバイス層を有す
る。特に、HEMT56は、基体52上に成長された超
格子バッファ層92を備えている。この超格子バッファ
層92上にはIn0.22Ga0.78Asチャンネル層94が
約15nmの厚みに成長される。このチャンネル層94
には良く知られたようにシリコンプレーナドープ層96
が付着され、チャンネル層94が画成される。このプレ
ーナドープ層96上にはAl0.22Ga0.78Asドナー層
98が約30nmの厚みに成長される。このドナー層9
8には強くドープされたn型GaAs接点層100が約
40nmの厚みに成長される。この接点層100には、
図示されたように、電子ビームリソグラフィプロセスに
よりソース端子102及びドレイン端子104が付着さ
れ画成される。接点層100は、ドナー層98を露出す
るようにエッチングされ、そしてこのドナー層98に、
図示されたように、Tゲートドレイン端子106が付着
されエッチングされる。上記したように、HEMT56
をMESFETに置き換えるのは本発明の範囲内であ
る。
プロファイル層22と同様に種々のデバイス層を有す
る。特に、HEMT56は、基体52上に成長された超
格子バッファ層92を備えている。この超格子バッファ
層92上にはIn0.22Ga0.78Asチャンネル層94が
約15nmの厚みに成長される。このチャンネル層94
には良く知られたようにシリコンプレーナドープ層96
が付着され、チャンネル層94が画成される。このプレ
ーナドープ層96上にはAl0.22Ga0.78Asドナー層
98が約30nmの厚みに成長される。このドナー層9
8には強くドープされたn型GaAs接点層100が約
40nmの厚みに成長される。この接点層100には、
図示されたように、電子ビームリソグラフィプロセスに
よりソース端子102及びドレイン端子104が付着さ
れ画成される。接点層100は、ドナー層98を露出す
るようにエッチングされ、そしてこのドナー層98に、
図示されたように、Tゲートドレイン端子106が付着
されエッチングされる。上記したように、HEMT56
をMESFETに置き換えるのは本発明の範囲内であ
る。
【0026】図13は、これも又図1ないし4について
上記したプロセスにより形成できるモノリシック集積デ
バイス110を示す側面断面図である。この集積デバイ
ス110は、共通の基体118上に形成されたHBT1
12と、PINダイオード114と、HEMT116と
を備えている。HBT112は、上記のHBT52と同
じであり、そしてHEMT116は、上記のHEMT5
6と同じであり、従って、HBT112及びHEMT1
16の種々の層については説明しない。上記のように、
HEMT116は、MESFETと置き換えることがで
きる。PINダイオード114は、ショットキーダイオ
ード54がHBT52から分離されたのと同様に、イン
プラント分離領域120によってHBT112から分離
される。PINダイオード114は、強くドープされた
n型GaAsダイオード層122及び軽くドープされた
n型GaAsダイオード層124を備え、これらは、各
々HBT112のサブコレクタ層及びコレクタ層と同時
に成長され、従って、これら層と同じ厚み及び組成を有
する。層124は、PIN構造体において真性層として
働く。軽くドープされたn型GaAsダイオード層12
4上には強くドープされたp型GaAs層126が成長
されて、PINダイオード構造体が形成される。層12
6は、HBT112のベース層として同時に成長され
る。しかしながら、層126は、その厚みをHBT11
2のベース層以下に減少するようにエッチングされてい
る。ダイオード接点は、図示されたように、層122及
び層126に関連して付着され画成される。上記のショ
ットキーダイオード54の場合と同様に、PINダイオ
ード114は、便利な仕方でHBT112から分離さ
れ、図1について上記したように2デバイス回路以上の
付加的な集積デバイスが形成されている。
上記したプロセスにより形成できるモノリシック集積デ
バイス110を示す側面断面図である。この集積デバイ
ス110は、共通の基体118上に形成されたHBT1
12と、PINダイオード114と、HEMT116と
を備えている。HBT112は、上記のHBT52と同
じであり、そしてHEMT116は、上記のHEMT5
6と同じであり、従って、HBT112及びHEMT1
16の種々の層については説明しない。上記のように、
HEMT116は、MESFETと置き換えることがで
きる。PINダイオード114は、ショットキーダイオ
ード54がHBT52から分離されたのと同様に、イン
プラント分離領域120によってHBT112から分離
される。PINダイオード114は、強くドープされた
n型GaAsダイオード層122及び軽くドープされた
n型GaAsダイオード層124を備え、これらは、各
々HBT112のサブコレクタ層及びコレクタ層と同時
に成長され、従って、これら層と同じ厚み及び組成を有
する。層124は、PIN構造体において真性層として
働く。軽くドープされたn型GaAsダイオード層12
4上には強くドープされたp型GaAs層126が成長
されて、PINダイオード構造体が形成される。層12
6は、HBT112のベース層として同時に成長され
る。しかしながら、層126は、その厚みをHBT11
2のベース層以下に減少するようにエッチングされてい
る。ダイオード接点は、図示されたように、層122及
び層126に関連して付着され画成される。上記のショ
ットキーダイオード54の場合と同様に、PINダイオ
ード114は、便利な仕方でHBT112から分離さ
れ、図1について上記したように2デバイス回路以上の
付加的な集積デバイスが形成されている。
【0027】図14は、これも又図1ないし4について
上記したプロセスにより形成できるモノリシック集積デ
バイス130を示す側面断面図である。この集積デバイ
ス130は、共通の基体136上に形成されたPINダ
イオード132及びHEMT134を備えている。HE
MT134は、上記のHEMT56と同じであり、従っ
て、HEMT134の種々の層はここでは説明しない。
HEMT134はMESFETであってもよい。PIN
ダイオード132は、PINダイオードプロファイルの
種々のデバイス層を示している。PINダイオード13
2及びHEMT134は、基体12上のデバイス層18
及びプロファイル層22と同様に、基体136上に成長
される。PINダイオード132は、基体136の上に
約600nmの厚みに成長された強くドープされたn型
GaAs接点層138を備えている。この接点層138
上には第1のダイオードオーミック接点140が付着及
び画成される。又、接点層138上にはGaAs真性層
142が約2000nmの厚みに成長される。この真性
層142にはp型GaAs層144が約100nmの厚
みに成長される。この層144上には強くドープされた
p型gAaS接点層146が約50nmの厚みに成長さ
れる。接点層146上には第2のオーミック接点148
が付着及び画成される。PINダイオード132は、H
BT112から分離されたPINダイオード114とは
大きく異なる。これは、PINダイオード114は、H
BT112の展開の結果として便利に分離されたが、P
INダイオード132は、より正確な選択的ビームエピ
タキシープロセスによって形成されたものだからであ
る。
上記したプロセスにより形成できるモノリシック集積デ
バイス130を示す側面断面図である。この集積デバイ
ス130は、共通の基体136上に形成されたPINダ
イオード132及びHEMT134を備えている。HE
MT134は、上記のHEMT56と同じであり、従っ
て、HEMT134の種々の層はここでは説明しない。
HEMT134はMESFETであってもよい。PIN
ダイオード132は、PINダイオードプロファイルの
種々のデバイス層を示している。PINダイオード13
2及びHEMT134は、基体12上のデバイス層18
及びプロファイル層22と同様に、基体136上に成長
される。PINダイオード132は、基体136の上に
約600nmの厚みに成長された強くドープされたn型
GaAs接点層138を備えている。この接点層138
上には第1のダイオードオーミック接点140が付着及
び画成される。又、接点層138上にはGaAs真性層
142が約2000nmの厚みに成長される。この真性
層142にはp型GaAs層144が約100nmの厚
みに成長される。この層144上には強くドープされた
p型gAaS接点層146が約50nmの厚みに成長さ
れる。接点層146上には第2のオーミック接点148
が付着及び画成される。PINダイオード132は、H
BT112から分離されたPINダイオード114とは
大きく異なる。これは、PINダイオード114は、H
BT112の展開の結果として便利に分離されたが、P
INダイオード132は、より正確な選択的ビームエピ
タキシープロセスによって形成されたものだからであ
る。
【0028】図15は、図5ないし11を参照して述べ
た段階により形成できるモノリシック集積デバイス15
6の側面図である。集積デバイス156は、HBT15
8、THzショットキーダイオード160、HEMT1
62及びPINダイオード164を共通の基体166上
に備えている。これら種々のデバイス各々は、各特定の
デバイスに対する異なる層を示しており、HBT158
は、図5ないし11のHBTプロファイル層38から形
成されたものであり、HEMT162は、HEMTプロ
ファイル層44から形成されたものであり、そしてPI
Nダイオード164はPINダイオードプロファイル層
36から形成されたものである。図15のHBT158
とショットキーダイオード160の組合せ並びにHEM
T162は、図12のHBT52とショットキーダイオ
ード54の組合せ並びにHEMT56と同様であるの
で、HBT158、ショットキーダイオード160及び
HEMT162の個々の層については説明しない。同様
に、図15のPINダイオード164は、図14のPI
Nダイオード132と同じ層構成を有するので、PIN
ダイオード164についても説明しない。
た段階により形成できるモノリシック集積デバイス15
6の側面図である。集積デバイス156は、HBT15
8、THzショットキーダイオード160、HEMT1
62及びPINダイオード164を共通の基体166上
に備えている。これら種々のデバイス各々は、各特定の
デバイスに対する異なる層を示しており、HBT158
は、図5ないし11のHBTプロファイル層38から形
成されたものであり、HEMT162は、HEMTプロ
ファイル層44から形成されたものであり、そしてPI
Nダイオード164はPINダイオードプロファイル層
36から形成されたものである。図15のHBT158
とショットキーダイオード160の組合せ並びにHEM
T162は、図12のHBT52とショットキーダイオ
ード54の組合せ並びにHEMT56と同様であるの
で、HBT158、ショットキーダイオード160及び
HEMT162の個々の層については説明しない。同様
に、図15のPINダイオード164は、図14のPI
Nダイオード132と同じ層構成を有するので、PIN
ダイオード164についても説明しない。
【0029】図16は、図5ないし11を参照して述べ
た段階により形成できるモノリシック集積デバイス17
4の側面図である。集積デバイス174は、共通の基体
184上に形成されたHBT176、THzショットキ
ーダイオード178、MESFET180及びPINダ
イオード182を備えている。この集積デバイス174
は、HEMT162がMESFET180に置き代わっ
た以外は集積デバイス156と同じである。それ故、M
ESFET180の特定のデバイスプロファイルのみを
説明し、他のデバイスプロファイルは、上記と同じであ
ると理解されたい。MESFET180は、基体184
上に付着されたGaAsバッファ層186を備えてい
る。このバッファ層186には、n型GaAs層188
が約200nmの厚みに成長される。この層188に
は、強くドープされたn型GaAs層190が約40n
mの厚みに成長される。この層190上には、ソース端
子192及びドレイン端子194が電子ビームリソグラ
フィプロセスによっ付着され、画成される。層190が
エッチングされて、層188が露出され、そしてその層
188には、図示されたように、Tゲートのドレイン端
子196が付着され、エッチングされる。
た段階により形成できるモノリシック集積デバイス17
4の側面図である。集積デバイス174は、共通の基体
184上に形成されたHBT176、THzショットキ
ーダイオード178、MESFET180及びPINダ
イオード182を備えている。この集積デバイス174
は、HEMT162がMESFET180に置き代わっ
た以外は集積デバイス156と同じである。それ故、M
ESFET180の特定のデバイスプロファイルのみを
説明し、他のデバイスプロファイルは、上記と同じであ
ると理解されたい。MESFET180は、基体184
上に付着されたGaAsバッファ層186を備えてい
る。このバッファ層186には、n型GaAs層188
が約200nmの厚みに成長される。この層188に
は、強くドープされたn型GaAs層190が約40n
mの厚みに成長される。この層190上には、ソース端
子192及びドレイン端子194が電子ビームリソグラ
フィプロセスによっ付着され、画成される。層190が
エッチングされて、層188が露出され、そしてその層
188には、図示されたように、Tゲートのドレイン端
子196が付着され、エッチングされる。
【0030】上記のモノリシック多機能集積回路を製造
するプロセス技術の利用により、マイクロ波検出混合及
びデジタル用途に超伝導膜を組み込むことができる。超
伝導膜は、通常、当業者に良く知られたスパッタリング
によって付着されるが、蒸着及びレーザ切除のような別
の付着技術も利用できる。それ故、集積デバイス156
の基体166は、図17に示すような超伝導−絶縁−超
伝導(SIS)検出器206も受け入れることができ
る。SIS検出器206は、基体166に付着された底
部超伝導膜210を備えている。この超伝導膜210に
は絶縁層212が付着される。この絶縁層212には別
の超伝導膜層214が付着される。又、SIS検出器2
06は、その特定の用途に基づいて、HEMTのみと集
積されてもよいし、PINダイオード−HEMT集積デ
バイス又はPINダイオード−HBT集積デバイスと集
積されてもよい。又、SIS検出器206は、超伝導伝
送線と置き換えられてもよいし、超伝導デジタル回路と
置き換えられてもよい。
するプロセス技術の利用により、マイクロ波検出混合及
びデジタル用途に超伝導膜を組み込むことができる。超
伝導膜は、通常、当業者に良く知られたスパッタリング
によって付着されるが、蒸着及びレーザ切除のような別
の付着技術も利用できる。それ故、集積デバイス156
の基体166は、図17に示すような超伝導−絶縁−超
伝導(SIS)検出器206も受け入れることができ
る。SIS検出器206は、基体166に付着された底
部超伝導膜210を備えている。この超伝導膜210に
は絶縁層212が付着される。この絶縁層212には別
の超伝導膜層214が付着される。又、SIS検出器2
06は、その特定の用途に基づいて、HEMTのみと集
積されてもよいし、PINダイオード−HEMT集積デ
バイス又はPINダイオード−HBT集積デバイスと集
積されてもよい。又、SIS検出器206は、超伝導伝
送線と置き換えられてもよいし、超伝導デジタル回路と
置き換えられてもよい。
【0031】上記の全ての集積デバイスを得るために合
併プロセス技術が開発されている。図18は、図1ない
し4についての上記説明及びその後のデバイス処理段階
を参照し、モノリシック集積回路50、110及び13
0の形成を段階ごとに説明するためのフローチャート2
20である。ボックス222は、HBTプロファイル層
14又はPINプロファイル層を基体12上に成長する
段階を示している。ボックス224は、窒化シリコン層
16の付着、マスキング及びエッチング段階によるHB
Tデバイス層18の形成を示している。ボックス226
は、単結晶HEMTプロファイル層22及び多結晶HE
MTプロファイル層20の成長又は単結晶MESFET
プロファイル層及び多結晶MESFETプロファイル層
の成長を示している。ボックス228は、多結晶層20
及び残りの窒化シリコン層16のエッチング段階を示し
ている。
併プロセス技術が開発されている。図18は、図1ない
し4についての上記説明及びその後のデバイス処理段階
を参照し、モノリシック集積回路50、110及び13
0の形成を段階ごとに説明するためのフローチャート2
20である。ボックス222は、HBTプロファイル層
14又はPINプロファイル層を基体12上に成長する
段階を示している。ボックス224は、窒化シリコン層
16の付着、マスキング及びエッチング段階によるHB
Tデバイス層18の形成を示している。ボックス226
は、単結晶HEMTプロファイル層22及び多結晶HE
MTプロファイル層20の成長又は単結晶MESFET
プロファイル層及び多結晶MESFETプロファイル層
の成長を示している。ボックス228は、多結晶層20
及び残りの窒化シリコン層16のエッチング段階を示し
ている。
【0032】フローチャートの残りの段階は、個々のデ
バイスの接触及び別々に得られたデバイス間の接続の形
成のような公知のデバイス及び回路処理段階に向けられ
る。しかしながら、本発明は展開するモノリシック集積
回路を含むので、個々の段階の組合せや、異なる形態で
の一連の段階は、公知技術で示されたものではない。ボ
ックス230は、HEMT56のオーミック金属接点1
02及び104又はMESFETの接点を形成する段階
を示す。HEMT又はMESFETオーミック金属は、
展開するHEMT又はMESFET構造体上に蒸着さ
れ、迅速に熱的にアニールされる。次いで、蒸着された
金属がパターン化され、当業者に良く知られたように接
点が形成される。
バイスの接触及び別々に得られたデバイス間の接続の形
成のような公知のデバイス及び回路処理段階に向けられ
る。しかしながら、本発明は展開するモノリシック集積
回路を含むので、個々の段階の組合せや、異なる形態で
の一連の段階は、公知技術で示されたものではない。ボ
ックス230は、HEMT56のオーミック金属接点1
02及び104又はMESFETの接点を形成する段階
を示す。HEMT又はMESFETオーミック金属は、
展開するHEMT又はMESFET構造体上に蒸着さ
れ、迅速に熱的にアニールされる。次いで、蒸着された
金属がパターン化され、当業者に良く知られたように接
点が形成される。
【0033】HEMT又はMESFETが図12のHB
T52又は図13のHBTと一体的に形成される場合に
は、フローチャート220は、ボックス230からボッ
クス232へ移行する。ボックス232は、HBT構造
体のエミッタメサ74がパターン化されエッチングされ
る段階を示している。次いで、展開中のHBT52にベ
ース金属が蒸着され、ボックス234で示されたように
ベース接点68を形成するようにパターン化される。次
いで、HBTベース層66、ショットキーダイオード層
80、86及びPINダイオード層122、124、1
26を形成するメサが、ボックス236で示すようにパ
ターン化されそしてエッチングされる。次いで、展開中
のHBT52にオーミック金属が蒸着され、ボックス2
38で示されたようにコレクタ接点62及びエミッタ接
点76を形成するようにパターン化される。その後、ボ
ックス240で示されたように、エミッタ接点76、ベ
ース接点68及びコレクタ接点62がアニールされる。
T52又は図13のHBTと一体的に形成される場合に
は、フローチャート220は、ボックス230からボッ
クス232へ移行する。ボックス232は、HBT構造
体のエミッタメサ74がパターン化されエッチングされ
る段階を示している。次いで、展開中のHBT52にベ
ース金属が蒸着され、ボックス234で示されたように
ベース接点68を形成するようにパターン化される。次
いで、HBTベース層66、ショットキーダイオード層
80、86及びPINダイオード層122、124、1
26を形成するメサが、ボックス236で示すようにパ
ターン化されそしてエッチングされる。次いで、展開中
のHBT52にオーミック金属が蒸着され、ボックス2
38で示されたようにコレクタ接点62及びエミッタ接
点76を形成するようにパターン化される。その後、ボ
ックス240で示されたように、エミッタ接点76、ベ
ース接点68及びコレクタ接点62がアニールされる。
【0034】図14に示されたように、HEMT又はM
ESFETがPINダイオード132とモノリシック集
積される場合には、ボックス230のHEMT又はME
SFET金属付着段階の後に、PINダイオード層13
8、142、144及び146を形成するメサが、ボッ
クス242で示すようにエッチングされる。次いで、ボ
ックス244で示すように、p型オーミック接点148
及びn型オーミック接点140が蒸着される。これらオ
ーミック接点140及び148は、ボックス246で示
されたように、熱的にアニールされる。
ESFETがPINダイオード132とモノリシック集
積される場合には、ボックス230のHEMT又はME
SFET金属付着段階の後に、PINダイオード層13
8、142、144及び146を形成するメサが、ボッ
クス242で示すようにエッチングされる。次いで、ボ
ックス244で示すように、p型オーミック接点148
及びn型オーミック接点140が蒸着される。これらオ
ーミック接点140及び148は、ボックス246で示
されたように、熱的にアニールされる。
【0035】上記したように、メサ及びオーミック接点
がHBT52又はPINダイオード112に形成された
後の次の段階は、ボックス248で表された酸素イオン
インプランテーション段階によるデバイス分離である。
集積デバイス50の場合は、イオンインプランテーショ
ン領域82がHBT52をショットキーダイオード54
から分離する。集積デバイス110の場合には、イオン
インプランテーション段階がHBT112をPINダイ
オード114から分離する。次いで、ステップ250で
示すように、HEMT56のTゲート端子106又はM
ESFETに関連したTゲート端子が電子ビームリソグ
ラフィ(EBL)によって書き込まれ、その形状を形成
する。その後、モノリシック形成された全集積回路5
0、110及び130の上に窒化シリコンの不活性化層
(図示せず)が付着され、そしてボックス252で示す
ように、適当な端子への経路が形成される。次いで、ボ
ックス254で示されたように、各HBT、HEMT、
MESFET、PINダイオード及びショットキーダイ
オード内及びこれらのデバイス間に、薄膜抵抗、キャパ
シタ、インダクタ、エアブリッジ及び相互接続金属化部
分(図示せず)が画成される。その後に、ボックス25
6で示されたように、パッド経路及び背面経路(図示せ
ず)が形成される。最後に、ボックス258で示すよう
に、全集積デバイス50及び110上に背面金属プレー
ナ層(図示せず)が形成される。
がHBT52又はPINダイオード112に形成された
後の次の段階は、ボックス248で表された酸素イオン
インプランテーション段階によるデバイス分離である。
集積デバイス50の場合は、イオンインプランテーショ
ン領域82がHBT52をショットキーダイオード54
から分離する。集積デバイス110の場合には、イオン
インプランテーション段階がHBT112をPINダイ
オード114から分離する。次いで、ステップ250で
示すように、HEMT56のTゲート端子106又はM
ESFETに関連したTゲート端子が電子ビームリソグ
ラフィ(EBL)によって書き込まれ、その形状を形成
する。その後、モノリシック形成された全集積回路5
0、110及び130の上に窒化シリコンの不活性化層
(図示せず)が付着され、そしてボックス252で示す
ように、適当な端子への経路が形成される。次いで、ボ
ックス254で示されたように、各HBT、HEMT、
MESFET、PINダイオード及びショットキーダイ
オード内及びこれらのデバイス間に、薄膜抵抗、キャパ
シタ、インダクタ、エアブリッジ及び相互接続金属化部
分(図示せず)が画成される。その後に、ボックス25
6で示されたように、パッド経路及び背面経路(図示せ
ず)が形成される。最後に、ボックス258で示すよう
に、全集積デバイス50及び110上に背面金属プレー
ナ層(図示せず)が形成される。
【0036】図15及び17の集積回路156と、図1
6の集積回路174の場合に、ボックス230の段階の
後に、HBTエミッタメサは、ボックス232で示すよ
うにエッチングされ、そしてボックス234及び244
のHBTベース接点及びp型PINダイオード接点が作
られる。次いで、ボックス236で示すように、HBT
ベース層及びショットキーダイオードメサが形成され、
そしてボックス242で示すように、PINダイオード
メサが形成される。次いで、HBTエミッタ接点及びコ
レクタ接点がボックス238及び240に基づいて蒸着
されアニールされる。その後、PINダイオード接点が
ボックス246に基づいてアニールされる。次いで、プ
ロセスは、上記したようにボックス248へ進む。
6の集積回路174の場合に、ボックス230の段階の
後に、HBTエミッタメサは、ボックス232で示すよ
うにエッチングされ、そしてボックス234及び244
のHBTベース接点及びp型PINダイオード接点が作
られる。次いで、ボックス236で示すように、HBT
ベース層及びショットキーダイオードメサが形成され、
そしてボックス242で示すように、PINダイオード
メサが形成される。次いで、HBTエミッタ接点及びコ
レクタ接点がボックス238及び240に基づいて蒸着
されアニールされる。その後、PINダイオード接点が
ボックス246に基づいてアニールされる。次いで、プ
ロセスは、上記したようにボックス248へ進む。
【0037】上記の合併HEMT−HBTプロセスを用
いて製造された個別のHEMT及びHBTのDC及びマ
イクロ波性能結果は、既知のベースライン単一デバイス
技術プロセスを用いて製造された個別デバイスと同等で
ある。図19は、上記のHEMT−HBTモノリシック
プロセスにより製造された2x10μm単一エミッタH
BTのI−V特性を示すように縦軸に電流(I)をそし
て横軸に電圧(V)を示したグラフである。HBTのブ
レークダウン電圧Vceo は10Vより大きい。初期の電
圧は500ボルトより高く、βは、IC =4.5mAに
おいて約56である。ニー電圧は正常であり、本発明の
選択的MBEプロセス中に付加的なコレクタ抵抗が誘起
されないことを示している。ベース・エミッタ電圧Vbe
は、1mAにおいて1.1539Vであり、これは、こ
のデバイス構成で、この電流密度において典型的であ
る。勾配の付いたAlGaAsエミッタにベースドープ
材が著しく拡散するか又はエミッタ抵抗が増加すると、
Vbeの増加を生じる。エミッタの比接触抵抗は、1.1
x10-7Ω−cm2 であり、これはこの形式のデバイス
にとって典型的な値で、その後のHEMT成長中にHB
TのInGaAsエミッタ接点が劣化しないことを示し
ている。75x75μm2 エミッタをもつ大きなHBT
デバイスは、ベース・エミッタ接合ダイオードの理想的
係数n=1.03の状態で、IC =1mA(19A/c
m2 )において平均β=102、そしてIC =40mA
(711A/cm2 )においてβ=175である。
いて製造された個別のHEMT及びHBTのDC及びマ
イクロ波性能結果は、既知のベースライン単一デバイス
技術プロセスを用いて製造された個別デバイスと同等で
ある。図19は、上記のHEMT−HBTモノリシック
プロセスにより製造された2x10μm単一エミッタH
BTのI−V特性を示すように縦軸に電流(I)をそし
て横軸に電圧(V)を示したグラフである。HBTのブ
レークダウン電圧Vceo は10Vより大きい。初期の電
圧は500ボルトより高く、βは、IC =4.5mAに
おいて約56である。ニー電圧は正常であり、本発明の
選択的MBEプロセス中に付加的なコレクタ抵抗が誘起
されないことを示している。ベース・エミッタ電圧Vbe
は、1mAにおいて1.1539Vであり、これは、こ
のデバイス構成で、この電流密度において典型的であ
る。勾配の付いたAlGaAsエミッタにベースドープ
材が著しく拡散するか又はエミッタ抵抗が増加すると、
Vbeの増加を生じる。エミッタの比接触抵抗は、1.1
x10-7Ω−cm2 であり、これはこの形式のデバイス
にとって典型的な値で、その後のHEMT成長中にHB
TのInGaAsエミッタ接点が劣化しないことを示し
ている。75x75μm2 エミッタをもつ大きなHBT
デバイスは、ベース・エミッタ接合ダイオードの理想的
係数n=1.03の状態で、IC =1mA(19A/c
m2 )において平均β=102、そしてIC =40mA
(711A/cm2 )においてβ=175である。
【0038】2x10μm2 のクオド・エミッタを有す
るHBTデバイスは、IC =16mA(2x104 A/
cm2 )においてカットオフ周波数fT =21.4GH
zでありそしてfmax =50GHzであり、これはこの
形式のデバイスに対して典型的な値である。ベースライ
ン及び選択的MBEのHBTに対するfT とコレクタ電
流密度の関係が図20に示されている。記録された値
は、測定された電流範囲にわたって本質的に同じであ
る。ベースラインプロセス及び本発明の選択的MBEプ
ロセスにより形成されたHBTについてのdc及びrf
の結果が等しいことは、HEMT−HBT集積プロセス
中にHBT材料特性に著しい低下が生じなかったことを
示している。
るHBTデバイスは、IC =16mA(2x104 A/
cm2 )においてカットオフ周波数fT =21.4GH
zでありそしてfmax =50GHzであり、これはこの
形式のデバイスに対して典型的な値である。ベースライ
ン及び選択的MBEのHBTに対するfT とコレクタ電
流密度の関係が図20に示されている。記録された値
は、測定された電流範囲にわたって本質的に同じであ
る。ベースラインプロセス及び本発明の選択的MBEプ
ロセスにより形成されたHBTについてのdc及びrf
の結果が等しいことは、HEMT−HBT集積プロセス
中にHBT材料特性に著しい低下が生じなかったことを
示している。
【0039】GaAs−AlGaAsのHBTとモノリ
シックに製造された低ノイズの仮像InGaAs−Ga
As0.2μmTゲートHEMTは、そのdc及びrf
特性が既知のベースラインプロセスにより製造されたH
EMTと同等である。2フィンガの80μmゲート巾H
EMTデバイスのI−V特性曲線が図21に示されてい
る。
シックに製造された低ノイズの仮像InGaAs−Ga
As0.2μmTゲートHEMTは、そのdc及びrf
特性が既知のベースラインプロセスにより製造されたH
EMTと同等である。2フィンガの80μmゲート巾H
EMTデバイスのI−V特性曲線が図21に示されてい
る。
【0040】集積デバイス50のHBTコレクタ−サブ
コレクタ領域から形成されたTHzショットキーダイオ
ード54に対する順方向及び逆方向I−V特性が図22
ないし23に示されている。既知のベースラインHBT
プロセスにより製造されたときのこの形式のショットキ
ーダイオードについては、ダイオード理想係数がn=
1.04、直列抵抗値が12Ωそしてブレークダウン電
圧が約13Vであるのが典型である。
コレクタ領域から形成されたTHzショットキーダイオ
ード54に対する順方向及び逆方向I−V特性が図22
ないし23に示されている。既知のベースラインHBT
プロセスにより製造されたときのこの形式のショットキ
ーダイオードについては、ダイオード理想係数がn=
1.04、直列抵抗値が12Ωそしてブレークダウン電
圧が約13Vであるのが典型である。
【0041】HEMTの低ノイズ増幅器の能動的HBT
調整を使用するモノリシックHEMT−HBT集積回路
デバイスの性能が図24に示されている。この増幅器
は、5−10GHzの帯域巾、10dB以上の公称利得
及び3dB未満のノイズ指数に対して設計されている。
HEMT低ノイズ増幅器は、長さ200μの単一の0.
2μmTゲートHEMTを用いた単一段フィードバック
設計である。HEMTデバイスのバイアス電流は、10
Vの正の供給電圧により5mAを消費するオンチップの
HBT電流レギュレータを用いて、±0.5Vのスレッ
シュホールド変動に対し5%以内に調整することができ
る。HBTレギュレータをもたない同じ増幅器が比較の
ためにHEMTのみの技術で製造された。本発明の選択
的MBEプロセス及び既知のベースライン単一技術を用
いて製造された増幅器の利得及びノイズ指数は、図24
に示すように、ほぼ同じである。合併HEMT−HBT
プロセスにより製造されたHEMT増幅器は、実際に
は、ほぼ10GHzで若干の利得効果を有する。
調整を使用するモノリシックHEMT−HBT集積回路
デバイスの性能が図24に示されている。この増幅器
は、5−10GHzの帯域巾、10dB以上の公称利得
及び3dB未満のノイズ指数に対して設計されている。
HEMT低ノイズ増幅器は、長さ200μの単一の0.
2μmTゲートHEMTを用いた単一段フィードバック
設計である。HEMTデバイスのバイアス電流は、10
Vの正の供給電圧により5mAを消費するオンチップの
HBT電流レギュレータを用いて、±0.5Vのスレッ
シュホールド変動に対し5%以内に調整することができ
る。HBTレギュレータをもたない同じ増幅器が比較の
ためにHEMTのみの技術で製造された。本発明の選択
的MBEプロセス及び既知のベースライン単一技術を用
いて製造された増幅器の利得及びノイズ指数は、図24
に示すように、ほぼ同じである。合併HEMT−HBT
プロセスにより製造されたHEMT増幅器は、実際に
は、ほぼ10GHzで若干の利得効果を有する。
【0042】同じ集積回路上にHEMT及びHBTをモ
ノリシック集積すると、別々のデバイス製造技術を用い
たのでは達成できない性能レベルをもつマイクロ波回路
が形成される。同じチップ上にHEMT及びHBTの両
方のデバイスを用いるときの設計機会は、特にTHzシ
ョットキーダイオード及びPINダイオードと結合され
たときに広範なものとなる。例えば、マイクロ波機能と
デジタル機能のモノリシック集積は、受信器の性能を著
しく改善することができる。TTL制御の移相器、低ノ
イズ・高電力送信器−受信器モジュール、及びHBT可
変制御発振器をHEMT低ノイズ増幅器と共に組み込む
FMCW単一チップレーダ回路のような新規な回路設計
は、高性能HEMT及びHBTのモノリシック集積を用
いて全て可能となる。加えて、超伝導検出器、ミクサ、
伝送線及びデジタル回路は、MESFET、HEMT、
HBT又はPINダイオード回路と共に組み込んで、低
温に対する性能を高めることができる。
ノリシック集積すると、別々のデバイス製造技術を用い
たのでは達成できない性能レベルをもつマイクロ波回路
が形成される。同じチップ上にHEMT及びHBTの両
方のデバイスを用いるときの設計機会は、特にTHzシ
ョットキーダイオード及びPINダイオードと結合され
たときに広範なものとなる。例えば、マイクロ波機能と
デジタル機能のモノリシック集積は、受信器の性能を著
しく改善することができる。TTL制御の移相器、低ノ
イズ・高電力送信器−受信器モジュール、及びHBT可
変制御発振器をHEMT低ノイズ増幅器と共に組み込む
FMCW単一チップレーダ回路のような新規な回路設計
は、高性能HEMT及びHBTのモノリシック集積を用
いて全て可能となる。加えて、超伝導検出器、ミクサ、
伝送線及びデジタル回路は、MESFET、HEMT、
HBT又はPINダイオード回路と共に組み込んで、低
温に対する性能を高めることができる。
【0043】図25ないし28は、上記のようにモノリ
シック集積することにより利得効果を得ることのできる
HEMT−HBT、PINダイオード−HEMT及びP
INダイオード−HBR−HEMT回路の例を示してい
る。図25ないし28の回路の各々は、ハイブリッド又
は個別チップの実施が広範に展開されているという点で
公知のものでである。上記のように本発明によれば、こ
れら回路の個々の回路部品は、共通の基体上にモノリシ
ック集積することができる。換言すれば、当業者であれ
ば、上記の集積回路を相互接続して図25ないし28の
回路に到達することができる。これら形式のモノリシッ
ク集積回路は、これまで、公知技術では示されていな
い。共通の基体上に異なる回路部品をモノリシック集積
することにより、回路部品間の遷移ロスを下げ、所要面
積を下げ、コストを下げ、コンパクトで且つ性能が高い
ことを含む(これらに限定されないが)多数の効果をモ
ノリシック集積回路で実現することができる。
シック集積することにより利得効果を得ることのできる
HEMT−HBT、PINダイオード−HEMT及びP
INダイオード−HBR−HEMT回路の例を示してい
る。図25ないし28の回路の各々は、ハイブリッド又
は個別チップの実施が広範に展開されているという点で
公知のものでである。上記のように本発明によれば、こ
れら回路の個々の回路部品は、共通の基体上にモノリシ
ック集積することができる。換言すれば、当業者であれ
ば、上記の集積回路を相互接続して図25ないし28の
回路に到達することができる。これら形式のモノリシッ
ク集積回路は、これまで、公知技術では示されていな
い。共通の基体上に異なる回路部品をモノリシック集積
することにより、回路部品間の遷移ロスを下げ、所要面
積を下げ、コストを下げ、コンパクトで且つ性能が高い
ことを含む(これらに限定されないが)多数の効果をモ
ノリシック集積回路で実現することができる。
【0044】図25は、低ノイズの前端、高インピーダ
ンス及び低歪の第3高調波、最適な感度及び高い電力を
備えた公知の高性能増幅器260を示している。この増
幅器260は、HEMT低ノイズ増幅器262を含み、
これは、rf信号を受け取りそして増幅された出力信号
を第1及び第2のHBT高インターセプト増幅器(HI
A)264及び266に与える。共通の基体上に増幅器
262、264及び266をモノリシック集積すること
により、この回路の既知の効果を増大することができ
る。
ンス及び低歪の第3高調波、最適な感度及び高い電力を
備えた公知の高性能増幅器260を示している。この増
幅器260は、HEMT低ノイズ増幅器262を含み、
これは、rf信号を受け取りそして増幅された出力信号
を第1及び第2のHBT高インターセプト増幅器(HI
A)264及び266に与える。共通の基体上に増幅器
262、264及び266をモノリシック集積すること
により、この回路の既知の効果を増大することができ
る。
【0045】HEMT増幅器は、高い入力電力において
容易に焼き切れるので、公知技術においては、HEMT
増幅器のベース(B)及びエミッタ(E)端子にPIN
ダイオードリミッタを接続して、HEMT増幅器をこの
ような高い入力信号に対して保護することが知られてい
る。図26は、この形式のHEMT増幅器の回路270
を示している。この回路270は、PINダイオードリ
ミッタ272を含み、ダイオードリミッタ272のアノ
ードはHEMT274のベース端子に接続されそしてダ
イオードリミッタ270のカソードはHEMT増幅器2
74のエミッタ端子に接続されている。ダイオードリミ
ッタ272は、HEMT274のベースに付与される入
力過負荷信号を分路し、HEMT274を信号過負荷及
び焼け切れから保護する。ダイオードリミッタ272及
びHEMT274を上記のように共通の基体にモノリシ
ック集積することにより、この形式の公知回路に勝る多
数の効果を実現することができる。
容易に焼き切れるので、公知技術においては、HEMT
増幅器のベース(B)及びエミッタ(E)端子にPIN
ダイオードリミッタを接続して、HEMT増幅器をこの
ような高い入力信号に対して保護することが知られてい
る。図26は、この形式のHEMT増幅器の回路270
を示している。この回路270は、PINダイオードリ
ミッタ272を含み、ダイオードリミッタ272のアノ
ードはHEMT274のベース端子に接続されそしてダ
イオードリミッタ270のカソードはHEMT増幅器2
74のエミッタ端子に接続されている。ダイオードリミ
ッタ272は、HEMT274のベースに付与される入
力過負荷信号を分路し、HEMT274を信号過負荷及
び焼け切れから保護する。ダイオードリミッタ272及
びHEMT274を上記のように共通の基体にモノリシ
ック集積することにより、この形式の公知回路に勝る多
数の効果を実現することができる。
【0046】図27は、HBT調整されるHEMT低ノ
イズ増幅器278を示している。HEMT増幅器の特性
は時間と共に著しく変化するので、HBT演算増幅器
(OPAMP)を設けて、HEMT増幅器のベース端子
に付与される入力信号を調整することが知られている。
増幅器278の場合には、入力信号は、HBT演算増幅
器280の入力端子に付与される。HBT演算増幅器2
80の出力信号は、HEMT低ノイズ増幅器282のベ
ース端子に付与されて、調整を与える。HBT演算増幅
器280及びHEMT増幅器282を上記のように共通
の基体上にモノリシック集積することにより、公知のH
BT調整のHEMT低ノイズ増幅器に対して、回路部品
間の遷移ロスが低い等の幾つかの効果を実現することが
できる。
イズ増幅器278を示している。HEMT増幅器の特性
は時間と共に著しく変化するので、HBT演算増幅器
(OPAMP)を設けて、HEMT増幅器のベース端子
に付与される入力信号を調整することが知られている。
増幅器278の場合には、入力信号は、HBT演算増幅
器280の入力端子に付与される。HBT演算増幅器2
80の出力信号は、HEMT低ノイズ増幅器282のベ
ース端子に付与されて、調整を与える。HBT演算増幅
器280及びHEMT増幅器282を上記のように共通
の基体上にモノリシック集積することにより、公知のH
BT調整のHEMT低ノイズ増幅器に対して、回路部品
間の遷移ロスが低い等の幾つかの効果を実現することが
できる。
【0047】図28は、公知の送信器−受信器モジュー
ル284をブロック図形態で示しており、このモジュー
ルは、受信機能のためのHEMT低ノイズ増幅器286
と、PINダイオードスイッチ288及び290と、送
信機能のためのHBT電力増幅器292とを使用してい
る。このように構成された送信器−受信器モジュールの
動作は、公知である。HEMT増幅器286、PINダ
イオードスイッチ288及び290、HBT電力増幅器
292を上記のように共通の基体上にモノリシック集積
することにより、これらの部品を組み込んだ公知の送信
器−受信器モジュールに勝る幾つかの効果を実現でき
る。
ル284をブロック図形態で示しており、このモジュー
ルは、受信機能のためのHEMT低ノイズ増幅器286
と、PINダイオードスイッチ288及び290と、送
信機能のためのHBT電力増幅器292とを使用してい
る。このように構成された送信器−受信器モジュールの
動作は、公知である。HEMT増幅器286、PINダ
イオードスイッチ288及び290、HBT電力増幅器
292を上記のように共通の基体上にモノリシック集積
することにより、これらの部品を組み込んだ公知の送信
器−受信器モジュールに勝る幾つかの効果を実現でき
る。
【0048】上記の各技術を伴うモノリシックPIN−
HEMT−HBT集積回路及び超伝導膜集積の用途は、
ここに開示する特定の回路又は使用目的に限定されるも
のではない。ここに開示する技術は、HEMT、HB
T、PINダイオード、MESFET又は超伝導膜を種
々様々な組合せで組み込んだ種々の新規なマイクロ波及
びオプトエレクトロニック回路の製造に適用して、単一
製造技術のみでは現在得られていない種々の効果を発揮
することができる。
HEMT−HBT集積回路及び超伝導膜集積の用途は、
ここに開示する特定の回路又は使用目的に限定されるも
のではない。ここに開示する技術は、HEMT、HB
T、PINダイオード、MESFET又は超伝導膜を種
々様々な組合せで組み込んだ種々の新規なマイクロ波及
びオプトエレクトロニック回路の製造に適用して、単一
製造技術のみでは現在得られていない種々の効果を発揮
することができる。
【0049】以上の説明は、本発明の実施形態を単に説
明するものに過ぎない。当業者であれば、上記説明、添
付図面及び特許請求の範囲から、本発明の精神及び範囲
から逸脱せずに、種々の変更や修正がなされ得ることが
容易に明らかであろう。
明するものに過ぎない。当業者であれば、上記説明、添
付図面及び特許請求の範囲から、本発明の精神及び範囲
から逸脱せずに、種々の変更や修正がなされ得ることが
容易に明らかであろう。
【図1】本発明の好ましい実施形態によるHEMT−H
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
【図2】本発明の好ましい実施形態によるHEMT−H
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
【図3】本発明の好ましい実施形態によるHEMT−H
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
【図4】本発明の好ましい実施形態によるHEMT−H
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
BT、HEMT−PINダイオード、MESFET−H
BT又はMESFET−PINダイオード集積回路デバ
イスを製造するための展開構造を示す側面図である。
【図5】本発明の好ましい実施形態によるHEMT−H
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
【図6】本発明の好ましい実施形態によるHEMT−H
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
【図7】本発明の好ましい実施形態によるHEMT−H
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
【図8】本発明の好ましい実施形態によるHEMT−H
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
【図9】本発明の好ましい実施形態によるHEMT−H
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
BT−PINダイオード又はMESFET−HBT−P
INダイオード集積回路デバイスを製造するための展開
構造を示す側面図である。
【図10】本発明の好ましい実施形態によるHEMT−
HBT−PINダイオード又はMESFET−HBT−
PINダイオード集積回路デバイスを製造するための展
開構造を示す側面図である。
HBT−PINダイオード又はMESFET−HBT−
PINダイオード集積回路デバイスを製造するための展
開構造を示す側面図である。
【図11】本発明の好ましい実施形態によるHEMT−
HBT−PINダイオード又はMESFET−HBT−
PINダイオード集積回路デバイスを製造するための展
開構造を示す側面図である。
HBT−PINダイオード又はMESFET−HBT−
PINダイオード集積回路デバイスを製造するための展
開構造を示す側面図である。
【図12】本発明の方法により製造されたモノリシック
集積のHBT−ショットキーダイオード−HEMTデバ
イスの側面図である。
集積のHBT−ショットキーダイオード−HEMTデバ
イスの側面図である。
【図13】本発明の方法により製造されたモノリシック
集積のHBT−PINダイオード−HEMTデバイスの
側面図である。
集積のHBT−PINダイオード−HEMTデバイスの
側面図である。
【図14】本発明の方法により製造されたモノリシック
集積のPINダイオード−HEMTデバイスの側面図で
ある。
集積のPINダイオード−HEMTデバイスの側面図で
ある。
【図15】本発明の方法により製造されたモノリシック
集積のHBT−ショットキーダイオード−HEMT−P
INダイオードデバイスの側面図である。
集積のHBT−ショットキーダイオード−HEMT−P
INダイオードデバイスの側面図である。
【図16】本発明の方法により製造されたモノリシック
集積のHBT−ショットキーダイオード−MESFET
−PINダイオードデバイスの側面図である。
集積のHBT−ショットキーダイオード−MESFET
−PINダイオードデバイスの側面図である。
【図17】本発明の方法により製造されたモノリシック
集積のHBT−ショットキーダイオード−HEMT−P
INダイオードデバイスの側面図である。
集積のHBT−ショットキーダイオード−HEMT−P
INダイオードデバイスの側面図である。
【図18】本発明によりモノリシック集積の多機能デバ
イスを製造する方法のフローチャートである。
イスを製造する方法のフローチャートである。
【図19】本発明の実施形態によりモノリシック集積の
HEMT−HBTデバイスを形成する方法によって製造
された2x10μm単一エミッタHBTの電流(I)対
電圧(V)曲線を示すグラフである。
HEMT−HBTデバイスを形成する方法によって製造
された2x10μm単一エミッタHBTの電流(I)対
電圧(V)曲線を示すグラフである。
【図20】公知のベースライン分子ビームエピタキシー
製造方法及び本発明の実施形態によりモノリシック集積
のHEMT−HBTデバイスを形成する方法によって製
造された2x10μmクオド・エミッタHBTに対する
カットオフ周波数(fT )対コレクタ電流密度のグラフ
である。
製造方法及び本発明の実施形態によりモノリシック集積
のHEMT−HBTデバイスを形成する方法によって製
造された2x10μmクオド・エミッタHBTに対する
カットオフ周波数(fT )対コレクタ電流密度のグラフ
である。
【図21】本発明の実施形態によるHBTとモノリシッ
ク集積されたTゲートHEMTに対する電流対電圧曲線
のグラフである。
ク集積されたTゲートHEMTに対する電流対電圧曲線
のグラフである。
【図22】本発明の実施形態によるHEMT−HBT集
積デバイスとモノリシックに製造されたPINダイオー
ドに対する順方向バイアス電流及び電圧特性を示すグラ
フである。
積デバイスとモノリシックに製造されたPINダイオー
ドに対する順方向バイアス電流及び電圧特性を示すグラ
フである。
【図23】本発明の実施形態によるHEMT−HBT集
積デバイスとモノリシックに製造されたPINダイオー
ドに対する逆方向バイアス電流及び電圧特性を示すグラ
フである。
積デバイスとモノリシックに製造されたPINダイオー
ドに対する逆方向バイアス電流及び電圧特性を示すグラ
フである。
【図24】ベースライン技術によって製造されたHBT
増幅器と、本発明の実施形態によりモノリシック集積さ
れたHEMT−HBTデバイスに関連したHBT増幅器
との間の利得及びノイズ対周波数を比較するグラフであ
る。
増幅器と、本発明の実施形態によりモノリシック集積さ
れたHEMT−HBTデバイスに関連したHBT増幅器
との間の利得及びノイズ対周波数を比較するグラフであ
る。
【図25】低ノイズHEMTの前端をHBT高インター
セプト増幅器と一体化する高性能増幅器の回路図であ
る。
セプト増幅器と一体化する高性能増幅器の回路図であ
る。
【図26】HEMT低ノイズ増幅器と一体化されたPI
Nダイオードリミッタの回路図である。
Nダイオードリミッタの回路図である。
【図27】HEMT低ノイズ増幅器と一体化されたHB
Tレギュレータの回路図である。
Tレギュレータの回路図である。
【図28】受信機能のためのHEMT低ノイズ増幅器
と、HBTベース・コレクタPIN又は個別PINを用
いるPINダイオードスイッチと、送信機能のためのH
BT電力増幅器とを使用する送信器−受信器モジュール
の回路図である。
と、HBTベース・コレクタPIN又は個別PINを用
いるPINダイオードスイッチと、送信機能のためのH
BT電力増幅器とを使用する送信器−受信器モジュール
の回路図である。
10 モノリシック集積の半導体構造体 12 共通の基体 14 HBTプロファイル層 16 窒化シリコン層 18 HBTデバイス層 20 多結晶HEMT層 22 単結晶HEMTプロファイル層 28 モノリシック集積の半導体構造体 30 基体 34 窒化シリコン層 36 ダイオードデバイス層 38 単結晶HBTプロファイル層 40 多結晶HBTプロファイル層 42 第2の窒化シリコン層 44 単結晶HEMT層 46 多結晶HEMT層 50 モノリシック集積デバイス 52 HBT 54 THzショットキーダイオード 56 HEMT
【手続補正書】
【提出日】平成7年12月7日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/331 7376−4M H01L 29/80 H 29/73 7376−4M E 29/778 21/338 29/812 27/095 (72)発明者 ドナルド ケイ ウムモト アメリカ合衆国 カリフォルニア州 90266 マンハッタン ビーチ ノース ペック アベニュー 615 (72)発明者 アーロン ケイ オキ アメリカ合衆国 カリフォルニア州 90502 トーランス ケンウッド 22114 (72)発明者 ケヴィン ダブリュー コバヤシ アメリカ合衆国 カリフォルニア州 90503 トーランス ラディーン アベニ ュー 21305
Claims (37)
- 【請求項1】 基体と、 上記基体上に形成された高電子移動度トランジスタ(H
EMT)とを備え、該HEMTは、基体に接触するHE
MTのプロファイル層が基体とのエピタキシャル結合を
形成するように選択的分子ビームエピタキシー(MB
E)によって基体に付着された複数のHEMTプロファ
イル層を含み、そして上記基体上に形成された第1半導
体デバイスを更に備え、該第1半導体デバイスは、基体
に接触する第1半導体デバイスのプロファイル層が基体
とのエピタキシャル結合を形成するようにMBEによっ
て基体上に付着された複数の第1半導体デバイスプロフ
ァイル層を含むことを特徴とするモノリシック集積回
路。 - 【請求項2】 上記第1半導体デバイスは、ヘテロ接合
バイポーラトランジスタ(HBT)であり、基体に接触
するHBTプロファイル層がサブコレクタ層である請求
項1に記載の集積回路。 - 【請求項3】 上記第1半導体デバイスは、PINダイ
オードであり、基体に接触するPINダイオードプロフ
ァイル層が接触層である請求項1に記載の集積回路。 - 【請求項4】 基体上に形成された第2半導体デバイス
を更に備え、該第2半導体デバイスは、基体に接触する
第2半導体デバイスのプロファイル層が基体とのエピタ
キシャル結合を形成するように選択的MBEによって基
体に付着された複数の第2半導体プロファイル層を含む
請求項1に記載の集積回路。 - 【請求項5】 上記第1半導体デバイスはHBTであり
そして第2半導体デバイスはショットキーダイオードで
あり、これらHBT及びショットキーダイオードはイオ
ンインプランテーション領域によって分離され、そして
基体に接触するHBTプロファイル層がサブコレクタ層
である請求項4に記載の集積回路。 - 【請求項6】 上記第1半導体デバイスはHBTであり
そして第2半導体デバイスはPINダイオードであり、
基体に接触するHBTプロファイル層がサブコレクタ層
であり、そして基体に接触するPINダイオードプロフ
ァイル層が接触層である請求項4に記載の集積回路。 - 【請求項7】 HBT及びPINダイオードは、イオン
インプランテーション領域によって分離される請求項6
に記載の集積回路。 - 【請求項8】 ショットキーダイオードデバイスを更に
備え、該ショットキーダイオードデバイスはイオンイン
プランテーション領域によってHBTから分離され、基
体に接触するショットキーダイオードデバイスのプロフ
ァイル層が基体とのエピタキシャル結合を形成する請求
項2に記載の集積回路。 - 【請求項9】 上記PINダイオード、HBT及びHE
MTは、送信−受信回路を形成するように相互接続さ
れ、HEMTは受信機能のための低ノイズ増幅器として
働き、HBTは送信機能のための電力増幅器として働
き、PINダイオードはスイッチとして働く請求項7に
記載の集積回路。 - 【請求項10】 上記HBT及びHEMTは、HBT調
整されたHEMT低ノイズ増幅器を形成するように相互
接続される請求項2に記載の集積回路。 - 【請求項11】 上記HEMT及びPINダイオード
は、PINダイオードリミッタを含むHEMT増幅器を
形成するように相互接続される請求項3に記載の集積回
路。 - 【請求項12】 HBT及びHEMTは高性能増幅器を
形成するように相互接続され、HEMTは、RF信号を
受信する低ノイズ増幅器として働き、HBTは、HEM
Tから増幅された出力信号を受信する高インターセプト
増幅器として働く請求項2に記載の集積回路。 - 【請求項13】 基体上に付着された超伝導−絶縁−超
伝導(SIS)検出器を更に備えた請求項1に記載の集
積回路。 - 【請求項14】 上記基体は、砒化ガリウム及び燐化イ
ンジウムより成る群から選択された半導体材料より成る
請求項1に記載の集積回路。 - 【請求項15】 基体と、 上記基体上に形成された金属半導体電界効果トランジス
タ(MESFET)とを備え、該MESFETは、基体
に接触するMESFETのプロファイル層が基体とのエ
ピタキシャル結合を形成するように選択的分子ビームエ
ピタキシー(MBE)によって基体に付着された複数の
MESFETプロファイル層を含み、そして上記基体上
に形成された第1半導体デバイスを更に備え、該第1半
導体デバイスは、基体に接触する第1半導体デバイスの
プロファイル層が基体とのエピタキシャル結合を形成す
るようにMBEによって基体上に付着された複数の第1
半導体デバイスプロファイル層を含むことを特徴とする
モノリシック集積回路。 - 【請求項16】 上記第1半導体デバイスは、ヘテロ接
合バイポーラトランジスタ(HBT)であり、基体に接
触するHBTプロファイル層がサブコレクタ層である請
求項15に記載の集積回路。 - 【請求項17】 上記第1半導体デバイスは、PINダ
イオードであり、基体に接触するPINダイオードプロ
ファイル層が接触層である請求項15に記載の集積回
路。 - 【請求項18】 上記基体上に形成された第2半導体デ
バイスを更に備え、該第2半導体デバイスは、基体に接
触する第2半導体デバイスのプロファイル層が基体との
エピタキシャル結合を形成するように選択的MBEによ
り基体に付着された複数の第2半導体プロファイル層を
含む請求項15に記載の集積回路。 - 【請求項19】 上記第1半導体デバイスはHBTであ
りそして第2半導体デバイスはショットキーダイオード
であり、これらHBT及びショットキーダイオードはイ
オンインプランテーション領域により分離され、そして
基体に接触するHBTプロファイル層がサブコレクタ層
である請求項18に記載の集積回路。 - 【請求項20】 上記第1半導体デバイスはHBTであ
りそして第2半導体デバイスはPINダイオードであ
り、基体に接触するHBTプロファイル層がサブコレク
タ層であり、そして基体に接触するPINダイオードプ
ロファイル層が接触層である請求項18に記載の集積回
路。 - 【請求項21】 HBT及びPINダイオードは、イオ
ンインプランテーション領域によって分離される請求項
20に記載の集積回路。 - 【請求項22】 ショットキーダイオードデバイスを更
に備え、該ショットキーダイオードデバイスはイオンイ
ンプランテーション領域によってHBTから分離され、
基体に接触するショットキーダイオードデバイスのプロ
ファイル層が基体とのエピタキシャル結合を形成する請
求項15に記載の集積回路。 - 【請求項23】 上記基体は、砒化ガリウム及び燐化イ
ンジウムより成る群から選択された半導体材料より成る
請求項15に記載の集積回路。 - 【請求項24】 基体と、 上記基体上に形成されたヘテロ接合バイポーラトランジ
スタ(HBT)とを備え、該HBTは、基体に接触する
HBTのプロファイル層が基体とのエピタキシャル結合
を形成するように選択的分子ビームエピタキシーによっ
て基体に付着された複数のHBTプロファイル層を含
み、そして上記基体上に形成された半導体ダイオードを
更に備え、この半導体ダイオードは、基体に接触する第
1半導体デバイスのプロファイル層が基体とのエピタキ
シャル結合を形成するように分子ビームエピタキシーに
より基体上に付着された複数のダイオードプロファイル
層を含むことを特徴とするモノリシック集積回路。 - 【請求項25】 選択的分子ビームエピタキシー(MB
E)プロセスにより共通の基体上にモノリシック集積回
路デバイスを製造する方法において、 MBEプロセスにより基体上に第1半導体プロファイル
を付着し、 上記半導体プロファイル上に第1誘電体層を付着し、 選択された領域において上記第1誘電体層及び第1半導
体プロファイルの一部分を除去して、第1半導体デバイ
スプロファイルを画成する第1半導体プロファイルの一
部分が基体上に残されそして基体の第1部分が露出され
るようにし、更に、上記第1半導体デバイスプロファイ
ルが第1の残りの誘電体層によって覆われるようにし、 上記第1の残りの誘電体層及び上記基体の第1の露出部
分にMBEプロセスにより高電子移動度トランジスタ
(HEMT)プロファイルを付着し、そして上記第1の
残りの誘電体層に付着されたHEMTプロファイルを除
去すると共に、上記第1の残りの誘電体層を除去して、
集積された第1半導体及びHEMTデバイスプロファイ
ルを共通の基体上に形成する、という段階を備えたこと
を特徴とする方法。 - 【請求項26】 第1半導体プロファイルを付着する上
記段階は、基体上にヘテロ接合バイポーラトランジスタ
(HBT)プロファイルを付着して、基体上に集積され
たHBT及びHEMTデバイスプロファイルを形成する
ことを含む請求項25に記載の方法。 - 【請求項27】 第1半導体プロファイルを付着する上
記段階は、PINダイオードプロファイルを付着して、
共通の基体上に集積されたPINダイオード及びHEM
Tデバイスプロファイルを形成することを含む請求項2
5に記載の方法。 - 【請求項28】 誘電体層及び半導体プロファイルの一
部分を除去する上記段階は、上記半導体プロファイルを
非等方性エッチングして後退した半導体プロファイルを
形成し、第1の残りの誘電体層の一部分が第1の半導体
デバイスプロファイルの上面を越えて延びるようにする
ことを含む請求項25に記載の方法。 - 【請求項29】 HEMTプロファイルを付着する上記
段階は、基体の露出部分に単結晶HEMTプロファイル
をそして第1の残りの誘電体層に多結晶HEMTプロフ
ァイルを付着することを含む請求項25に記載の方法。 - 【請求項30】 上記基体は、砒化ガリウム(GaA
s)及び燐化インジウム(InP)より成る群から選択
された材料を含む請求項25に記載の方法。 - 【請求項31】 第1の誘電体層を付着する上記段階
は、窒化シリコン誘電体層を付着することを含む請求項
25に記載の方法。 - 【請求項32】 HEMTデバイスプロファイルにオー
ミック金属層を最初に付着し、次いで、HEMTデバイ
スプロファイルに関連したソース端子及びドレイン端子
を定めるようにオーミック金属層をパターン化し、次い
で、HBTデバイスプロファイルからHBTエミッタメ
サをパターン化し、次いで、HBTベース接点を付着及
びパターン化し、次いで、HBTデバイスプロファイル
からHBTベースメサをパターン化し、次いで、HBT
エミッタ接点及びHBTコレクタ接点を付着及びパター
ン化し、そしてHEMTゲート電極を付着及びパターン
化する段階を更に備えた請求項26に記載の方法。 - 【請求項33】 HBTデバイスプロファイルの領域に
イオンをインプランテーションしてHBTデバイスプロ
ファイルの一部分を隔離及び分離し、HBTデバイスプ
ロファイルに隣接するHBTデバイスプロファイルの分
離された部分からダイオードデバイスプロファイルを形
成する段階を更に備えた請求項26に記載の方法。 - 【請求項34】 第1誘電体層の一部分を除去する段階
の後にMBEプロセスにより第1の残りの誘電体層と基
板の第1の露出部分とに第2の半導体プロファイルを付
着し、上記第1の残りの誘電体層に付着された第2半導
体プロファイルの一部分を除去すると共に、上記第1の
残りの誘電体層を除去して、基体上に上記第1の半導体
デバイスプロファイルに隣接して第2の残りの半導体プ
ロファイルを形成し、上記第1の半導体デバイスプロフ
ァイル及び第2の残りの半導体プロファイル上に第2の
誘電体層を付着し、選択された領域において上記第2の
誘電体層及び第2の残りの半導体プロファイルの一部分
を除去して、第2の半導体デバイスプロファイルを定め
る第2の残りの半導体プロファイルの一部分が基体上に
残され且つ基体の第2部分が露出されるようにし、上記
第1の半導体デバイスプロファイル及び上記第2の半導
体デバイスプロファイルは、第2の残りの誘電体層によ
ってカバーされ、第2の半導体デバイスプロファイルを
形成する上記段階は、HEMTプロファイルを付着する
段階の前に実行される請求項25に記載の方法。 - 【請求項35】 第1の半導体プロファイルを付着する
上記段階は、PINダイオードプロファイルを付着する
ことを含み、そして第2の半導体プロファイルを付着す
る上記段階は、HBTプロファイルを付着することを含
む請求項34に記載の方法。 - 【請求項36】 第2の半導体プロファイルを付着する
上記段階は、基体の第1の露出された部分に単結晶半導
体プロファイルをそして残りの誘電体層に多結晶半導体
プロファイルを付着することを含み、そしてHEMTプ
ロファイルを付着する上記段階は、基体の第2の露出部
分に単結晶HEMTプロファイルをそして第2の残りの
誘電体層に多結晶HEMTプロファイルを付着すること
を含む請求項34に記載の方法。 - 【請求項37】 選択的分子ビームエピタキシー(MB
E)プロセスにより共通の基体上にモノリシック集積回
路デバイスを製造する方法において、 MBEプロセスにより基体上に半導体プロファイルを付
着し、 上記半導体プロファイル上に誘電体層を付着し、 選択された領域において上記誘電体層及び半導体プロフ
ァイルの一部分を除去して、半導体デバイスプロファイ
ルを画成する半導体プロファイルの一部分が基体上に残
されそして基体の一部分が露出されるようにし、更に、
上記半導体デバイスプロファイルが残りの誘電体層によ
って覆われるようにし、 上記残りの誘電体層及び上記基体の露出部分にMBEプ
ロセスにより金属半導体電界効果トランジスタ(MES
FET)プロファイルを付着し、そして上記残りの誘電
体層に付着されたMESFETプロファイルを除去する
と共に上記残りの誘電体層を除去して、集積された半導
体及びMESFETデバイスプロファイルを共通の基体
上に形成する、という段階を備えたことを特徴とする方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33353894A | 1994-11-02 | 1994-11-02 | |
US08/333538 | 1994-11-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08255838A true JPH08255838A (ja) | 1996-10-01 |
JP2793983B2 JP2793983B2 (ja) | 1998-09-03 |
Family
ID=23303220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7283186A Expired - Fee Related JP2793983B2 (ja) | 1994-11-02 | 1995-10-31 | モノリシック集積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6465289B1 (ja) |
EP (1) | EP0710984B1 (ja) |
JP (1) | JP2793983B2 (ja) |
KR (1) | KR0175179B1 (ja) |
CN (1) | CN1115728C (ja) |
DE (1) | DE69522075T2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002184788A (ja) * | 2000-09-21 | 2002-06-28 | Trw Inc | 大面積、高ゲート電流hemtダイオードの形成方法 |
EP1109226A3 (en) * | 1999-12-14 | 2004-01-14 | NEC Electronics Corporation | Semiconductor device and its manufacturing method capable of reducing low frequency noise |
US7029965B2 (en) | 2002-12-19 | 2006-04-18 | Murata Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2007335586A (ja) * | 2006-06-14 | 2007-12-27 | Sony Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2008060554A (ja) * | 2006-07-28 | 2008-03-13 | Iqe Rf Llc | 共通化合物半導体第3〜5族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法 |
CN103794608A (zh) * | 2012-10-26 | 2014-05-14 | 三菱电机株式会社 | 单片集成电路 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838031A (en) * | 1996-03-05 | 1998-11-17 | Trw Inc. | Low noise-high linearity HEMT-HBT composite |
US5930636A (en) * | 1996-05-13 | 1999-07-27 | Trw Inc. | Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes |
KR100216593B1 (ko) * | 1996-12-06 | 1999-08-16 | 정선종 | 화합물 반도체 소자 제조 방법 |
TW483171B (en) * | 2000-03-16 | 2002-04-11 | Trw Inc | Ultra high speed heterojunction bipolar transistor having a cantilevered base. |
US6479843B2 (en) * | 2000-04-27 | 2002-11-12 | Motorola, Inc. | Single supply HFET with temperature compensation |
US6674131B2 (en) * | 2000-06-27 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor power device for high-temperature applications |
CN1254026C (zh) * | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
US6548333B2 (en) * | 2000-12-01 | 2003-04-15 | Cree, Inc. | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment |
US6479844B2 (en) * | 2001-03-02 | 2002-11-12 | University Of Connecticut | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit |
US6406965B1 (en) * | 2001-04-19 | 2002-06-18 | Trw Inc. | Method of fabricating HBT devices |
WO2003009396A2 (en) * | 2001-07-20 | 2003-01-30 | Microlink Devices, Inc. | Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor |
WO2003015174A2 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
US20030085416A1 (en) * | 2001-11-08 | 2003-05-08 | Tyco Electronics Corporation | Monolithically integrated pin diode and schottky diode circuit and method of fabricating same |
US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
US6559513B1 (en) * | 2002-04-22 | 2003-05-06 | M/A-Com, Inc. | Field-plate MESFET |
US6919590B2 (en) * | 2003-08-29 | 2005-07-19 | Motorola, Inc. | Heterojunction bipolar transistor with monolithically integrated junction field effect transistor and method of manufacturing same |
US7345309B2 (en) * | 2004-08-31 | 2008-03-18 | Lockheed Martin Corporation | SiC metal semiconductor field-effect transistor |
US7385230B1 (en) | 2005-02-08 | 2008-06-10 | The University Of Connecticut | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit |
KR100698829B1 (ko) * | 2005-03-11 | 2007-03-23 | 한국과학기술원 | 광 수신기 제조 방법 |
US7759764B2 (en) | 2006-10-31 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elevated bipolar transistor structure |
US7619482B1 (en) | 2007-03-13 | 2009-11-17 | Rf Micro Devices, Inc. | Compact low voltage low noise amplifier |
KR101252745B1 (ko) | 2009-12-11 | 2013-04-12 | 한국전자통신연구원 | 단일 기판 집적 회로 장치 및 그 제조 방법 |
WO2011161791A1 (ja) * | 2010-06-24 | 2011-12-29 | 富士通株式会社 | 半導体装置 |
KR101680767B1 (ko) * | 2010-10-06 | 2016-11-30 | 삼성전자주식회사 | 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 |
US8957676B2 (en) * | 2011-05-06 | 2015-02-17 | Allegro Microsystems, Llc | Magnetic field sensor having a control node to receive a control signal to adjust a threshold |
US8470652B1 (en) * | 2011-05-11 | 2013-06-25 | Hrl Laboratories, Llc | Monolithic integration of group III nitride enhancement layers |
CN102842578A (zh) * | 2011-06-23 | 2012-12-26 | 寇平公司 | 双极高电子迁移率晶体管及其形成方法 |
US8288260B1 (en) * | 2011-06-30 | 2012-10-16 | M/A-Com Technology Solutions Holdings, Inc. | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility |
US20130137199A1 (en) | 2011-11-16 | 2013-05-30 | Skyworks Solutions, Inc. | Systems and methods for monitoring heterojunction bipolar transistor processes |
US9847407B2 (en) * | 2011-11-16 | 2017-12-19 | Skyworks Solutions, Inc. | Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage |
CN102938422B (zh) * | 2012-10-22 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种电场增强效应的铟镓砷太赫兹探测器 |
US9508707B2 (en) * | 2014-02-27 | 2016-11-29 | Texas Instruments Incorporated | Quantum well-modulated bipolar junction transistor |
US10056518B2 (en) | 2014-06-23 | 2018-08-21 | Qorvo Us, Inc. | Active photonic device having a Darlington configuration |
CN104992953B (zh) * | 2015-07-13 | 2018-02-09 | 成都海威华芯科技有限公司 | 基于GaAs的光电集成器件及其制备方法 |
US10101410B2 (en) | 2015-10-21 | 2018-10-16 | Allegro Microsystems, Llc | Methods and apparatus for sensor having fault trip level setting |
US10147833B2 (en) * | 2016-04-15 | 2018-12-04 | Qorvo Us, Inc. | Active photonic device having a Darlington configuration with feedback |
US20170301780A1 (en) | 2016-04-15 | 2017-10-19 | Macom Technology Solutions Holdings, Inc. | High-voltage gan high electron mobility transistors with reduced leakage current |
US10651317B2 (en) | 2016-04-15 | 2020-05-12 | Macom Technology Solutions Holdings, Inc. | High-voltage lateral GaN-on-silicon Schottky diode |
CN106898547A (zh) * | 2017-03-31 | 2017-06-27 | 成都海威华芯科技有限公司 | 一种GaN声电集成器件的制作方法 |
US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
US11056483B2 (en) | 2018-01-19 | 2021-07-06 | Macom Technology Solutions Holdings, Inc. | Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor |
US11233047B2 (en) | 2018-01-19 | 2022-01-25 | Macom Technology Solutions Holdings, Inc. | Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon |
US10950598B2 (en) * | 2018-01-19 | 2021-03-16 | Macom Technology Solutions Holdings, Inc. | Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor |
CN108878369A (zh) * | 2018-06-12 | 2018-11-23 | 北京工业大学 | 一种基于外延生长的化合物半导体器件及其制备方法 |
WO2021195506A1 (en) | 2020-03-26 | 2021-09-30 | Macom Technology Solutions Holdings, Inc. | Microwave integrated circuits including gallium-nitride devices on silicon |
US11380678B2 (en) * | 2020-06-12 | 2022-07-05 | Qualcomm Incorporated | Metamorphic high electron mobility transistor-heterojunction bipolar transistor integration |
CN112928114B (zh) * | 2021-02-03 | 2022-08-23 | 中国科学院微电子研究所 | 一种功率器件模块及其制作方法 |
CN113130478A (zh) * | 2021-04-13 | 2021-07-16 | 厦门市三安集成电路有限公司 | 一种射频芯片及制备方法 |
US20230402549A1 (en) * | 2022-06-09 | 2023-12-14 | Macom Technology Solutions Holdings, Inc. | Monolithic pin and schottky diode integrated circuits |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118169A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6381863A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 半導体装置の製造方法 |
JPH02271569A (ja) * | 1989-04-12 | 1990-11-06 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
JPH0351720A (ja) * | 1989-07-19 | 1991-03-06 | Canon Inc | 光検出素子 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4344047A (en) * | 1981-02-12 | 1982-08-10 | The United States Of America As Represented By The Secretary Of The Army | Millimeter-wave power limiter |
US4789645A (en) | 1987-04-20 | 1988-12-06 | Eaton Corporation | Method for fabrication of monolithic integrated circuits |
US4996163A (en) | 1988-02-29 | 1991-02-26 | Sumitomo Electric Industries, Ltd. | Method for producing an opto-electronic integrated circuit |
US4955085A (en) | 1988-03-07 | 1990-09-04 | California Institute Of Technology | Series RF/parallel if mixer array |
DE3813836C2 (de) | 1988-04-23 | 1997-11-27 | Daimler Benz Ag | Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen |
US5256582A (en) | 1989-02-10 | 1993-10-26 | Texas Instruments Incorporated | Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate |
US5034337A (en) | 1989-02-10 | 1991-07-23 | Texas Instruments Incorporated | Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices |
US5097312A (en) | 1989-02-16 | 1992-03-17 | Texas Instruments Incorporated | Heterojunction bipolar transistor and integration of same with field effect device |
US5223449A (en) | 1989-02-16 | 1993-06-29 | Morris Francis J | Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
DE3910288A1 (de) | 1989-03-30 | 1990-10-04 | Standard Elektrik Lorenz Ag | Verfahren zur herstellung monolithisch integrierter optoelektronischer module |
EP0392480B1 (en) * | 1989-04-12 | 1997-03-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
EP0413333A3 (en) | 1989-08-18 | 1991-07-24 | Hitachi, Ltd. | A superconductized semiconductor device |
US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5024993A (en) | 1990-05-02 | 1991-06-18 | Microelectronics & Computer Technology Corporation | Superconducting-semiconducting circuits, devices and systems |
JPH04130619A (ja) | 1990-09-20 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5341114A (en) | 1990-11-02 | 1994-08-23 | Ail Systems, Inc. | Integrated limiter and amplifying devices |
US5066925A (en) | 1990-12-10 | 1991-11-19 | Westinghouse Electric Corp. | Multi push-pull MMIC power amplifier |
US5077231A (en) | 1991-03-15 | 1991-12-31 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
US5166083A (en) | 1991-03-28 | 1992-11-24 | Texas Instruments Incorporated | Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes |
EP0505942A1 (en) * | 1991-03-28 | 1992-09-30 | Texas Instruments Incorporated | Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes |
US5213987A (en) | 1991-03-28 | 1993-05-25 | Texas Instruments Incorporated | Method of integrating heterojunction bipolar transistors with PIN diodes |
US5162243A (en) | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
US5262335A (en) * | 1991-10-08 | 1993-11-16 | Trw Inc. | Method to produce complementary heterojunction bipolar transistors |
KR950000522B1 (ko) | 1991-11-25 | 1995-01-24 | 재단법인 한국전자통신연구소 | 수신용 광전집적 소자 및 그 제조방법 |
US5324682A (en) | 1993-04-29 | 1994-06-28 | Texas Instruments Incorporated | Method of making an integrated circuit capable of low-noise and high-power microwave operation |
-
1995
- 1995-09-26 EP EP95115137A patent/EP0710984B1/en not_active Expired - Lifetime
- 1995-09-26 DE DE69522075T patent/DE69522075T2/de not_active Expired - Lifetime
- 1995-10-31 JP JP7283186A patent/JP2793983B2/ja not_active Expired - Fee Related
- 1995-11-01 CN CN95118143A patent/CN1115728C/zh not_active Expired - Fee Related
- 1995-11-02 KR KR1019950039823A patent/KR0175179B1/ko not_active IP Right Cessation
-
1996
- 1996-07-01 US US08/675,248 patent/US6465289B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118169A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6381863A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 半導体装置の製造方法 |
JPH02271569A (ja) * | 1989-04-12 | 1990-11-06 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
JPH0351720A (ja) * | 1989-07-19 | 1991-03-06 | Canon Inc | 光検出素子 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1109226A3 (en) * | 1999-12-14 | 2004-01-14 | NEC Electronics Corporation | Semiconductor device and its manufacturing method capable of reducing low frequency noise |
JP2002184788A (ja) * | 2000-09-21 | 2002-06-28 | Trw Inc | 大面積、高ゲート電流hemtダイオードの形成方法 |
US7029965B2 (en) | 2002-12-19 | 2006-04-18 | Murata Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2007335586A (ja) * | 2006-06-14 | 2007-12-27 | Sony Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2008060554A (ja) * | 2006-07-28 | 2008-03-13 | Iqe Rf Llc | 共通化合物半導体第3〜5族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法 |
CN103794608A (zh) * | 2012-10-26 | 2014-05-14 | 三菱电机株式会社 | 单片集成电路 |
Also Published As
Publication number | Publication date |
---|---|
EP0710984A1 (en) | 1996-05-08 |
US6465289B1 (en) | 2002-10-15 |
KR0175179B1 (ko) | 1999-04-01 |
CN1131819A (zh) | 1996-09-25 |
CN1115728C (zh) | 2003-07-23 |
DE69522075T2 (de) | 2002-01-03 |
JP2793983B2 (ja) | 1998-09-03 |
DE69522075D1 (de) | 2001-09-13 |
EP0710984B1 (en) | 2001-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2793983B2 (ja) | モノリシック集積回路 | |
US5422501A (en) | Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes | |
US5021361A (en) | Method for making a field effect transistor integrated with an opto-electronic device | |
US7718486B2 (en) | Structures and methods for fabricating vertically integrated HBT-FET device | |
EP0829906B1 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication | |
US5077231A (en) | Method to integrate HBTs and FETs | |
US5243207A (en) | Method to integrate HBTs and FETs | |
US5250826A (en) | Planar HBT-FET Device | |
US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
US5821825A (en) | Optically controlled oscillator | |
US5213987A (en) | Method of integrating heterojunction bipolar transistors with PIN diodes | |
US5405797A (en) | Method of producing a monolithically integrated millimeter wave circuit | |
US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
US7049181B2 (en) | Method of making heterojunction P-I-N diode | |
Wu et al. | Pseudomorphic HEMT manufacturing technology for multifunctional Ka-band MMIC applications | |
Streit et al. | Monolithic HEMT-HBT integration by selective MBE | |
US5757039A (en) | Collector up heterojunction bipolar transistor | |
US20020195620A1 (en) | Compound semiconductor device having heterojunction bipolar transister and other component integrated together and process for fabrication thereof | |
Streit et al. | Monolithic HEMT-HBT integration for novel microwave circuit applications | |
US20020132444A1 (en) | Bias current and method of fabricating semiconductor device | |
US5391504A (en) | Method for producing integrated quasi-complementary bipolar transistors and field effect transistors | |
Pao et al. | Selective InAlAs/InGaAs MBE growth for high frequency OEIC applications | |
JP2007005616A (ja) | 半導体装置及びその製造方法 | |
Umemoto et al. | 35-GHz HEMT amplifiers fabricated using integrated HEMT-HBT material grown by selective MBE | |
US8906758B2 (en) | Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |